CN116867286A - 铁电存储器及其形成方法、电子设备 - Google Patents

铁电存储器及其形成方法、电子设备 Download PDF

Info

Publication number
CN116867286A
CN116867286A CN202210295574.0A CN202210295574A CN116867286A CN 116867286 A CN116867286 A CN 116867286A CN 202210295574 A CN202210295574 A CN 202210295574A CN 116867286 A CN116867286 A CN 116867286A
Authority
CN
China
Prior art keywords
ferroelectric
electrode
barrier layer
hafnium oxide
forming
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202210295574.0A
Other languages
English (en)
Inventor
王贺
李家晨
殷月伟
李晓光
唐文涛
赵俊峰
罗时江
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
University of Science and Technology of China USTC
Huawei Technologies Co Ltd
Original Assignee
University of Science and Technology of China USTC
Huawei Technologies Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by University of Science and Technology of China USTC, Huawei Technologies Co Ltd filed Critical University of Science and Technology of China USTC
Priority to CN202210295574.0A priority Critical patent/CN116867286A/zh
Priority to PCT/CN2023/081044 priority patent/WO2023179394A1/zh
Publication of CN116867286A publication Critical patent/CN116867286A/zh
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10BELECTRONIC MEMORY DEVICES
    • H10B53/00Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors
    • H10B53/30Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors characterised by the memory core region
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10BELECTRONIC MEMORY DEVICES
    • H10B53/00Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors
    • H10B53/40Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors characterised by the peripheral circuit region

Landscapes

  • Semiconductor Memories (AREA)

Abstract

本申请实施例提供一种铁电存储器及其形成方法、电子设备。本申请实施例提供的铁电存储器的存储单元中,用于存储电荷的铁电隧道结包括堆叠在第一电极和第二电极中的至少一个电极与铁电势垒层之间的绝缘势垒插层,或堆叠在相邻的铁电势垒层之间的绝缘势垒插层。当电子在相邻的铁电势垒层之间迁移时,电子需要穿过绝缘势垒插层,绝缘势垒插层可以打破相邻的铁电势垒层之间的晶界的连续性,减弱电子在相邻的铁电势垒层之间的迁移;同理,电子在铁电势垒层与第一电极和第二电极中的至少一个电极之间迁移,当电子需要穿过绝缘势垒插层时,绝缘势垒插层可以减弱电子的迁移,相应的由于电子迁移所产生的漏电流降低。

Description

铁电存储器及其形成方法、电子设备
技术领域
本申请涉及存储技术领域,尤其涉及铁电存储器及其形成方法、电子设备。
背景技术
铁电随机存取存储器(ferroelectric random access memory,FeRAM)作为一种新型存储器,较传统的动态随机存取存储器(dynamic random access memory,DRAM)或者闪存等存储器,因同时具有非易失性、高速率,低功耗、读写次数多等优势,越来越广泛的被利用。
通常,FeRAM包括衬底和多个形成在衬底上存储单元,存储单元的核心部件为铁电隧道结(ferroelectric tunnel junction,FTJ);图1示出了铁电隧道结的一种工艺结构图。其中,FTJ包括堆叠的第一电极01和第二电极02,以及形成在第一电极01和第二电极02之间的铁电势垒层03。可以通过极化反转使得铁电势垒层03中电子的势垒在高值和低值之间切换。当铁电势垒层03中电子的势垒在高值时,FTJ表现为高阻态,当铁电势垒层03电子的势垒在低值时,FTJ表现为低阻态。FTJ的高阻态和低阻态可以对应表示逻辑态的“1”和“0”,记录在FeRAM内。
氧化铪自身的晶胞为对称性晶胞,处理后的氧化铪晶胞由对称性晶胞变成不对称性氧化铪晶胞,相应的氧化铪晶胞内部正负电荷中心不重合,产生电偶极矩形成自发极化,在外电场的作用下通过极化反转使得氧化铪中电子的势垒在高值和低值之间切换,其中,处理可以是掺杂硅。因此,氧化铪可以作为铁电势垒层03的制备材料应用到FTJ中。
形成包含氧化铪的FTJ过程包括:在衬底上形成第一电极01;在第一电极01上形成氧化铪基体材料,在氧化铪基体材料上形成第二电极02;退火结晶氧化铪基体材料化为铁电势垒层03得到FTJ。现有形成FTJ过程存在一个问题,即退火结晶过程中氧化铪会产生大量的晶界,这就导致制备出的FTJ具有较高的漏电流,其中漏电流为FeRAM处于写入状态时,对FeRAM内部的FTJ施加电场,电子定向迁移形成的电流。具体的,对在FTJ施加电场,电子在第一电极01、铁电势垒层03及第二电极02之间定向迁移;由于铁电势垒层03中存在大量的晶界,晶界处原子呈现不规则排布,晶界处的结构稀疏,晶界处的电子具有较高的能量,电子容易穿过晶界处而迁移。
发明内容
本申请实施例提供一种铁电存储器及其形成方法、电子设备。主要目的提供一种可以减弱电子在相邻铁电势垒层之间的迁移,或电子在第一电极和第二电极中的至少一个电极与铁电势垒层与之间的迁移,以使得铁电存储器具有较低的漏电流。
为达到上述目的,本申请的实施例采用如下技术方案:
第一方面,本申请提供了一种铁电存储器,该铁电存储器是一种铁电随机存取存储器(ferroelectric random access memory,FeRAM),该铁电存储器包括:衬底;多个存储单元,形成在衬底上,每个存储单元包括铁电隧道结;其中,铁电隧道结包括:第一电极;至少一层铁电势垒层,铁电势垒层包括具有铁电性的氧化铪基材料;第二电极,铁电势垒层堆叠在第一电极和第二电极之间;至少一层绝缘势垒插层,第一电极和第二电极中的至少一个电极与铁电势垒层之间具有绝缘势垒插层,或者,相邻的铁电势垒层之间具有绝缘势垒插层。
本申请提供的铁电存储器的存储单元中,用于存储电荷的铁电隧道结不仅包括了第一电极、第二电极,以及堆叠在第一电极和第二电极之间的铁电势垒层,还包括了堆叠在第一电极和第二电极中的至少一个电极与铁电势垒层之间的绝缘势垒插层,或者,堆叠在相邻的铁电势垒层之间的绝缘势垒插层。由于,绝缘势垒插层具有较低的介电常数,可以起到减弱电子迁移的作用。当电子在相邻的铁电势垒层之间迁移时,电子需要穿过绝缘势垒插层,绝缘势垒插层可以打破相邻的铁电势垒层之间的晶界的连续性,减弱电子在相邻的铁电势垒层之间的迁移;同理,电子在铁电势垒层与第一电极和第二电极中的至少一个电极之间迁移,当电子需要穿过绝缘势垒插层时,绝缘势垒插层可以减弱电子的迁移;电子的迁移被减弱,相应的由于电子迁移所产生的漏电流降低,因此,本申请实施例得到的铁电存储器具有较低的漏电流。
在第一方面可能的实现方式中,第一电极和第二电极中的至少一个电极是挟持电极,铁电势垒层与挟持电极接触,挟持电极为热膨胀系数与氧化铪热膨胀系数的差值绝对值小于差值阈值的电极。
本实现方式,挟持电极在退火结晶过程中释放的拉伸应力有助于铁电势垒层内氧化铪的晶胞从对称性转换为不对称性。采用挟持电极可以得到较多的不对称性氧化铪晶胞;不对称性氧化铪晶胞越多铁电势垒层的铁电性越强,因此,铁电势垒层的铁电性较高,相应的铁电隧道结的铁电性较高。
在第一方面可能的实现方式中,氧化铪基材料包括氧化铪和掺杂元素,掺杂元素为使得氧化铪的晶胞由对称性转换为不对称性而具有铁电性的元素。
本实现方式,在退火结晶过程中,掺杂元素有助于氧化铪的晶胞从对称性转换为不对称性。因此,氧化铪基材料中加入掺杂元素可以得到较多的不对称性氧化铪晶胞;不对称性氧化铪晶胞越多铁电势垒层的铁电性越强,因此,铁电势垒层的铁电性较高,相应的铁电隧道结的铁电性较高。
在第一方面可能的实现方式中,掺杂元素包括:锆、钇、铝、硅、钆、锶、镧、氮、铁、镥、镨、锗、钪、铈、钕、镁、钡、铟、镓、钙、碳中的至少一种。
在第一方面可能的实现方式中,铁电势垒层包括第一铁电势垒层和第二铁电势垒层,第一铁电势垒层和第二铁电势垒层之间具有绝缘势垒插层;第一电极为挟持电极;第一铁电势垒层为与第一电极接触;第一铁电势垒层的厚度大于第二铁电势垒层的厚度。
挟持电极在退火结晶过程中产生的拉伸应力可以作用于与其接触的铁电势垒层中的氧化铪。本实现方式中,第一铁电势垒层的厚度大于第二铁电势垒层的厚度,第一铁电势垒层中包含的氧化铪多于第二铁电势垒层中包含的氧化铪;挟持电极与包含较多氧化铪的第一铁电势垒层接触;在退火结晶过程中,挟持电极产生的拉伸应力可以作用于较多的氧化铪,使氧化铪的晶胞从对称性转换为不对称性,因此可以得到较多的不对称性氧化铪晶胞。不对称性氧化铪晶胞越多铁电势垒层的铁电性越强,因此,铁电势垒层的铁电性较高,相应的铁电隧道结的铁电性较高。
在第一方面可能的实现方式中,在堆叠方向上,第一电极与第二电极的间距小于或等于5nm。
第一电极与第二电极的间距越小,堆叠在第一电极和第二电极之间的绝缘势垒插层和铁电势垒层的厚度越小,相应的,电子穿越绝缘势垒插层和铁电势垒层的阻力越小,铁电隧道结的导电性越好。本实现方式中,第一电极与第二电极的间距小于或等于5nm,电子穿越绝缘势垒插层和铁电势垒层的阻力较小,相应的铁电隧道结的导电性较高。
在第一方面可能的实现方式中,绝缘势垒插层包括氧化硅和氧化铝中的至少一种。
带隙越宽物质电子从一个能级跃迁到更高能级的难度越大,相应的该物质越难被击穿。本实现方式,氧化铝具有较宽的带隙,因此氧化铝的抗击穿能力较强,相应的包含氧化铝的铁电隧道结的抗击穿能力较强。同理,氧化硅具有较宽的带隙,氧化硅的抗击穿能力较强,相应的包含氧化硅的铁电隧道结的抗击穿能力较强。
在第一方面可能的实现方式中,绝缘势垒插层的层数小于或等于3。
在铁电隧道结引入绝缘势垒插层,可以降低铁电隧道结的漏电流,为了进一步降低铁电隧道结的漏电流可以在铁电隧道结内引入多层绝缘势垒插层。但是,绝缘势垒插层的层数较多的话,相应的加大铁电隧道结的体积,不利于铁电隧道结的高密度集成。因此,为了兼顾小漏电流和小体积的特性,本实现方式中,绝缘势垒插层的层数小于或等于3。
第二方面,本申请实施例提供一种铁电存储器的形成方法,包括:在衬底上形成第一电极;在第一电极的远离衬底的一侧形成至少一层铁电势垒层和至少一层绝缘势垒插层,铁电势垒层包括具有铁电性的氧化铪基材料;形成第二电极,使得第一电极、第二电极、铁电势垒层和绝缘势垒插层形成存储单元的铁电隧道结;其中,第一电极和第二电极之间具有铁电势垒层,第一电极和第二电极中的至少一个电极与铁电势垒层之间具有绝缘势垒插层,或者,相邻的铁电势垒层之间具有绝缘势垒插层。
本申请给出的铁电存储器的形成方法中,不仅制得第一电极、第二电极,以及堆叠在第一电极和第二电极之间的铁电势垒层,还制得了堆叠在第一电极和第二电极中的至少一个电极与铁电势垒层之间的绝缘势垒插层,或者,堆叠在相邻的铁电势垒层之间的绝缘势垒插层。由于,绝缘势垒插层具有较低的介电常数,可以起到减弱电子迁移的作用。当电子在相邻的铁电势垒层之间迁移时,电子需要穿过绝缘势垒插层,绝缘势垒插层可以打破相邻的铁电势垒层之间的晶界的连续性,减弱电子在相邻的铁电势垒层之间的迁移;同理,电子在铁电势垒层与第一电极和第二电极中的至少一个电极之间迁移,当电子需要穿过绝缘势垒插层时,绝缘势垒插层可以减弱电子的迁移;由于电子的迁移被减弱,相应的由于电子迁移所产生的漏电流降低,因此,本申请实施例得到的铁电存储器具有较低的漏电流。
在第二方面可能的实现方式中,在形成第一电极和第二电极时包括:采用热膨胀系数与氧化铪热膨胀系数的差值绝对值小于差值阈值的材料形成第一电极和第二电极中的至少一个电极。
本实现方式中,采用热膨胀系数与氧化铪热膨胀系数的差值绝对值小于差值阈值的材料形成电极,该电极在退火结晶过程中释放的拉伸应力有助于铁电势垒层内氧化铪的晶胞从对称性转换为不对称性。因此,可以得到较多的不对称性氧化铪晶胞。不对称性氧化铪晶胞越多铁电势垒层的铁电性越强,因此,铁电势垒层的铁电性较高,相应的铁电隧道结的铁电性较高。
在第二方面可能的实现方式中,在形成铁电势垒层时包括:形成至少一层氧化铪基材料;退火结晶氧化铪基材料,以形成铁电势垒层。
在第二方面可能的实现方式中,在形成至少一层氧化铪基材料的步骤之后,在退火结晶氧化铪基材料之前,形成第二电极,且第二电极由热膨胀系数与氧化铪热膨胀系数的差值绝对值小于差值阈值的材料形成以形成。
本实现方式中,第二电极由热膨胀系数与氧化铪热膨胀系数的差值绝对值小于差值阈值的材料形成,第二电极在退火结晶过程中释放的拉伸应力有助于铁电势垒层内氧化铪的晶胞从对称性转换为不对称性,因此,可以得到较多的不对称性氧化铪晶胞。不对称性氧化铪晶胞越多铁电势垒层的铁电性越强,因此,铁电势垒层的铁电性较高,相应的铁电隧道结的铁电性较高。
在第二方面可能的实现方式中,在退火结晶氧化铪基材料转化为铁电势垒层的步骤之后,形成第二电极,第二电极为远离衬底的电极。
在第二方面可能的实现方式中,在形成至少一层氧化铪基材料的步骤之后形成采用挟持材料形成中间电极,中间电极与氧化铪基材料接触,中间电极由热膨胀系数与氧化铪热膨胀系数的差值绝对值小于差值阈值的材料形成;形成中间电极的步骤之后,退火结晶氧化铪基材料转化为铁电势垒层;去除中间电极;形成第二电极,第二电极的特定性能优于中间电极,特定性能包括导电性、硬度、导热性中至少一种。
本实现方式中,中间电极由热膨胀系数与氧化铪热膨胀系数的差值绝对值小于差值阈值的材料形成,中间电极在退火结晶过程中释放的拉伸应力有助于铁电势垒层内氧化铪的晶胞从对称性转换为不对称性。使得得到的铁电势垒层具有较高的铁电性。在生成铁电势垒层之后,将中间电极替换为第二电极,由于第二电极的特定性能优于中间电极,因此可以保证得到的铁电隧道结兼顾铁电性和特定性能。
本申请实施例提供的电子设备包括第一方面实施例、第二方面实施例提供的铁电存储器,因此本申请实施例提供的电子设备与上述技术方案的铁电存储器能够解决相同的技术问题,并达到相同的预期效果。
附图说明
图1为现有技术中一种FeRAM的铁电电容的工艺结构图;
图2为本申请实施例提供的一种电子设备中的电路图;
图3为本申请实施例提供的一种铁电存储器的电路图;
图4为一可行性实施例提供的铁电隧道结的示意图;
图5-1为一可行性实施例提供的铁电隧道结的示意图;
图5-2为一可行性实施例提供的铁电隧道结的示意图;
图5-3为一可行性实施例提供的铁电隧道结的示意图;
图6-1为一可行性实施例提供的铁电隧道结的示意图;
图6-2为一可行性实施例提供的铁电隧道结的示意图;
图6-3为一可行性实施例提供的铁电隧道结的示意图;
图7-1为一可行性实施例提供的铁电隧道结的示意图;
图7-2为一可行性实施例提供的铁电隧道结的示意图;
图8为一可行性实施例提供的铁电存储器形成方法的流程图;
图9为另一可行性实施例提供的铁电存储器形成方法的流程图;
图10为另一可行性实施例提供的铁电存储器形成方法的流程图;
图11为本发明实施例提供的铁电隧道结在脉冲电压脉宽为td=600ps、1ns、10ns下,掺杂氧化铪基铁电隧道结电阻随外加脉冲电压变化的回滞曲线图;
图12是在脉冲电压脉宽为td=10ns下,对铁电隧道结反复施加不同脉冲电压得到的两个可分辨的电阻状态转换重复特性图;
图13为一可行性实施例提供的铁电隧道结电阻状态的保持特性图;
图14为有氧化硅和无氧化硅的铁电隧道结直流伏安特性图。
具体实施方式
在介绍本申请所涉及的实施例之前,先介绍本申请涉及的技术术语,具体如下:
晶体单胞(在本申请实施例中也可以称之为晶胞)是由大量微观物质单位(原子、离子、分子等)按一定规则有序排列的结构。
相对介电常数(relative permittivity,RP)是用于表征介质材料的介电性质的物理参数。介质材料在外加电场时会产生感应电荷而消耗电场,原外加电场与最终介质材料中电场比值即为相对介电常数。
开关比是在铁电隧道结处于低阻态时流经铁电隧道结的电流与在铁电隧道结处于低阻态时流经铁电隧道结的电流的比值。
漏电流(leakage current,LC)是FeRAM处于写入状态时,对FeRAM内部的FTJ施加电场,电子定向迁移形成的电流。
特定外界环境下比如高温,会造成晶体中的氧脱离原来的位置,形成氧空位(oxygen vacancies,OVS)。
带隙(band gap,BG)是吸收能量时物质中电子可以从一个能级跃迁到更高的能级,两个能级之间的能量差。
晶界(grain boundary,GB)是结构相同而取向不同氧化铪晶胞之间的界面。
电容是两个相互靠近的导体中间夹一层绝缘物质组成的结构。
集成电容效应是指当对电容的两个导体之间施加电场时,电荷会在两个导体上聚集,电荷在两个导体上聚集的现象。
下面结合附图具体介绍本申请的实施例,见下述描述。
铁电存储器是基于铁电材料的铁电效应来存储数据。铁电存储器因其超高的存储密度、低功耗和高速度等优势,有望成为替代动态随机存取存储器(dynamic randomaccess memory,DRAM)的主要竞争者。铁电存储器中的存储单元包含铁电隧道结,铁电隧道结包括两个电极,以及设置于两个电极之间的铁电材料,例如铁电膜层(在本申请实施例中也可以称之为铁电势垒层)。由于铁电材料的非线性特性,铁电材料的介电常数不仅可以调节,而且在铁电膜层极化状态翻转前后的差值非常大,这使得铁电隧道结与其他电容相比体积较小,比如,比DRAM中的用于存储电荷的电容体积小很多。
在铁电存储器中,铁电势垒层可以采用常见的铁电材料形成。当一个电场被施加到存储单元的铁电势垒层时,中心原子顺着电场停在低能量状态,反之,当电场反转被施加到该铁电势垒层时,中心原子顺着电场的方向在晶体里移动并停在另一低能量状态。大量中心原子在晶体单胞中移动耦合形成铁电畴(ferroelectric domains),铁电畴在电场作用下形成极化电荷。铁电畴在电场下反转所形成的极化电荷较高,铁电畴在电场下无反转所形成的极化电荷较低,这种铁电材料的二元稳定状态使得铁电可以作为存储器。
本申请实施例提供一种包含铁电存储器的电子设备。图2为本申请实施例提供的一种电子设备200,该电子设备200可以是终端设备,例如手机,平板电脑,智能手环,也可以是个人电脑(personal computer,PC)、服务器、工作站等。电子设备200包括总线,以及与总线连接的片上系统(system on chip,SOC)和只读存储器(read-only memory,ROM)220。SOC可以用于处理数据,例如处理应用程序的数据,处理图像数据,以及缓存临时数据。ROM220可以用于保存非易失性数据,例如音频文件、视频文件等。ROM220可以为PROM(programmable read-only memory,可编程序只读存储器),EPROM(erasableprogrammable read-only memory,可擦除可编程只读存储器),闪存(flash memory)等。
此外,电子设备200还可以包括通信芯片230和电源管理芯片240。通信芯片230可以用于协议栈的处理,或对模拟射频信号进行放大、滤波等处理,或同时实现上述功能。电源管理芯片240可以用于对其他芯片进行供电。
在一种实施方式中,SOC可以包括用于处理应用程序的应用处理器(applicationprocessor,AP)211,用于处理图像数据的图像处理单元(graphics processing unit,GPU)212,以及用于缓存数据的随机存取存储器(random access memory,RAM)213。
上述AP211、GPU212和RAM213可以被集成于一个裸片(die)中,或者分别集成于多个裸片(die)中,并被封装在一个封装结构中,例如采用2.5D(dimension),3D封装,或其他的先进封装技术。在一种实施方式中,上述AP211和GPU212被集成于一个die中,RAM213被集成于另一个die中,这两个die被封装在一个封装结构中,以此获得更快的die间数据传输速率和更高的数据传输带宽。
图3为本申请实施例提供的一种铁电存储器300的结构示意图。该铁电存储器300可以是如图2所示的RAM213,属于FeRAM。在一种实施方式中,铁电存储器300也可以是设置于SOC外部的RAM。本申请不对铁电存储器300在设备中的位置以及与SOC的位置关系进行限定。
继续如图3,铁电存储器300包括存储阵列310、译码器320、驱动器330、时序控制器340、缓存器350和输入输出驱动360。存储阵列310包括多个呈阵列排列的存储单元400,其中每个存储单元400可以用于存储1bit或者多bit的数据。存储阵列310还包括字线(wordline,WL)、位线(bit line,BL)等信号线。每一个存储单元400都与对应的字线WL、位线BL电连接。上述字线WL、位线BL中的一个或多个用于通过接收控制电路输出的控制电平,选择存储阵列中待读写的存储单元400,以改变存储单元400中的铁电隧道结的极化方向,从而实现数据的读写操作。
在图3所示铁电存储器300结构中,译码器320用于根据接收到的地址进行译码,以确定需要访问的存储单元400。驱动器330用于根据译码器320产生的译码结果来控制信号线的电平,从而实现对指定存储单元400的访问。缓存器350用于将读取的数据进行缓存,例如可以采用先入先出(first-in first-out,FIFO)来进行缓存。时序控制器340用于控制缓存器350的时序,以及控制驱动器330驱动存储阵列310中的信号线。输入输出驱动360用于驱动传输信号,例如驱动接收的数据信号和驱动需要发送的数据信号,使得数据信号可以被远距离传输。
上述存储阵列310、译码器320、驱动器330、时序控制器340、缓存器350和输入输出驱动360可以集成于一个芯片中,也可以分别集成于多个芯片中。
在上述图2和图3示出的FeRAM的存储单元400中,铁电隧道结的结构可以如图4所示,不仅包括堆叠的第一电极41和第二电极42,以及形成在第一电极41和第二电极42之间的铁电势垒层43。除此之外,还包括,至少一层绝缘势垒插层44,绝缘势垒插层44堆叠在相邻的铁电势垒层43之间,或铁电势垒层43和第一电极41之间。
本申请实施例中,第一电极41为用于输入或导出电流的器件。第一电极41的材料可以选择金属。示例的,可以选择氮化钽(TaN)、氮化锆(ZrN)、氮化钨(WN)、氮硅钛(TiSiN)、氮碳钛(TiCN)、钌(Ru)、钼(Mo)、铱(Ir)、镍(Ni)、铂(Pt)、氧化钌(RuO)、氧化铱(IrO)、氧化铟锡(ITO)等。第一电极41的材料可以选择非金属。示例的,可以选择重P型掺杂或重N型掺杂硅。
为了得到具有较强铁电性的铁电隧道结,作为一种可行性实现方式,第一电极41可以是挟持电极。本申请实施例中,将热膨胀系数与氧化铪的热膨胀系数的差值绝对值小于差值阈值的电极称之为挟持电极。其中,差值阈值可以根据需求设定,例如:差值阈值可以是±1*10-6/℃。
挟持电极,在氧化铪退火结晶的过程中由于温度变化会发生胀缩。在挟持电极胀缩的过程中会产生拉伸应力,拉伸应力有助于铁电势垒层内氧化铪的晶胞从对称性转换为不对称性。并且,挟持电极的热膨胀系数与氧化铪的热膨胀系数的差值绝对值越小,挟持电极胀缩的过程中产生拉伸应力越有助于形成不对称性的氧化铪晶胞。采用挟持电极可以得到较多的不对称性氧化铪晶胞;不对称性氧化铪晶胞越多铁电势垒层的铁电性越强,因此,铁电势垒层的铁电性较高,相应的铁电隧道结的铁电性较高。
进一步的,为了得到导电性好、力学性能好、适于微纳加工工艺的铁电隧道结,在一些可行性实现方式中,挟持电极可以为导电性好、力学性能好、适于微纳加工工艺的氮化钛(TiN)电极、钨(W)电极、二氧化钌(RuO2)电极。
本申请实施例中,第二电极42为用于输入或导出电流的器件。第二电极42可以与第一电极41采用相同的材料,也可以与第一电极采用不同的材料。为了得到具有较强铁电性的铁电隧道结,作为一种可行性实现方式,第二电极42可以是挟持电极。
本申请实施例中,铁电势垒层43采用氧化铪基材料制得,具有铁电性。相比采用其他铁电材料,氧化铪基铁电隧道结的厚度尺寸可以微缩到十纳米乃至亚十纳米,这样的话,可以实现高密度集成乃至三维集成,在构建超高密度存储芯片方面具有较大的优势。另外,氧化铪基铁电隧道结的制备工艺可以与硅基半导体工艺具有良好的兼容性,这样可以利用成熟的制造工艺制得该铁电隧道结,不会增加制造成本。其中,氧化铪基材料至少包括氧化铪。
氧化铪自身的晶胞为对称性晶胞不具备铁电性,为了得到具有铁电性的氧化铪,作为一种可行性实现方式,可以在氧化铪中加入掺杂元素。
本申请实施例中,掺杂元素可以使得氧化铪晶胞由对称性晶胞变成不对称性氧化铪晶胞,进而使得氧化铪具有铁电性。掺杂元素可以为但不限于锆(Zr)、钇(Y)、铝(Al)、硅(Si)、钆、锶(Sr)、镧(La)、氮(N)、铁(Fe)、镥(Lu)、镨(Pr)、锗(Ge)、钪(Se)、铈(Ce)、钕(Nd)、镁(Mg)、钡(Ba)、铟(I n)、镓(Ga)、钙(Ca)、碳(C)中的至少一种。
值得注意的是,不同的掺杂元素具有不同的掺杂比例,这些掺杂比例所遵循的规则为:在该掺杂比例下,氧化铪通过退火结晶处理就可以形成具有铁电性的氧化铪,其中,掺杂比例可以为氧化铪与掺杂元素的质量比,退火结晶可以是将包含氧化铪的材料曝露于高温一段很长时间后,然后再冷却得到具有铁电性的氧化铪。
为了得到具有铁电性的氧化铪,作为一种可行性实现方式,可以采用挟持电极与氧化铪基材料接触。退火结晶的过程中,挟持电极胀缩会产生拉伸应力有助于形成具有不对称性晶胞的氧化铪。
氧化铪需要经过退火结晶处理,其晶胞由对称性转换为不对称性。退火结晶过程中氧化铪会产生大量的晶界,由于晶界处原子呈现不规则排布,晶界处的结构稀疏,晶界处的电子具有较高的能量,电子容易穿过晶界处而迁移。因此,包含氧化铪的铁电隧道结具有较大的漏电流。
为了得到具有较低漏电流的铁电隧道结。本申请实施例中,在相邻的铁电势垒层43之间,或第一电极41和第二电极42中的至少一个电极与铁电势垒层43之间堆叠至少一层绝缘势垒插层44。
本申请实施例中,绝缘势垒插层44为相对介电常数较低,可以起到阻碍电子迁移作用的层状结构。由于,绝缘势垒插层44插在相邻的铁电势垒层43之间,或第一电极41和第二电极42中的至少一个电极与铁电势垒层43之间,因此称之插层。
本申请提供的铁电存储器的存储单元中,用于存储电荷的铁电隧道结不仅包括了第一电极41、第二电极42,以及堆叠在第一电极41和第二电极42之间的铁电势垒层43,还包括了堆叠在第一电极41和第二电极42中的至少一个电极与铁电势垒层43之间的绝缘势垒插层44,或者,堆叠在相邻的铁电势垒层43之间的绝缘势垒插层44。铁电隧道结处于高组态时,虽然,铁电势垒层43内部依然存在大量的晶界,电子容易在铁电势垒层43内部迁移。但是,当电子在相邻的铁电势垒层43之间迁移时,电子需要穿过绝缘势垒插层44,绝缘势垒插层44可以打破相邻的铁电势垒层43之间的晶界的连续性,减弱电子在相邻的铁电势垒层43之间的迁移;同理,电子在铁电势垒层43与第一电极41和第二电极42中的至少一个电极之间迁移,当电子需要穿过绝缘势垒插层44时,绝缘势垒插层44可以减弱电子的迁移;电子的迁移被减弱,相应的由于电子迁移所产生的漏电流降低,因此,本申请实施例得到的铁电存储器具有较低的漏电流。
为了进一步降低铁电隧道结的漏电流,作为一种可行性实现方式,可以堆叠多层绝缘势垒插层44。但是,绝缘势垒插层44的层数较多的话,会使得绝缘势垒插层44与铁电势垒层43的总厚度加大,相应的加铁电隧道结的体积,不利于铁电隧道结的高密度集成。因此,在一些可行性实现方式中,绝缘势垒插层44的层数小于或等于3。
为了得到导电性能较好的铁电隧道结,作为一种可行性实现方式,第一电极41与第二电极42的间距小于或等于5nm。
第一电极41与第二电极42的间距越小,堆叠在第一电极41和第二电极42之间的绝缘势垒插层44和铁电势垒层43的厚度越小。相应的,电子穿越绝缘势垒插层44和铁电势垒层43的阻力越小,铁电隧道结的导电性越好。本实现方式中,第一电极41与第二电极42的间距小于或等于5nm,电子穿越绝缘势垒插层44和铁电势垒层43的阻力较小,相应的铁电隧道结的导电性较高。
通常,电容中绝缘物质的相对介电常数越大,集成电容效应越大,聚集在电容两个导体上的电子越多。具体应用到本申请实施例提供的铁电隧道结,铁电隧道结相当于一个电容,第一电极41和第二电极相当于两个导体,绝缘势垒插层44和铁电势垒层43相当于电容中的绝缘物质。由于,绝缘势垒插层44的相对介电常数较低,因此铁电隧道结具有较低的集成电容效应,聚集在第一电极41和第二电极42的电子较少,因此铁电隧道结的能耗较低。
本申请实施例中,输入铁电隧道结的电流称之为FTJ电流。FTJ电流在流经铁电隧道结的过程中会被消耗,最终有一部分电流可以穿过铁电隧道结。其中,在铁电隧道结内部被消耗的电流可以称之为寄生电流。最终穿过铁电隧道结的电流称之为读取电流。读取电流=FTJ电流-寄生电流。产生寄生电流的一个原因是铁电隧道结的集成电容效应,并且集成电容效应越大,寄生电流越大。
本申请实施例提供的铁电隧道结中,第一电极41和第二电极42中的至少一个电极与铁电势垒层43之间具有绝缘势垒插层44,或者,相邻的铁电势垒层43之间具有绝缘势垒插层44。绝缘势垒插层44的相对介电常数较低,相应的铁电隧道结具有较低的集成电容效应,因此铁电隧道结具有较小的寄生电流。在得到相同读取电流的情况下,铁电隧道结的FTJ电流较小。由于FTJ电流与铁电势垒层43内偶极子翻转数量正相关,因此在得到相同读取电流的情况下,本申请实施例提供的铁电隧道结具有较少数量的偶极子翻转。
本申请实施例中,对铁电隧道结施加的电场(在本实施例中也可以称之为电压)可以称之为操作电压。操作电压在作用于铁电隧道结的过程中会产生消耗,最终有一部分电场用于触发铁电势垒层43内偶极子翻转。其中,在铁电隧道结内部被消耗电场称之为寄生电压,作用于铁电势垒层43用于触发偶极子翻转的电场称之为触发电压。触发电压=操作电压-寄生电压。产生寄生电压的一个原因是铁电隧道结的集成电容效应,并且集成电容效应越大,寄生电压越大。
本申请实施例提供的铁电隧道结中,第一电极41和第二电极42中的至少一个电极与铁电势垒层43之间具有绝缘势垒插层44,或者,相邻的铁电势垒层43之间具有绝缘势垒插层44。绝缘势垒插层44的相对介电常数较低,相应的铁电隧道结具有较低的集成电容效应,因此铁电隧道结具有较小的寄生电压。在得到相同触发电压的情况下,铁电隧道结操作电压较小。
进一步的,在铁电存储器数据读写的过程中,通过调整对铁电隧道结施加的操作电压来改变触发电压,最终使得触发电压可以触发铁电势垒层43偶极子翻转,进而使得铁电势垒层43的势垒在高值和低值之间切换。由于本申请实施例提供的铁电隧道结在触发电压相同的条件下,具有较小的操作电压,因此在电压调节幅值相同的条件下,可以在较短的时间内完成操作电压的调节,因此铁电存储器具有较高的读写速率。
进一步的,退火结晶的过程中铁电势垒层43会形成氧空位,氧空位的形成在一定程度上降低了铁电势垒层43的稳定性,进而影响铁电隧道结的稳定性。本申请实施例提供的铁电隧道结中第一电极41和第二电极42中的至少一个电极与铁电势垒层43之间具有绝缘势垒插层44,或者,相邻的铁电势垒层43之间具有绝缘势垒插层44。绝缘势垒插层44可以阻碍铁电势垒层43中氧的迁移,在一定程度上较少铁电势垒层43中氧空位数量,保证铁电势垒层43的稳定性,进而保证铁电隧道结的稳定性,相应的延长了铁电隧道结的寿命,使得铁电隧道结的耐久性及可靠性较好。
通常情况下,物质的带隙越宽物质电子从一个能级跃迁到更高能级的难度越大,相应的该物质越难被击穿。
为了提升铁电隧道结的抗击穿性,在一些可行性实现方式中,绝缘势垒插层44可以为氧化铝。由于氧化铝具有较宽的带隙,氧化铝中电子从一个能级跃迁到更高能级的难度较大,相应的氧化铝被击穿的难度较大,包括该氧化铝的铁电隧道结被击穿的难度较大。进一步的,氧化铝中的铝元素为掺杂元素,可以在一定程度上提升铁电隧道结的铁电性。
为了提升铁电隧道结的抗击穿性,在一些可行性实现方式中,绝缘势垒插层44可以为氧化硅。由于氧化硅具有较宽的带隙,氧化硅中电子从一个能级跃迁到更高能级的难度较大,相应的氧化硅被击穿的难度较大,包括该氧化硅的铁电隧道结被击穿的难度较大。进一步的,氧化硅中的硅元素为掺杂元素,可以在一定程度上提升铁电隧道结的铁电性。
本申请实施例,绝缘势垒插层44可以堆叠在相邻的铁电势垒层43之间,可以堆叠在第一电极41和第二电极42中至少一个电极与铁电势垒层43之间。具体绝缘势垒插层44位置由第一电极41的性质及第二电极42的性质决定。下面分情况对绝缘势垒插层44的位置作以说明:
本申请实施例中,将热膨胀系数与氧化铪热膨胀系数的差值绝对值大于预设阈值的电极可以称之为非挟持电极。
在一些可行性实现方式中,第一电极41为非挟持电极,第二电极42为非挟持电极,绝缘势垒插层44与铁电势垒层43的位置不做具体的限定,即缘势垒插层44可以堆叠在相邻的铁电势垒层43之间,和/或在铁电势垒层43和第一电极41之间,和/或铁电势垒层43和第二电极42之间。
下面结合具体的附图对绝缘势垒插层的位置作以说明;
请继续参阅图4,图4提供的铁电隧道结包括:第一电极41、第二电极42、堆叠在第一电极41和第二电极42之间铁电势垒层43、堆叠在第二电极42和铁电势垒层43之间的绝缘势垒插层44。
图5-1为一可行性实施例提供的铁电隧道结的示意图;本实施例中,第一电极41为非挟持电极,第二电极42为非挟持电极。图5-1提供的铁电隧道结包括:第一电极41、第二电极42、堆叠在第一电极41和第二电极42之间铁电势垒层43a和43b;堆叠在铁电势垒层43a和铁电势垒层43b之间的绝缘势垒插层44。
图5-2为一可行性实施例提供的铁电隧道结的示意图;本实施例中,第一电极41为非挟持电极,第二电极42为非挟持电极。图5-2提供的铁电隧道结包括:第一电极41、第二电极42、堆叠在第一电极41和第二电极42之间铁电势垒层43a和43b、堆叠在铁电势垒层43a和第一电极41之间的绝缘势垒插层44a、堆叠在铁电势垒层43a和铁电势垒层43b之间的绝缘势垒插层44b。
图5-3为一可行性实施例提供的铁电隧道结的示意图;本实施例中,第一电极41为非挟持电极、第二电极42为非挟持电极。图5-3提供的铁电隧道结包括:第一电极41、第二电极42、堆叠在第一电极41和第二电极42之间铁电势垒层43;堆叠在铁电势垒层43和第一电极41之间的绝缘势垒插层44a、堆叠在铁电势垒层43和第二电极42之间的绝缘势垒插层44b。
值得注意的是,图5-1、图5-2、图5-3仅是示例性的介绍几种第一电极41和第二电极均为非挟持电极的铁电隧道结的结构,上述结构并不构成限定。
在一些可行性实现方式中,如果第一电极41是挟持电极,为了得到具有较高铁电性的铁电势垒层,可以铁电势垒层43与第一电极41接触。
下面结合具体的附图对绝缘势垒插层44的位置作以说明;
图6-1为一可行性实施例提供的铁电隧道结的示意图;本实施例中,第一电极41是挟持电极,第二电极42为非挟持电极。图6-1提供的铁电隧道结包括:第一电极41、第二电极42、堆叠在第一电极41和第二电极42之间铁电势垒层43、铁电势垒层43与第一电极41接触、堆叠在第一电极41和铁电势垒层43之间的绝缘势垒插层44。
图6-2为一可行性实施例提供的铁电隧道结的示意图;本实施例中,第一电极41是挟持电极,第二电极42为非挟持电极。图6-2提供的铁电隧道结包括:第一电极41、第二电极42,堆叠在第一电极41和第二电极42之间铁电势垒层43a和43b、铁电势垒层43a与第一电极41接触、堆叠在铁电势垒层43a和铁电势垒层43b之间的绝缘势垒插层44。
图6-3为一可行性实施例提供的铁电隧道结的示意图;本实施例中,第一电极41是挟持电极,第二电极42为非挟持电极。图6-3提供的铁电隧道结包括:第一电极41,第二电极42,堆叠在第一电极41和第二电极42之间铁电势垒层43a和43b,铁电势垒层43a与第一电极41接触;堆叠在铁电势垒层43a和铁电势垒层43b之间的绝缘势垒插层44a,和堆叠在铁电势垒层43b和第二电极42之间的绝缘势垒插层44b。
值得注意的是,图6-1、图6-2、图6-3仅是示例性的介绍几种第一电极是挟持电极,第二电极42为非挟持电极的铁电隧道结的结构,上述结构并不构成限定。
由于,挟持电极在退火结晶过程中产生的拉伸应力可以作用于与其接触的铁电势垒层43中的氧化铪,使得氧化铪晶胞由对称性转换为不对称性而具有铁电性。本实施例中,将铁电势垒层43与挟持电极接触,在退火结晶的过程中挟持电极产生的拉伸应力可以使得氧化铪晶胞由对称性转换为不对称性。进而得到较多的不对称性氧化铪晶胞;不对称性氧化铪晶胞的越多铁电势垒层43的铁电性越强,因此,铁电势垒层43的铁电性较高,相应的铁电隧道结的铁电性较高。
为了进一步提升铁电隧道结的铁电性,作为一种可行性实现方式,铁电势垒层43包括第一铁电势垒层43a和第二铁电势垒层43a;第一铁电势垒层43a和第二铁电势垒层43b之间具有绝缘势垒插层44。第一电极41为挟持电极,第一铁电势垒层43a为与第一电极41接触;第一铁电势垒层43a的厚度大于第二铁电势垒层43b的厚度。
图7-1为一可行性实施例提供的铁电隧道结的示意图;本实施例中,第一电极41是挟持电极,第二电极42为非挟持电极。图7-1提供的铁电隧道结包括:第一电极41、第二电极42,堆叠在第一电极41和第二电极42之间第一铁电势垒层43a和第二铁电势垒层43b,第一铁电势垒层43a与第一电极41接触、第一铁电势垒层43a的厚度大于第二铁电势垒层43b的厚度、堆叠在第一铁电势垒层43a和第二铁电势垒层43b之间的绝缘势垒插层44。
图7-2为一可行性实施例提供的铁电隧道结的示意图;本实施例中,第一电极41是挟持电极,第二电极42为非挟持电极。图7-2提供的铁电隧道结包括:第一电极41、第二电极42,堆叠在第一电极41和第二电极42之间第一铁电势垒层43a,第二铁电势垒层43b和43c,第一铁电势垒层43a与第一电极41接触,第一铁电势垒层43a的厚度大于第二铁电势垒层43b的厚度,第一铁电势垒层43a的厚度大于第二铁电势垒层43c的厚度;堆叠在第一铁电势垒层43a和第二铁电势垒层43b之间的绝缘势垒插层44a;堆叠在第二铁电势垒层43b和第二铁电势垒层43c之间的绝缘势垒插层44b。
值得注意的是,图7-1、图7-2仅是示例性的介绍几种第一铁电势垒层厚度大于第二铁电势垒层厚度的铁电隧道结结构,上述结构并不构成限定。
本实施例中,第一铁电势垒层43a的厚度大于第二铁电势垒层43b的厚度,第一铁电势垒层43a中包含的氧化铪多于第二铁电势垒层43b中包含的氧化铪;挟持电极与包含较多氧化铪的第一铁电势垒层43a接触;在退火结晶过程中,挟持电极产生的拉伸应力可以作用于较多的氧化铪,使氧化铪的晶胞从对称性转换为不对称性,因此,可以得到较多的不对称性氧化铪晶胞。不对称性氧化铪晶胞越多铁电势垒层的铁电性越强,因此,铁电势垒层的铁电性较高,相应的铁电隧道结的铁电性较高。
本申请实施例第二方面提供一种铁电存储器的形成方法,下面结合具体的附图对本申请实施例提供的形成方法作以说明。图8为一可行性实施例提供的铁电存储器形成方法的流程图,形成方法包括S81~S84:
S81在衬底上形成第一电极;
本申请实施例中,衬底为用于支撑铁电隧道结的结构,可以是但不限于硅片。
作以一种可行性实现方式,可以对衬底预处理,预处理的过程可以是:使用丙酮、水、酒精清洗处理抛光的硅片以提供一个干净、平整的表面。
本申请实施例中,第一电极41的材料可以选择金属。示例的,可以选择氮化钽(TaN)、氮化锆(ZrN)、氮化钨(WN)、氮硅钛(TiSiN)、氮碳钛(TiCN)、钌(Ru)、钼(Mo)、铱(Ir)、镍(Ni)、铂(Pt)、氧化钌(RuO)、氧化铱(IrO)、氧化铟锡(ITO)等。第一电极41的材料可以选择非金属。示例的,可以选择重P型掺杂或重N型掺杂硅。
为了得到具有较强铁电性的铁电隧道结,作为一种可行性实现方式,第一电极41可以采用热膨胀系数与氧化铪热膨胀系数的差值绝对值小于差值阈值的挟持材料形成。为了得到导电性好、力学性能好、适于微纳加工工艺的铁电隧道结,在一些可行性实现方式中,挟持材料可以为导电性好、力学性能好、适于微纳加工工艺的氮化钛(TiN)、钨(W)、二氧化钌(RuO2)中的至少一个。
形成第一电极41的实现方式有多种。例如:在一些可行性实现方式中,可以采用物理气相沉积(physical vapour deposition,PVD);在一些可行性实现方式中,可以采用化学气相沉积(chemical vapor deposition,CVD)。为了使得第一电极41与衬底较好的结合,在一些可行性实现方式中,可以采用磁控溅射形成第一电极41。
值得注意的是,本申请实施例仅是示例性的介绍几种形成第一电极41的实现方式,在实际应用的过程中,形成第一电极41的实现方式可以是但不限于上述几种方式,在此申请人不做过多的限定。
S82在第一电极的远离衬底的一侧形成至少一层氧化铪基材料和至少一层绝缘势垒插层。
当第一电极41采用热膨胀系数与氧化铪热膨胀系数的差值绝对值小于差值阈值的挟持材料形成时,在第一电极41上堆叠氧化铪基材料,以使的退火结晶的过程中,第一电极产生的拉伸应力可以作用于氧化铪基材料,使得氧化铪基材料的氧化铪形成不对称性晶胞而具有铁电性。
本申请实施例中,氧化铪基材料至少包括氧化铪。
为了制备出具有较高铁电性的铁电隧道结,在一些可行性实施例中,氧化铪基材料可以包括氧化铪和掺杂元素。具体的,掺杂元素可以参阅上述实施例,在此申请人不再赘述。
形成氧化铪基材料的实现方式有多种。例如:在一些可行性实现方式中,可以采用物理气相沉积形成氧化铪基材料;在一些可行性实现方式中,可以采用化学气相沉积形成氧化铪基材料。为了使得氧化铪基材料的厚度可控,在一些可行性实现方式中,可以采用原子沉积法(atomic layer deposition,ALD)形成氧化铪基材料。
值得注意的是,本申请实施例仅是示例性的介绍几种氧化铪基材料的形成方式。在实际应用的过程中,氧化铪基材料的形成方式可以是但不限于上述几种方式,在此申请人不做过多的限定。
绝缘势垒插层44的形成方式有多种。例如:在一些可行性实现方式中,可以采用物理气相沉积形成绝缘势垒插层44;在一些可行性实现方式中,可以采用化学气相沉积形绝缘势垒插层44。为了使得绝缘势垒插层44与氧化铪基材料较好的结合,在一些可行性实现方式中,可以采用磁控溅射形成绝缘势垒插层44。
值得注意的是,本申请实施例仅是示例性的介绍几种绝缘势垒插层44的形成方式。在实际应用的过程中,绝缘势垒插层44的形成方式可以是但不限于上述几种方式,在此申请人不做过多的限定。
S83对第一电极、氧化铪基材料及绝缘势垒插层退火处理,使得氧化铪基材料转化为铁电势垒层。
氧化铪基材料经退火结晶发生晶化形成不对称性晶胞。不对称性的氧化铪晶胞内部正负电荷中心不重合,产生电偶极矩形成自发极化,在外电场的作用下通过极化反转使得氧化铪中电子的势垒在高值和低值之间切换,表现出铁电性。
S84形成第二电极。
本申请实施例中,第二电极42材料可以选用是金属,也可以选用非金属。为了得到具有较强铁电性的铁电隧道结,作为一种可行性实现方式,第二电极42可以采用热膨胀系数与氧化铪热膨胀系数的差值绝对值小于差值阈值的挟持材料形成。本申请实施例中,第二电极42的材料可以与第一电极41的材料相同,也可以与第一电极41的材料不同,在此申请人不做过多的限定。
第二电极42的形成方式,可以是但不限于PVD、CVD、磁控溅射等。本申请实施例中,第二电极42的形成方式可以与第一电极41的形成方式相同,也可以与第一电极41的形成方式不同,在此申请人不做过多的限定。
本申请实施例给出的铁电存储器的形成方法中,不仅制得第一电极41、第二电极42,以及堆叠在第一电极41和第二电极42之间的铁电势垒层43,还制得了堆叠在第一电极41和第二电极42中的至少一个电极与铁电势垒层43之间的绝缘势垒插层44,或者,堆叠在相邻的铁电势垒层43之间的绝缘势垒插层44。由于堆叠了具有较低介电常数的绝缘势垒插层44,因此,制备出的铁电存储器具有较低的漏电流,较高的开关比,较低的能耗,较少数量的偶极子翻转,较低的操作电压,较好的稳定性,以及较长的使用寿命。
图9为另一可行性实施例提供的铁电存储器形成方法的流程图,形成方法包括S91~S92:
S91在衬底上形成第一电极、至少一层氧化铪基材料、至少一层绝缘势垒插层及第二电极;
其中,第一电极41、氧化铪基材料、绝缘势垒插层44及第二电极42的材料及形成方式可以参阅上述实施例,在此申请人不再赘述。
S92对第一电极、第二电极、氧化铪基材料及绝缘势垒插层退火处理,氧化铪基材料转化为铁电势垒层。其中,绝缘势垒插层44可以堆叠在相邻的铁电势垒层43之间,可以堆叠在铁电势垒层43和第一电极41之间,可以堆叠在铁电势垒层43和第二电极42之间。
本申请实施例给出的铁电存储器的形成方法中,不仅制得第一电极41、第二电极42,以及堆叠在第一电极41和第二电极42之间的铁电势垒层43,还制得了堆叠在第一电极41和第二电极42中的至少一个电极与铁电势垒层43之间的绝缘势垒插层44,或者,堆叠在相邻的铁电势垒层43之间的绝缘势垒插层44。由于堆叠了具有较低介电常数的绝缘势垒插层44,因此,制备出的铁电存储器具有较低的漏电流,较高的开关比,较低的能耗,较少数量的偶极子翻转,较低的操作电压,较好的稳定性,以及较长的使用寿命。
为了进一步改善铁电隧道结的性能,作为一种可行性实现方式,本申请实施例还提供一种铁电存储器的形成方法,具体的可以参阅图10,图10为一可行性实施例提供的铁电存储器的形成方法,该方法包括:
S101在衬底上形成第一电极、至少一层氧化铪基材料、至少一层绝缘势垒插层及中间电极;
本实施例中,中间电极由热膨胀系数与氧化铪热膨胀系数的差值绝对值小于差值阈值的材料形成。中间电极与氧化铪基材料接触。中间电极在退火结晶过程中产生的拉伸应力可以作用于与其接触的氧化铪基材料中的氧化铪,使得氧化铪晶胞由对称性转换为不对称性而具有铁电性。因此,本实施例中,在退火结晶的步骤之前形成中间电极。
S102对第一电极、中间电极、氧化铪基材料及绝缘势垒插层退火处理,氧化铪基材料转化为铁电势垒层。
其中,退火结晶的过程可以参阅上述实施例。
S103去除中间电极;
去除中间电极的实现方式有多种。在一些可行性实现方式中,可以采用化学刻蚀去除中间电极,化学刻蚀可以是但不限于酸刻蚀;在一些可行性实现方式中,可以采用物理刻蚀去除中间电极,物理刻蚀可以是但不限于离子束轰击。
值得注意的是,本申请实施例仅是示例性的介绍几种去除中间电极的实现方式。在实际应用的过程中,去除中间电极的实现方式可以是但不限于上述几种方式,在此申请人不做过多的限定。
S104形成第二电极,第二电极的特定性能优于中间电极。
本实施例中,特定性能可以是但不限于硬度、导电性、导热性中的一种或几种。在实际制备的过程中,可以根据需求选择相应的第二电极的制备材料,例如,在一些可行性实施例中,为了制备出铁电隧道结兼具高铁电性和高导电性,可以采用具有较高导电性能的Pt制备第二电极。
本实现方式中,中间电极由热膨胀系数与氧化铪热膨胀系数的差值绝对值小于差值阈值的材料形成,中间电极在退火结晶过程中释放的拉伸应力有助于铁电势垒层内氧化铪的晶胞从对称性转换为不对称性。使得得到的铁电势垒层具有较高的铁电性。在生成铁电势垒层之后,将中间电极替换为第二电极,由于第二电极的特定性能优于中间电极,因此可以保证得到的铁电隧道结兼顾铁电性和特定性能。
下面结合具体的附图对本申请实施例提供的铁电隧道结的性能作进一步的描述,本申请实施例提供的铁电隧道结第一电极41为氮化钛、铁电原料为锆掺杂氧化铪、绝缘势垒插层44为氧化硅、第一电极41为铂电极。
图11为本发明实施例提供的铁电隧道结在脉冲电压脉宽为td=600ps、1ns、10ns下,掺杂氧化铪基铁电隧道结电阻随外加脉冲电压变化的回滞曲线图;电压的施加幅值为0.2V,在每次施加完单个脉冲电压之后,切换至电阻读取回路,读取电压为10mV,可以看出伴随着正向脉冲电压的逐步增大,铁电隧道结的电阻表现出逐渐升高且切换过程较为缓慢,这表明了在铁电隧道结低电阻状态到高电阻状态之间存在多个电阻状态,具有高密度存储的潜力。
图12是在脉冲电压脉宽为td=10ns下,对铁电隧道结反复施加不同脉冲电压得到的两个可分辨的电阻状态转换重复特性图;施加的电压脉冲幅值为+4V、-3.5V,施加电压的方式为施加+4V幅值,脉宽10ns电压脉冲,切换电路到电阻读取电路,使用幅值10mV电压读取电阻,切换电路到脉冲写入电路,施加-3.5V幅值,脉宽10ns电压脉冲,切换电路到读取电路,使用幅值10mV电压读取电阻。这为一次循环,然后循环上述过程,得到该图。可以看出,器件在往复翻转中阻态稳定,证明了铁电隧道结的可靠性。此外,通过对铁电隧道结不同电阻状态之间切换时的电流密度进行测量,其电流密度最大值为2×104A/cm2,满足实际应用到大规模集成情况下的电流密度及能耗的要求。
图13为一可行性实施例提供的铁电隧道结电阻状态的保持特性图;在单次写入操作之后,分别对铁电隧道结的两个不同的电阻(高组态和低阻态)状态进行了测试。测试流程为:施加足够大的写入电脉冲到铁电隧道结上,切换电路到电阻读取回路,使用幅值10mV电压读取电阻,断开与器件相关整体电路,10s后接通读取电路,使用幅值10mV电压读取电阻,循环上述操作流程。在一万秒内铁电隧道结的电阻并未发生明显的改变,证明了其非易失性,以及可长时间保持的能力。
图14为有氧化硅和无氧化硅的铁电隧道结直流伏安特性图;其中氧化硅位于掺锆氧化铪铁电势垒层43与第二电极(铂电极)之间,厚度为0.6nm,掺锆氧化铪层厚度为2nm。由于掺锆氧化铪的退火结晶形成了大量晶界的问题,可以看出无插层的铁电隧道结的漏电非常大,在引入氧化硅之后明显的降低了漏电流,并且开关比也得到了明显的提升。
上述实施例中解说的一个或多个铁电隧道结,步骤,特征和/或功能可被重新安排和/或组合成单个的组件,步骤,特征或功能,或可实施在若干组件,步骤或功能中。也可添加额外的元件、组件、步骤、和/或功能而不会脱离本申请实施例。在一些实现中,上述实施例提供的铁电隧道结及其相应描述可被用于制造、创建、提供、和/或生产集成器件。在一些实现中,集成器件可以包括管芯封装、封装衬底、集成电路、晶片、半导体器件、和/或中介体。
措辞“示例性”在本文中用于表示“用作示例、实例或解说”。本文中描述为“示例性”的任何实现或方面不必被解释为优于或胜过本申请实施例的其他方面。
还应注意,这些实施例可能是作为被描绘为流程图、流图、示意图、或框图的过程来描述的。尽管流程图可能会把诸操作描述为顺序过程,但是这些操作中有许多操作能够并行或并发地执行。另外,这些操作的次序可被重新安排。过程在其操作完成时终止。
本文中所描述的本申请实施例的各种方面可实现于不同系统中而不会脱离本申请实施例。应注意,本申请实施例的以上各方面仅是示例,且不应被解释成限定本申请实施例。对本申请实施例的各方面的描述旨在是解说性的,而非限定所附权利要求的范围。由此,本发明的教导可以现成地应用于其他类型的装置,并且许多替换、修改和变形对于本领域技术人员将是显而易见的。

Claims (15)

1.一种铁电存储器,其特征在于,包括:
衬底;
多个存储单元,形成在所述衬底上,每个所述存储单元包括铁电隧道结;
其中,所述铁电隧道结包括:
第一电极;
至少一层铁电势垒层,所述铁电势垒层包括具有铁电性的氧化铪基材料;
第二电极,所述至少一层铁电势垒层堆叠在所述第一电极和所述第二电极之间;
至少一层绝缘势垒插层,所述第一电极和所述第二电极中的至少一个电极与所述铁电势垒层之间具有所述绝缘势垒插层,或者,相邻的所述铁电势垒层之间具有所述绝缘势垒插层。
2.根据权利要求1所述的铁电存储器,其特征在于,所述第一电极和所述第二电极中的至少一个电极是挟持电极,所述铁电势垒层与所述挟持电极接触,所述挟持电极的热膨胀系数与氧化铪热膨胀系数的差值绝对值小于预设阈值。
3.根据权利要求1或2所述的铁电存储器,其特征在于,所述氧化铪基材料包括氧化铪和掺杂元素,所述掺杂元素为使得氧化铪的晶胞由对称性转换为不对称性而具有铁电性的元素。
4.根据权利要求3所述的铁电存储器,其特征在于,所述掺杂元素包括:锆、钇、铝、硅、钆、锶、镧、氮、铁、镥、镨、锗、钪、铈、钕、镁、钡、铟、镓、钙、碳中的至少一种。
5.根据权利要求2所述的铁电存储器,其特征在于,
所述铁电势垒层包括第一铁电势垒层和第二铁电势垒层,所述第一铁电势垒层和所述第二铁电势垒层之间具有所述绝缘势垒插层;
所述第一电极为所述挟持电极;
所述第一铁电势垒层与所述第一电极接触,沿堆叠方向,所述第一铁电势垒层的厚度大于所述第二铁电势垒层的厚度。
6.根据权利要求1-5任一项所述的铁电存储器,其特征在于,沿堆叠方向,所述第一电极与所述第二电极的间距小于或等于5nm。
7.根据权利要求1-6任一项所述的铁电存储器,其特征在于,所述绝缘势垒插层包括氧化硅和氧化铝中的至少一种。
8.根据权利要求1-7任一项所述的铁电存储器,其特征在于,所述绝缘势垒插层的层数小于或等于3。
9.一种铁电存储器的形成方法,其特征在于,包括:
在衬底上形成第一电极;
在所述第一电极的远离所述衬底的一侧形成至少一层铁电势垒层和至少一层绝缘势垒插层,所述铁电势垒层包括具有铁电性的氧化铪基材料;
形成第二电极,使得所述第一电极、所述第二电极、所述铁电势垒层和所述绝缘势垒插层形成存储单元的铁电隧道结;
其中,所述铁电势垒层形成在所述第一电极和所述第二电极之间,所述第一电极和所述第二电极中的至少一个电极与所述铁电势垒层之间具有所述绝缘势垒插层,或者,相邻的所述铁电势垒层之间具有所述绝缘势垒插层。
10.根据权利要求9所述的形成方法,其特征在于,在形成所述第一电极和所述第二电极中的至少一个电极时包括:
采用热膨胀系数与氧化铪热膨胀系数的差值绝对值小于差值阈值的材料形成,以使得形成的电极为夹持电极。
11.根据权利要求10所述的形成方法,其特征在于,在形成所述铁电势垒层时包括:
形成至少一层氧化铪基材料;
退火结晶所述氧化铪基材料,以形成所述铁电势垒层。
12.根据权利要求11所述的形成方法,其特征在于,在所述形成至少一层氧化铪基材料的步骤之后形成所述第二电极,所述第二电极由热膨胀系数与所述氧化铪热膨胀系数的差值绝对值小于差值阈值的材料形成;
在形成所述第二电极的步骤之后,退火结晶所述氧化铪基材料,以形成所述铁电势垒层;
在所述形成至少一层氧化铪基材料的步骤之后,在退火结晶所述氧化铪基材料之前,形成所述第二电极,且所述第二电极由热膨胀系数与所述氧化铪热膨胀系数的差值绝对值小于差值阈值的材料形成。
13.根据权利要求11所述的形成方法,其特征在于,在所述退火结晶所述氧化铪基材料,以形成所述铁电势垒层的步骤之后,形成所述第二电极。
14.根据权利要求11所述的形成方法,其特征在于,在所述形成至少一层氧化铪基材料的步骤之后形成中间电极,所述中间电极与所述氧化铪基材料接触,所述中间电极由热膨胀系数与所述氧化铪热膨胀系数的差值绝对值小于差值阈值的材料形成;
在形成所述中间电极的步骤之后,退火结晶所述氧化铪基材料,以形成所述铁电势垒层;
去除所述中间电极;
形成所述第二电极。
15.一种电子设备,其特征在于,包括:
处理器;和
如权利要求1至8任一项所述的铁电存储器、如权利要求9至14任一项所述的铁电存储器的形成方法制得的所述铁电存储器;
其中,所述处理器和所述铁电存储器电连接。
CN202210295574.0A 2022-03-23 2022-03-23 铁电存储器及其形成方法、电子设备 Pending CN116867286A (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN202210295574.0A CN116867286A (zh) 2022-03-23 2022-03-23 铁电存储器及其形成方法、电子设备
PCT/CN2023/081044 WO2023179394A1 (zh) 2022-03-23 2023-03-13 铁电存储器及其形成方法、电子设备

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202210295574.0A CN116867286A (zh) 2022-03-23 2022-03-23 铁电存储器及其形成方法、电子设备

Publications (1)

Publication Number Publication Date
CN116867286A true CN116867286A (zh) 2023-10-10

Family

ID=88099834

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210295574.0A Pending CN116867286A (zh) 2022-03-23 2022-03-23 铁电存储器及其形成方法、电子设备

Country Status (2)

Country Link
CN (1) CN116867286A (zh)
WO (1) WO2023179394A1 (zh)

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3407204B2 (ja) * 1992-07-23 2003-05-19 オリンパス光学工業株式会社 強誘電体集積回路及びその製造方法
KR20210085460A (ko) * 2019-12-30 2021-07-08 삼성전자주식회사 강유전성의 커패시터, 트랜지스터, 메모리 소자 및 강유전성의 커패시터의 제조방법
CN111312898B (zh) * 2020-03-02 2023-04-07 中南大学 一种HfO2基铁电薄膜材料及其制备方法和应用
CN111668372B (zh) * 2020-06-18 2023-05-30 中国科学院微电子研究所 一种HfO2基铁电电容器及其制备方法和HfO2基铁电存储器
CN115768248A (zh) * 2022-10-28 2023-03-07 中国科学院微电子研究所 氧化铪基铁电ftj忆阻器及其制备方法、芯片

Also Published As

Publication number Publication date
WO2023179394A1 (zh) 2023-09-28

Similar Documents

Publication Publication Date Title
TWI776328B (zh) 鐵電電容器及其圖案化方法
US20200227423A1 (en) Ferroelectric Devices and Methods of Forming Ferroelectric Devices
US11605411B1 (en) Method of forming stacked ferroelectric planar capacitors in a memory bit-cell
US11538514B1 (en) Writing scheme for 1TnC ferroelectric memory bit-cell with plate-lines parallel to a bit-line and with individual switches on the plate-lines of the bit-cell
Vorotilov et al. Ferroelectric memory
US20180197870A1 (en) Memory Cells and Methods of Forming a Capacitor
US20160064391A1 (en) Dynamic random access memory cell including a ferroelectric capacitor
US11362140B2 (en) Word line with air-gap for non-volatile memories
US11869928B2 (en) Dual hydrogen barrier layer for memory devices
US11145665B2 (en) Electrical storage device with negative capacitance
Grenouillet et al. Performance assessment of BEOL-integrated HfO 2-based ferroelectric capacitors for FeRAM memory arrays
US11373727B1 (en) Apparatus for improving memory bandwidth through read and restore decoupling
WO2023179394A1 (zh) 铁电存储器及其形成方法、电子设备
WO2023216965A1 (zh) 铁电存储器及其形成方法、电子设备
WO2023024101A1 (zh) 铁电存储器及其形成方法、电子设备
WO2023240416A1 (zh) 存储阵列及其制备方法、存储器、电子设备
WO2023024100A1 (zh) 铁电存储器及其形成方法、电子设备
US20240172450A1 (en) Ferroelectric memory and forming method thereof, and electronic device
US11792998B1 (en) Process integration flow for embedded memory with multi-pocket masks for decoupling processing of memory areas from non-memory areas
US12094511B1 (en) Write disturb mitigation for column multiplexed non-linear polar material based multi-capacitor bit-cell
WO2023115265A1 (zh) 铁电存储器及其制造方法
US20230301113A1 (en) Drain coupled non-linear polar material based capacitors for memory and logic
US20240276735A1 (en) Method of forming capacitors through wafer bonding
Zurcher et al. Barium strontium titanate capacitors for embedded DRAM

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination