KR102620866B1 - 강유전층 및 비-강유전층을 포함하는 유전층 구조물을 구비하는 반도체 소자 - Google Patents

강유전층 및 비-강유전층을 포함하는 유전층 구조물을 구비하는 반도체 소자 Download PDF

Info

Publication number
KR102620866B1
KR102620866B1 KR1020180171071A KR20180171071A KR102620866B1 KR 102620866 B1 KR102620866 B1 KR 102620866B1 KR 1020180171071 A KR1020180171071 A KR 1020180171071A KR 20180171071 A KR20180171071 A KR 20180171071A KR 102620866 B1 KR102620866 B1 KR 102620866B1
Authority
KR
South Korea
Prior art keywords
ferroelectric layer
semiconductor device
region
ferroelectric
abandoned
Prior art date
Application number
KR1020180171071A
Other languages
English (en)
Other versions
KR20200084469A (ko
Inventor
유향근
이세호
이재길
Original Assignee
에스케이하이닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에스케이하이닉스 주식회사 filed Critical 에스케이하이닉스 주식회사
Priority to KR1020180171071A priority Critical patent/KR102620866B1/ko
Priority to US16/536,044 priority patent/US10854707B2/en
Priority to CN201910983006.8A priority patent/CN111384175B/zh
Publication of KR20200084469A publication Critical patent/KR20200084469A/ko
Application granted granted Critical
Publication of KR102620866B1 publication Critical patent/KR102620866B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/55—Capacitors with a dielectric comprising a perovskite structure material
    • H01L28/56—Capacitors with a dielectric comprising a perovskite structure material the dielectric comprising two or more layers, e.g. comprising buffer layers, seed layers, gradient layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/401—Multistep manufacturing processes
    • H01L29/4011—Multistep manufacturing processes for data storage electrodes
    • H01L29/40111—Multistep manufacturing processes for data storage electrodes the electrodes comprising a layer which is used for its ferroelectric properties
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/78391—Field effect transistors with field effect produced by an insulated gate the gate comprising a layer which is used for its ferroelectric properties
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02181—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing hafnium, e.g. HfO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02189—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing zirconium, e.g. ZrO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02551—Group 12/16 materials
    • H01L21/02554—Oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/511—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures
    • H01L29/513—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures the variation being perpendicular to the channel plane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/516—Insulating materials associated therewith with at least one ferroelectric layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/517—Insulating materials associated therewith the insulating material comprising a metallic compound, e.g. metal oxide, metal silicate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/518—Insulating materials associated therewith the insulating material containing nitrogen, e.g. nitride, oxynitride, nitrogen-doped material

Abstract

일 실시 예에 따르는 반도체 소자는, 제1 전극, 상기 제1 전극 상에 배치되며, 강유전층 및 비-강유전층을 구비하는 유전층 구조물, 및 상기 유전층 구조물 상에 배치되는 제2 전극을 포함한다. 이때, 상기 강유전층은 서로 다른 절대치를 가지는 양 및 음의 항전계를 가진다.

Description

강유전층 및 비-강유전층을 포함하는 유전층 구조물을 구비하는 반도체 소자{semiconductor device including dielectric structure having ferroelectric layer and non-ferroelectric layer}
본 개시(disclosure)는 대체로(generally) 반도체 소자에 관한 것으로서, 보다 상세하게는 강유전층 및 비-강유전층을 포함하는 유전층 구조물을 구비하는 반도체 소자에 관한 것이다.
반도체 칩 디자인의 임계 크기가 감소함에 따라, 상기 반도체 칩 내의 캐패시터 소자 및 트랜지스터 소자의 크기도 감소하고 있다. 하지만, 상기 캐패시터 소자의 유전층 및 상기 트랜지스터 소자의 게이트 유전층에 요구되는 캐패시턴스는 소정의 수치 이상을 유지할 것을 요구함에 따라, 상기 유전층의 캐패시턴스를 증가시키는 다양한 방법이 연구되고 있다.
대표적으로 상기 유전층에 고유전 물질을 적용하려는 시도가 지속되어 왔으나, 최근에는 상기 고유전 물질을 적용하는 유전층도 누설 전류의 발생 문제 때문에 캐패시턴스를 증가시키는 것이 한계에 이르고 있다.
본 개시의 실시 예는 캐패시터 소자의 유전층 또는 트랜지스터 소자의 게이트 유전층에 적용할 수 있도록, 높은 캐패시턴스를 가지는 유전층을 제공한다.
본 개시의 일 관점에 따르는 반도체 소자는, 제1 전극, 상기 제1 전극 상에 배치되며, 강유전층 및 비-강유전층을 구비하는 유전층 구조물, 및 상기 유전층 구조물 상에 배치되는 제2 전극을 포함한다. 이때, 상기 강유전층은 서로 다른 절대치를 가지는 양 및 음의 항전계를 가진다.
본 개시의 다른 관점에 따르는 반도체 소자는, 채널 영역을 구비하는 기판, 상기 채널 영역 상에 배치되고, 비-강유전층 및 강유전층을 포함하는 게이트 유전층 구조물, 및 상기 게이트 유전층 구조물 상에 배치되는 게이트 전극층을 포함한다. 이때, 상기 강유전층은 서로 다른 절대치를 가지는 양 및 음의 항전계를 가진다.
상술한 본 개시의 실시 예에 따르면, 반도체 소자는 제1 전극과 제2 전극 사이에 배치되며, 강유전층 및 비-강유전층을 구비하는 유전층 구조물을 구비한다. 상기 강유전층과 상기 비-강유전층의 캐패시턴스 매칭에 의해, 상기 강유전층은 강유전성을 상실하며, 상기 유전층 구조물은 상기 비-강유전층이 가지는 캐패시턴스보다 높은 캐패시턴스를 가질 수 있다.
본 개시의 실시 예에 따르면, 상기 강유전층이 다양한 크기의 항전계 및 잔류 분극의 수치를 가지도록 히스테리시스 루프를 제어함으로써, 상기 캐패시턴스 매칭의 자유도를 증가시킬 수 있다. 즉, 상기 강유전층과 상기 비-강유전층의 두께 를 제어하는 방법뿐만 아니라, 상기 강유전층에 다양한 크기의 내부 전계를 형성하는 방법을 통하여, 상기 캐패시턴스 매칭의 확률을 증가시킬 수 있다. 그 결과, 상기 강유전층과 상기 비-강유전층의 적층 구조가 반도체 소자의 유전층 구조물로 효과적으로 적용될 수 있도록 할 수 있다.
도 1은 종래의 강유전 물질의 유전 특성을 개략적으로 나타내는 그래프이다.
도 2는 종래의 강유전 물질이 나타내는 강유전성 히스테리시스 루프이다.
도 3은 본 개시의 일 비교 예에 따르는 반도체 소자를 개략적으로 나타내는 단면도이다.
도 4a 및 도 4b는 본 개시의 비교 예들에 따르는 반도체 소자 내 유전층 구조물에 대한 전하(Q)와 에너지(U)의 관계를 나타내는 그래프들이다.
도 5는 본 개시의 일 실시 예에 따르는 반도체 소자를 개0략적으로 나타내는 단면도이다.
도 6은 본 개시의 일 실시 예에 따르는 반도체 소자의 강유전층 내 산소 공공의 분포를 나타내는 그래프이다.
도 7은 본 개시의 일 실시 예에 따르는 반도체 소자의 강유전층 내 산소 공공의 분포에 기인하는 내부 전계를 개략적으로 나타내는 도면이다.
도 8은 본 개시의 일 실시 예에 따르는 반도체 소자의 강유전층에 대한 히스테리시스 루프를 나타내는 그래프이다.
도 9는 본 개시의 일 실시 예에 따르는 반도체 소자 내 유전층 구조물에 대한 전하(Q)와 에너지(U)의 관계를 나타내는 그래프이다.
도 10은 본 개시의 다른 실시 예에 따르는 반도체 소자를 개략적으로 나타내는 단면도이다.
도 11은 본 개시의 일 실시 예에 따르는 반도체 소자의 강유전층 내 산소 공공의 분포를 나타내는 그래프이다.
도 12는 본 개시의 일 실시 예에 따르는 반도체 소자의 강유전층 내 산소 공공의 분포에 기인하는 내부 전계를 개략적으로 나타내는 도면이다.
도 13은 본 개시의 다른 실시 예에 따르는 반도체 소자의 강유전층 내 도펀트의 농도 구배를 나타내는 그래프이다.
도 14는 본 개시의 다른 실시 예에 따르는 반도체 소자를 개략적으로 나타내는 단면도이다.
도 15는 본 개시의 다른 실시 예에 따르는 반도체 소자를 개략적으로 나타내는 단면도이다.
이하, 첨부한 도면들을 참조하여, 본 출원의 실시 예들을 보다 상세하게 설명하고자 한다. 도면에서는 각 장치의 구성요소를 명확하게 표현하기 위하여 상기 구성요소의 폭이나 두께 등의 크기를 다소 확대하여 나타내었다. 전체적으로 도면 설명시 관찰자 시점에서 설명하였고, 일 요소가 다른 요소 위에 위치하는 것으로 언급되는 경우, 이는 상기 일 요소가 다른 요소 위에 바로 위치하거나 또는 그들 요소들 사이에 추가적인 요소가 개재될 수 있다는 의미를 모두 포함한다. 복수의 도면들 상에서 동일 부호는 실질적으로 서로 동일한 요소를 지칭한다.
또한, 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한 복수의 표현을 포함하는 것으로 이해되어야 하고, '포함하다' 또는 '가지다' 등의 용어는 기술되는 특징, 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.
도 1은 종래의 강유전 물질의 유전 특성을 개략적으로 나타내는 그래프이다. 구체적으로, 도 1의 제1 그래프(1000a)는 강유전 물질의 전하(Q) 변화에 따른에너지(U)를 나타낸다. 도 1의 제2 그래프(1000b)는 강유전 물질의 전하(Q) 변화에 따른 전위(V)를 나타낸다. 도 1의 제3 그래프(1000c)는 강유전 물질의 전하(Q) 변화에 따른 캐패시턴스(C)를 나타낸다.
도 1의 제1 그래프(1000a)를 참조하면, 강유전 물질의 정전 에너지는 제1 전하량(Q1)과 제2 전하량(Q2)에서 가장 낮은 값을 가질 수 있다. 이에 따라, 상기 강유전 물질의 양단에 외부 전압이 인가되는 경우, 상기 강유전 물질은 제1 전하량(Q1)과 제2 전하량(Q2)에 각각 대응되는 한 쌍의 잔류 분극의 상태를 안정적으로 가질 수 있다. 도 1의 제2 그래프(1000b)는 제1 그래프(1000a)를 전하로 미분한 그래프이다. 즉, 제2 그래프(1000b)는 V=dU/dQ로 표현되는 관계식에 따를 수 있다. 여기서, V는 강유전층의 전위, U는 강유전층의 정전 에너지, Q는 강유전층 내 전하일 수 있다. 도 1의 제3 그래프(1000c)는 제2 그래프(1000b)를 전하로 미분한 그래프이다. 즉, 제3 그래프(1000c)는 C-1 = dV/dQ로 표현되는 관계식에 따를 수 있다. 여기서, C는 강유전층의 캐패시턴스, V는 강유전층의 전위, Q는 강유전층 내 전하일 수 있다. 한편, 제3 그래프(1000c)에서 제3 전하량(Q3) 및 제4 전하량(Q4) 사이에서, 캐패시턴스(C)가 음의 값을 가지는 구간이 존재할 수 있다. 이 구간에서, 강유전 물질이 음의 캐패시턴스(Negative Capacitance)를 가진다고 명명할 수 있다. 상기 구간을 제외한 나머지 구간에서는 캐패시턴스(C)가 양의 값을 가질 수 있다.
도 2는 종래의 강유전 물질이 나타내는 강유전성 히스테리시스 루프이다. 구체적으로, 도 2는 제1 전극, 강유전 물질 및 제2 전극을 순차적으로 형성하고, 제1 및 제2 전극 사이에 전계를 인가하여 상기 강유전 물질의 분극을 측정한 히스테리시스 루프(2000)일 수 있다.
도 2의 히스테리시스 루프(2000)를 참조하면, 상기 강유전 물질은 제1 및 제2 잔류 분극(Pr, -Pr) 및 제1 및 제2 항전계(Ec, -Ec)를 가질 수 있다. 제1 및 제2 잔류 분극(Pr, -Pr), 및 제1 및 제2 항전계(Ec, -Ec)는 각각 동일한 크기일 수 있다. 마찬가지로, 상기 강유전 물질은 제1 및 제2 포화 전계(Es, -Es)에서, 대응되는 제1 및 제2 포화 분극(Ps, -Ps)를 가질 수 있다. 제1 및 제2 포화 전계(Es, -Es) 및 제1 및 제2 포화 분극(Ps, -Ps)는 각각 동일할 크기일 수 있다.
도 2를 다시 참조하면, 상기 강유전 물질이 제2 잔류 분극(-Pr)을 가질 때, 0 로부터 양의 방향으로 증가하는 전계를 상기 강유전 물질에 인가할 수 있다. 몇몇 실시 예에 있어서, 상기 전계가 제1 항전계(Ec)에 도달할 때, 상기 강유전 물질의 분극은 히스테리시스 루프(2000)를 따라 변화하지 않고, 새로운 분극 경로(22)를 따라 변화할 수 있다. 상기 새로운 분극경로(22)를 따르는 분극 변화는 도 1의 제1 내지 제3 그래프(1000a, 1000b, 1000c)와 관련하여 상술한 상기 강유전 물질의 음의 캐패시턴스 특성에 기인할 수 있다. 즉, 새로운 분극 경로(22)에서, 상기 강유전 물질의 캐패시턴스는, C = dQ/dV< 0 로 표현되는 관계식에 따를 수 있다. 여기서, C는 캐패시턴스, Q는 전하, V는 전위일 수 있다.
마찬가지로, 상기 강유전 물질이 제1 잔류 분극(Pr)을 가질 때, 0 로부터 음의 방향으로 증가하는 전계를 인가할 수 있다. 몇몇 실시 예에 있어서, 상기 전계가 제2 항전계(-Ec)에 도달할 때, 상기 강유전 물질의 분극은 히스테리시스 루프(2000)를 따라 변화하지 않고, 새로운 분극 곡선(22)를 따라 변화할 수 있다. 상기 새로운 분극 경로(22)를 따르는 분극 변화는 상기 강유전 물질의 음의 캐패시턴스 특성에 기인할 수 있다.
한편, 상기 강유전 물질에 인가되는 전계의 크기가 제1 또는 제2 항전계(Ec, -Ec)의 절대치보다 작을 경우, 상기 강유전 물질은 제1 또는 제2 잔류 분극(Pr, -Pr)의 절대치를 제1 또는 제2 항전계(Ec, -Ec)의 절대치로 나눈 수치를 최대 값으로 정의하는 캐패시턴스를 가질 수 있다.
도 3은 본 개시의 일 비교 예에 따르는 반도체 소자를 개략적으로 나타내는 단면도이다. 도 4a 및 도 4b는 본 개시의 비교 예들에 따르는 반도체 소자 내유전층 구조물에 대한 전하(Q)와 에너지(U)의 관계를 나타내는 그래프들이다.
도 3을 참조하면, 반도체 소자(1)는 제1 전극(110), 유전층 구조물(120)및 제2 전극(130)을 구비한다. 유전층 구조물(120)은 비-강유전층(122) 및 강유전층(124)로 이루어질 수 있다.
제1 및 제2 전극(110, 130)은 전도성 물질을 포함하는 전극층일 수 있다. 상기 전도성 물질은 도핑된 실리콘, 티타늄, 티타늄 질화물 등을 포함할 수 있다. 비-강유전층(122)은 상유전성을 가질 수 있다. 즉, 비-강유전층(122)에 외부 전계가 인가될 때 비-강유전층(122)의 내부에 쌍극자(dipole)에 의한 분극이 형성되며, 상기 전계가 제거되면 상기 분극도 소멸될 수 있다. 일 예로서, 비-강유전층(122)은 실리콘 산화물, 실리콘 질화물, 실리콘산질화물 등을 포함할 수 있다.
강유전층(124)은 잔류 분극을 가지는 강유전 물질을 포함할 수 있다. 상기 강유전 물질은 도 1 및 도 2와 관련하여 상술한 강유전 물질과 실질적으로 동일할 수 있다. 상기 강유전 물질은 일 예로서, 강유전성 하프늄산화물, 강유전성 지르코늄산화물 및 강유전성 하프늄지르코늄 산화물을 포함할 수 있다.
한편, 반드시 한가지 이론에 한정되어 설명되는 것은 아니지만, 복수의 다양한 이론 중 어느 한 이론에 따르면, 강유전층(124)의 내부에는 강유전 분극에 의한 분극 전계가 형성될 수 있다. 비-강유전층(122)과 강유전층(124)이 계면을 형성할 경우, 상기 계면에 인접하는 강유전층(124) 내부에 상기 분극 전계에 의해 생성되는 고밀도의 제1 전하가 분포할 수 있다. 그리고, 상기 계면에 인접하는 비-강유전층(122)의 내부에는 상기 제1 전하와 반대 극성을 가지는 제2 전하가 배치될 수 있다. 이때, 상기 제2 전하의 량이 상기 고밀도의 제1 전하를 모두 상쇄시키도록 존재하지 않을 경우, 강유전층(124)의 내부에는 상쇄되지 못한 상기 제1 전하에 의해, 상기 분극 전계와 반대 방향으로 탈분극 전계가 형성될 수 있다.
한편, 상기 분극 전계와 상기 탈분극 전계가 서로 상쇄되는 조건을 가지도록, 비-강유전층(122)과 강유전층(124)을 선택하여 접합시키는 경우, 외부에서 동작 전압이 인가될 때, 상기 동작 전압이 실질적으로 비-강유전층(122)에만 인가되는 현상이 발생할 수 있다. 즉, 강유전층(124)은 유전층으로서의 기능을 실질적으로 잃어버리고, 비-강유전층(122)이 유전층으로서 기능을 수행할 수 있다. 이 때, 유전층 구조물(120)의 캐패시턴스는 비-강유전층(122) 자체의 캐패시턴스보다 증가할 수 있다. 상술한 바와 같이, 상기 분극 전계와 상기 탈분극 전계가 서로 상쇄되는 조건을 가지도록 비-강유전층(122)과 강유전층(124)을 제어하는 것을, 비-강유전층(122)과 강유전층(124)을 캐패시턴스 매칭하는 것이라고 명명할 수 있다.
본 비교 예에서는, 상기 캐패시턴스 매칭 방법으로서, 제1 및 제2 전극(110, 130) 사이에 배치되는 비-강유전층(122) 및 강유전층(124)의 종류를 먼저 결정하고, 이어서, 결정된 비-강유전층(122) 및 강유전층(124)의 두께를 제어하는 방법을 적용한다. 이를 통해, 캐패시턴스가 향상된 유전층 구조물(120)을 형성할 수 있다.
상기 이론에 따르면, 강유전층(124)의 강유전 분극 특성을 억제하기 위해, 도 1의 (c)에 도시된 제3 그래프(1000c)에서, 상기 강유전 물질이 음의 캐패시턴스(Negative Capacitance)를 가지는 구간이 억제될 필요가 있다. 도 4a는 상기 분극전계와 상기 탈분극전계가 충분히 상쇄된 경우의 전하와 에너지 관계를 설명하는 그래프이다. 도 4a에서, 제1 그래프(40a)는 비-강유전층(122)에 대한 전하-에너지 그래프이며, 제2 그래프(50a)는 강유전층(124)에 대한 전하-에너지 그래프이며, 제3 그래프(60a)는 유전층 구조물(120)에 대한 전하-에너지 그래프이다. 도 4a를 참조하면, 상술한 비-강유전층(122)과 강유전층(124)의 캐패시턴스 매칭을 통해, 제2 그래프(50a)에 나타나는 강유전층(124)의 강유전 특성이, 유전층 구조물(120)의 제3 그래프(60a)에서 제거될 수 있다. 즉, 제2 그래프(50a)의 경우, 제1 및 제2 전하량(Q1a, Q2a)에서 최저 에너지(Ua)를 가지는 한 쌍의 에너지 골짜기가 나타나는데 비해, 제3 그래프(60a)의 경우, 전하량 0인 지점에서 최저 에너지 U(0)를 가지는 하나의 에너지 골짜기가 나타날 수 있다. 한편, 제2 그래프(50a)의 최저 에너지(Ua)는 도 2의 히스테리시스 루프에 개시되는 상기 강유전 물질의 제1 및 제2 잔류 분극(Pr, -Pr)의 에너지에 각각 대응됨으로써, 강유전층(124)이 강유전 분극 특성을 가짐을 설명하고 있다.
도 4b는 상기 분극 전계와 상기 탈분극 전계가 충분히 상쇄되지 못한 경우의 전하와 에너지 관계를 설명하는 그래프이다. 도 4b에서, 제1 그래프(40b)는 비-강유전층(122)에 대한 전하-에너지 그래프이며, 제2 그래프(50b)는 강유전층(124)에 대한 전하-에너지 그래프이며, 제3 그래프(60b)는 유전층 구조물(120)에 대한 전하-에너지 그래프이다. 도 4b를 참조하면, 상술한 비-강유전층(122)과 강유전층(124)의 불완전한 캐패시턴스 매칭 결과, 제2 그래프(50b)에 나타나는 한 쌍의 에너지 골짜기를 가지는 강유전 특성이, 제3 그래프(60b)에서 충분히 제거되지 않고 있다. 즉, 제2 그래프(50b)의 경우, 제1 및 제2 전하량(Q1b, Q2b)에서 최저 에너지(U50b)를 가지는 한 쌍의 에너지 골짜기가 나타나는 것과 유사하게, 제3 그래프(60b)의 경우, 제3 및 제4 전하량(Q3b, Q4b)에서 최저 에너지 U(U60b)를 가지는 한 쌍의 에너지 골짜기가 나타날 수 있다. 상기 불완전한 캐패시턴스 매칭은 일 예로서, 강유전층(124)의 캐패시턴스가 비-강유전층(122)의 캐패시턴스보다 작도록, 비-강유전층(122)과 강유전층(124)의 두께를 각각 제어한 경우에 발생할 수 있다.
이와 같이, 본 비교 예에서는 비-강유전층(122)과 강유전층(124)의 두께를 각각 제어하여, 분극전계 및 탈분극전계를 제어함으로써, 강유전층(124)의 강유전성을 억제하며 유전층 구조물(120)의 캐패시턴스를 비-강유전층(122)의 캐패시턴스보다 증가시키는 방법을 제공할 수 있다.
도 5는 본 개시의 일 실시 예에 따르는 반도체 소자를 개략적으로 나타내는 단면도이다. 일 예로서, 반도체 소자는 캐패시터 소자일 수 있다. 도 6은 본 개시의 일 실시 예에 따르는 반도체 소자의 강유전층 내 산소 공공의 분포를 나타내는 그래프이다. 도 7은 본 개시의 일 실시 예에 따르는 반도체 소자의 강유전층 내 산소 공공의 분포에 기인하는 내부 전계를 개략적으로 나타내는 도면이다. 도 8은 본 개시의 일 실시 예에 따르는 반도체 소자의 강유전층에 대한 히스테리시스 루프를 나타내는 그래프이다. 도 9는 본 개시의 일 실시 예에 따르는 반도체 소자 내 유전층 구조물에서 전하(Q)의 변화에 따르는 에너지(U)를 나타내는 그래프이다.
도 5를 참조하면, 반도체 소자(2)는 제1 전극(210), 유전층 구조물(220) 및 제2 전극(230)을 포함한다. 유전층 구조물(220)은 비-강유전층(222) 및 강유전층(224)을 구비한다. 강유전층(224)은 서로 다른 산소 공공 농도를 가지는 제1 영역(224a) 및 제2 영역(224b)을 포함할 수 있다. 강유전층(224)과 제2 전극(230)은 제1 계면(S1)을 형성하며, 비-강유전층(222)과 강유전층(224)은 제2 계면(S2)을 형성할 수 있다. 제1 영역(224a) 및 제2 영역(224b)은 제3 계면(S3)을 형성할 수 있다.
제1 전극(210) 및 제2 전극(230)은 전도성 물질을 포함할 수 있다. 일 예로서, 상기 전도성 물질은 텅스텐, 티타늄, 구리, 알루미늄, 백금, 이리듐, 루테늄, 텅스텐질화물, 티타늄질화물, 탄탈륨질화물, 이리듐산화물, 루테늄 산화물, 텅스텐카바이드, 티타늄카바이드, 텅스텐실리사이드, 티타늄실리사이드, 탄탈륨실리사이드, 도핑된 실리콘 또는 이들의 둘 이상의 조합을 포함할 수 있다.
비-강유전층(222)은 일 예로서, 상유전성(paraelectric) 또는 반강유전성(anti-ferroelectric)을 가질 수 있다. 즉, 비-강유전층(222)에 외부 전계가 인가될 때 비-강유전층(222)의 내부에는 쌍극자(dipole)에 의한 분극이 형성되며, 상기 외부 전계가 제거되면 상기 분극도 소멸될 수 있다. 즉, 비-강유전층(222)은 잔류 분극을 가지지 않을 수 있다. 일 예로서, 비-강유전층(222)은 실리콘 산화물, 실리콘 질화물, 실리콘산질화물 등을 포함할 수 있다. 다른 예로서, 비-강유전층(222)은 알루미늄산화물, 하프늄산화물, 지르코늄산화물, 및 하프늄지르코늄산화물을 포함할 수 있다. 이때, 상기 하프늄산화물, 지르코늄산화물 및 하프늄지르코늄산화물이 사방정계(orthorhombic crystal system) 결정구조를 가지는 경우 강유전성을 가질 수 있으며, 상기 하프늄산화물, 지르코늄산화물 및 하프늄지르코늄산화물이, 단사정계(monocliniccrystal system) 또는 정방정계(tetragonal crystal system)의 결정구조를 가지는 경우, 강유전성을 가지지 못할 수 있다. 본 실시 예에서, 비-강유전층(122)은 단사정계(monocliniccrystal system) 또는 정방정계(tetragonal crystal system)의 결정구조를 가지는 하프늄산화물, 지르코늄산화물 및 하프늄지르코늄산화물 중 적어도 하나를 포함할 수 있다.
강유전층(224)는 강유전 물질을 포함할 수 있다. 상기 강유전 물질은 도 1 및 도 2와 관련하여 상술한 강유전 물성을 가질 수 있다. 강유전층(224)는 일 예로서, 하프늄산화물, 지르코늄산화물, 하프늄지르코늄산화물 또는 이들의 둘 이상의 조합을 포함할 수 있다. 이때, 상기 하프늄산화물, 지르코늄산화물 및 하프늄지르코늄산화물은강유전성을 가지는 사방정계의 결정구조를 가질 수 있다.
일 실시 예에 있어서, 강유전층(224)은 제2 전극(230)과 인접하는 영역에 배치되는 제1 영역(224a), 및 제1 영역(224a)의 외부에 배치되는 제2 영역(224b)을 포함할 수 있다. 이때, 제1 영역(224a)의 산소 공공의 농도는, 제2 영역(224b)의 산소 공공의 농도보다 높을 수 있다.
도 5 및 도 6을 참조하면, 강유전층(224)의 제1 영역(224a)은, 제1 산소 공공 수치(OV1)를 가질 수 있다. 즉, 산소 공공은 제1 계면(S1)으로부터 제1 깊이(t1)에 해당하는 제3 계면(S3)에 이르는 영역에서 제1 산소 공공 수치(OV1)를 유지할 수 있다. 제1 계면(S1)으로부터의 깊이가 제1 깊이(t1)보다 큰 영역, 즉, 제2 영역(224b)에서의 산소 공공의 농도는 상기 제1 산소 공공 수치(OV1)보다 작은 제2산소 공공 수치(OV2)를 유지할 수 있다. 일 실시 예에 있어서, 제2 산소 공공 수치(OV2)는 강유전층(224) 내에 존재할 수 있는 산소 공공의 불가피한 최소량에 대응될 수 있다.
강유전층(224)이 도 6에 도시되는 산소 공공의 농도 분포를 가짐으로써, 제1 영역(224a)에 산소 공공에 의한 고밀도의 트랩 사이트가 생성될 수 있다. 상기 트랩 사이트가 음의 전하를 포획할 수 있기 때문에, 도 7에 도시되는 것과 같이, 제3 계면(S3)을 경계로 양의 전하(h1)와 음의 전하(e1)의 분극이 발생할 수 있다. 상기 분극에 기인하여, 강유전층(224)에 내부 전계(E224)가 형성될 수 있다. 일 예로서, 제1 영역(224a)의 두께, 즉 제1 깊이(t1)는 강유전층(224) 두께의 약 1/10 내지 1/2의 크기를 가질 수 있다. 일 예로서, 상기 제1 깊이(t1)는 약 1 nm 내지 2 nm 일 수 있다. 일 실시 예로서, 강유전층(224)이 2 내지 10 nm의 두께를 가지는 경우, 제1 산소 공공 수치(OV1)와 제2 산소 공공 수치(OV2)의 비는 적어도 5 이상일 수 있다.
일 실시 예에 따르면, 제1 영역(224a)은, 강유전층(224)을 화학기상증착법 또는 원자층 증착법에 의해 형성할 때, 박막 내에 제공되는 산소의 양을 제3 계면(S3)으로부터 제1 계면(S1)에 이르는 영역에서 균일하게 감소시켜 산소 공공을 생성시킴으로써, 획득할 수 있다. 다른 실시 예에 의하면, 제1 영역(224a)은 강유전층(224)을 화학기상증착법 또는 원자층증착법에 의해 균일하게 증착한 후에, 강유전층(224)에 표면 처리를 수행하여, 표면으로부터 제3 계면(S3)에 이르는 영역에 산소 공공을 생성시킴으로써, 획득할 수 있다. 상기 표면 처리는 일 예로서, 플라즈마 처리를 포함할 수 있다. 상기 표면 처리는 강유전층(224) 내에서 산소가 이루는 화학 결합을 깸으로써, 산소 공공을 생성할 수 있다.
도 8을 참조하면, 강유전층(224)에 도 7에 도시된 내부 전계(E224)가 형성된 경우, 강유전층(224)이 가지는 전계-분극 히스테리시스 루프가 도시되고 있다. 상기 전계-분극 히스테리시스 루프는 제1 및 제2 전극(210, 230) 사이에 단일의 강유전층(224)을 배치하고 강유전층(224)의 양단에 인가되는 전계를 변화시킬 때, 상기 전계에 대응하여 강유전층(224)에 형성되는 분극일 수 있다. 일 예로서, 상기 전계는, 제1 전극(210)을 접지시킨 상태로 제2 전극(230)에 인가되는 바이어스의 극성 및 크기를 변화시키면서 인가할 수 있다.
도 8을 참조하면, 히스테리시스 루프(3000)는 제1 항전계(Ec1), 제2 항전계(-Ec2), 제1 잔류 분극(Pr1) 및 제2 잔류 분극(-Pr2)을 구비할 수 있다. 제1 및 제2 항전계(Ec1, -Ec2)는, 강유전층(224)에 저장된 분극의 배향을 반대 방향으로 스위칭시킬 수 있는 최소 크기의 전계를 의미할 수 있다. 일 예로서, 강유전층(224)이 제1 잔류 분극(Pr1)을 가지는 경우, 제2 항전계(-Ec2)의 절대치 이상의 크기를 가지는 음의 전계가 인가될 때,강유전층(224) 내의 분극 배향이 반대 방향으로 스위칭될 수 있다. 다른 예로서, 강유전층(224)이 제2 잔류 분극(-Pr2)을 가지는 경우, 제1 항전계(Ec1) 이상의 크기를 가지는 양의 전계가 게이트 전극층(130)을 통해 인가될 때, 강유전층(224) 내의 분극 배향이 반대 방향으로 스위칭될 수 있다.
제1 및 제2 잔류 분극(Pr1, -Pr2)은, 외부로부터 전계가 인가되지 않은 상태에서 강유전층(224)이 유지할 수 있는 분극을 의미할 수 있다. 제1 및 제2 잔류 분극(Pr1, -Pr2)은, 제1 및 제2 포화 전계(Es1, -Es2)의 절대치 이상의 크기에 대응되는 양의 극성 또는 음의 극성의 바이어스가 제2 전극(130)에 각각 인가된 후 상기 바이어스가 제거됨으로써, 강유전층(224) 내에 각각 형성된 분극일 수 있다. 즉, 제1 및 제2 포화 전계(Es1, -Es2)는 상기 제1 및 제2 잔류 분극(Pr1, -Pr2)을 각각 획득하기 위해, 제2 전극(230)을 통해 인가되는 최소 크기의 전계를 의미할 수 있다.
한편, 도 8의 히스테리시스 루프(3000)에서는, 제1 및 제2 포화 전계(Es1, -Es2)의 절대치 이상의 크기에 대응되는 양의 극성 또는 음의 극성의 바이어스가 제2 전극(230)에 각각 인가될 때, 강유전층(224)이 가질 수 있는 최대 크기의 분극으로서, 제1 및 제2 포화 분극(Ps1, -Ps2)을 나타내고 있다.
도 8을 참조하면, 제1 잔류 분극(Pr1) 및 제2 잔류 분극(-Pr2)의 크기는 실질적으로 동일할 수 있다. 반면에, 제1 항전계(Ec1)의 절대치는 제2 항전계(-Ec2)의 절대치보다 작을 수 있다. 또한, 상기 제1 잔류 분극(Pr1)을 획득하기 위해 인가되는 제1 포화 전계(Es1)의 절대치는, 상기 제2 잔류 분극(-Pr2)을 획득하기 위해 인가되는 제2 포화 전계(-Es2)의 절대치보다 작을 수 있다. 본 출원의 실시 예에서는, 강유전층(224)에 형성되는 내부 전계(E224)가 강유전층(224)의 히스테리시스 루프 특성에 영향을 미침으로써, 실질적으로 동일한 절대치를 가지는 한쌍의 항전계를, 상술한 바와 같이 서로 다른 절대치를 가지는 제1및 제2 항전계(Ec1, -Ec2)로 변환시킬 수 있다. 또한, 전계(E224)는 실질적으로 동일한 절대치를 가지는 한쌍의 포화 전계의 크기를 상술한 바와 같이 서로 다른 절대치를 가지는 제1 및 제2 포화 전계(Es1, -Es2)로 변환시킬 수 있다.
본 개시의 실시 예에 따르면, 강유전층(224)이 도 8에 도시되는 히스테리시스 루프를 가지며, 강유전층(224)에 양의 극성을 가지는 전계가 제1 항전계(Ec1)의 절대치보다 작은 크기로 인가될 경우, 강유전층(224)은 제1 또는 제2 잔류 분극(Pr1, -Pr2)의 절대치를 제1 항전계(Ec1)의 절대치로 나눈 수치를 최대값으로 정의하는 캐패시턴스를 가질 수 있다. 마찬가지로, 강유전층(224)에 음 극성을 가지는 전계가 제2 항전계(-Ec2)의 절대치보다 작은 크기로 인가될 경우, 강유전층(224)은 제1 또는 제2 잔류 분극(Pr1, -Pr2)의 절대치를 제2 항전계(-Ec2)의 절대치로 나눈 수치를 최대값으로 정의하는 캐패시턴스를 가질 수 있다.
한편, 도 9는 본 개시의 일 실시 예에 따르는 반도체 소자(2) 내 유전층 구조물(220)에 대한 전하(Q)와 에너지(U)의 관계를 개략적으로 도시하고 있다. 제1 그래프(40c)는 비-강유전층(222)에 대한 전하-에너지 그래프이며, 제2 그래프(50c)는 강유전층(224)에 대한 전하-에너지 그래프이며, 제3 그래프(60c)는 유전층 구조물(220)에 대한 전하-에너지 그래프이다.
도 9를 참조하면, 제2 그래프(50c)에서, 강유전층(224)은 제1 전하량(Q1C) 및 제2 전하량(Q2C)에서 제1 에너지(U1C) 및 제2 에너지(U2C)를 각각 가지는 한 쌍의 에너지 골짜기를 가질 수 있다. 강유전층(224)에 형성된 내부 전계(E224)에 의해서, 제1 에너지(U1C)와 제2 에너지(U2C)는 서로 다른 수치를 가질 수 있다.
한편, 도 4a 및 도 4b와 관련하여 상술한 비-강유전층(122)과 강유전층(124)를 캐패시턴스 매칭시키는 방법과 실질적으로 동일한 방식으로, 비-강유전층(222) 및 강유전층(224)을 캐패시턴스 매칭시킴으로써, 강유전층(224)의 강유전성이 억제되며 비-강유전층(222)의 캐패시턴스보다 증가된 캐패시턴스를 가지는 유전층 구조물(220)을 형성할 수 있다. 상기 강유전성이 억제된 강유전층(224)는 유전층 구조물(220)을 통과하는 누설 전류를 억제하는 기능을 수행할 수 있다.
제3 그래프(60c)에서, 유전층 구조물(220)이 제3 전하량(Q3C)에서 최저 에너지 U(3C)를 가지는 단일의 에너지 골짜기를 가짐으로써, 유전성 구조물(220)은 스위칭 가능한 서로 다른 분극 상태를 선택적으로 가지는 강유전층(224)의 강유전 특성을 상실하게 된다.
본 개시의 실시 예는 도 3, 도 4a 및 도 4b와 관련하여 상술한 비교 예와 대비하여, 비-강유전층(222)과 강유전층(224)의 캐패시턴스 매칭을 수행할 수 있는 다른 방법을 제공함으로써, 상기 캐패시턴스 매칭이 달성될 수 있는 확률을 증가시킬 수 있다. 즉, 강유전층(224) 내 제1 영역(224a)의 크기 및 제1 영역(224a)이 가지는 산소 공공의 농도를 제어하여 강유전층(224)의 내부 전계를 제어할 수 있으며, 상기 내부 전계를 제어함으로써 강유전층(224)의 히스테리시스 루프 상의 잔류 분극 및 항전계의 크기를 변화시킬 수 있다. 이에 따라, 비-강유전층(222)과 접합하는 강유전층(224)의 강유전 특성을 다양하게 제어할 수 있다. 그 결과, 비-강유전층(222) 및 강유전층(224)을 구비하는 유전층 구조물(220)의 유전 특성을 보다 효과적으로 제어할 수 있다.
도 10은 본 개시의 다른 실시 예에 따르는 반도체 소자를 개략적으로 나타내는 단면도이다. 도 11은 본 개시의 일 실시 예에 따르는 반도체 소자의 강유전층 내 산소 공공의 분포를 나타내는 그래프이다. 도 12는 본 개시의 일 실시 예에 따르는 반도체 소자의 강유전층 내 산소 공공의 분포에 기인하는 내부 전계를 개략적으로 나타내는 도면이다.
도 10을 참조하면, 반도체 소자(3)는 제1 전극(310), 유전층 구조물(320) 및 제2 전극(330)을 포함한다. 유전층 구조물(320)은 비-강유전층(322) 및 강유전층(324)을 구비한다. 강유전층(324)은 서로 다른 산소 공공 농도를 가지는 제1 영역(324a) 및 제2 영역(324b)를 포함할 수 있다. 강유전층(324)과 제2 전극(330)은 제1 계면(S1')을 형성하며, 비-강유전층(322)과 강유전층(324)은 제2 계면(S2')을 형성할 수 있다. 제1 영역(324a) 및 제2 영역(324b)은 제3 계면(S3')을 형성할 수 있다.
반도체 소자(3)의 제1 전극(310), 비-강유전층(322), 강유전층(324), 제2 전극(330)의 구성은 도 5 내지 도 9와 관련하여 상술한 반도체 소자의 제1 전극(210), 비-강유전층(222), 강유전층(224), 제2 전극(230)의 구성과 실질적으로 동일할 수 있다. 다만, 반도체 소자(3)의 경우, 강유전층(324)의 제1 영역(324a)이 산소 공공의 농도 구배를 가지는 점에서, 반도체 소자(2)와 차별될 수 있다.
도 10 및 도 11을 참조하면, 강유전층(324)의 제1 영역(324a)은, 제1계면(S1')에서 제1 산소 공공 수치(OV1)를 유지할 수 있다. 제1 계면(S1')으로부터의 제3 계면(S3')에 이르기까지, 산소 공공의 농도가 감소할 수 있다. 제1 영역(324a)는 제3 계면에서 상기 제1 산소 공공 수치(OV1)보다 작은 제2 산소 공공 수치(OV2)를 가질 수 있다. 일 실시 예에 있어서, 제2 산소 공공 수치(OV2)는 강유전층(324) 내에 존재할 수 있는 산소 공공의 불가피한 최소량에 대응될 수 있다. 한편, 강유전층(324)의 제2 영역(324b)는 제3 계면(S3')으로부터 제2 계면(S2')에 이르기까지 제2 산소 공공 수치(OV2)를 유지할 수 있다.
일 실시 예에 따르면, 제1 영역(324a)의 산소 공공의 농도 구배는, 상기 제1 영역(324a)을화학기상증착법 또는 원자층증착법에 의해 형성할 때, 박막 내에 제공되는 산소의 양을 제3 계면(S3')으로부터 제1 계면(S1')에 이르기까지 순차적으로 감소시킴으로써 획득할 수 있다.
강유전층(324)이 도 11에 도시되는 산소 공공의 농도 분포를 가짐으로써, 제1 영역(324a)에산소 공공에 의한 고밀도의 트랩 사이트가 생성될 수 있다.또한, 상기 산소 공공의 농도 구배에 의해, 상기 트랩 사이트의 농도 구배가 발생할 수 있다. 상기 트랩 사이트가 음의 전하를 포획할 수 있기 때문에, 도 12에 도시되는 것과 같이, 제1 영역(324a) 내에는 양의 전하(h1')와 음의 전하(e1')의 분극이 발생할 수 있다. 상기 분극에 기인하여, 강유전층(224) 내에는 내부 전계(E324)가형성될 수 있다.일 예로서,제1 영역(324a)의 두께는 강유전층(224) 두께의 약 1/10 내지 1/2의 크기를 가질 수 있다.제1산소 공공 수치(OV1)와 제2 산소 공공 수치(OV2)의 비는 적어도 5 이상일 수 있다.
본 실시 예에 따르면, 제1 영역(324a) 내에 형성되는 내부 전계(E324)에 의해 강유전층(324)이 가지는 잔류 분극 및 항전계의 크기가 변화할 수 있다. 이에 따라, 비-강유전층(322)과 접합하는 강유전층(324)의 강유전 특성을 다양하게 제어할 수 있다. 그 결과, 비-강유전층(322) 및 강유전층(324)을 구비하는 유전층 구조물(320)의 유전 특성을 보다 효과적으로 제어할 수 있다.
몇몇 다른 실시 예들에 있어서, 제1 영역(324a) 내에 내부 전계(E324)를 형성하는 방법으로서, 제1 영역(324a) 내에 격자 변형(strain)의 구배를 생성하는 방법을 적용할 수 있다. 상기 격자 변형의 구배는 강유전층(324) 내에 주입되는 도펀트의 농도 구배를 통해 구현될 수 있다.
도 13은 본 개시의 다른 실시 예에 따르는 반도체 소자의 강유전층 내 도펀트의 농도 구배를 나타내는 그래프이다. 이때, 상기 도펀트의 크기는 강유전층 내에서 산소와 결합을 이루는 구성 원소의 크기와 다를 수 있다. 도 13을 참조하면, 강유전층(324)은 상기 도펀트의 농도가 상대적으로 높은 제1 영역(324a) 및 상기 도펀트의 농도가 상대적으로 낮은 제2 영역(324b)을 포함할 수 있다. 강유전층(324) 내에 주입되는 도펀트는 제1 영역(324a)의 두께 방향을 따라 농도 구배를 가질 수 있다. 일 예로서, 제1계면(S1')에서 제1 도펀트 농도 수치(DC1)를 가지는 도펀트 농도는 제3계면(S3')에 이르기까지 연속적으로 감소하여, 제3 계면(S3')에서 제1 도펀트 농도 수치(DC1)보다 작은 제2 도펀트 농도 수치(DC2)를 가질 수 있다. 제2 영역(324b)는 제2 도펀트 농도 수치(DC2)를 가질 수 있다. 제1 영역(324a)에 주입되는 도펀트는 제1 영역(324a) 내 강유전 물질에 격자 변형을 발생시킬 수 있다. 상기 격자 변형은 상기 도펀트의 농도 구배에 상응하여 제1 영역(324a)의 두께 방향을 따라 구배를 발생시킬 수 있다. 상기 격자 변형의 구배는, 플렉소전기(flexoelectric)효과에 의해 내부 전계를 형성할 수 있다.
도 14는 본 개시의 다른 실시 예에 따르는 반도체 소자를 개략적으로 나타내는 단면도이다. 도 14를 참조하면, 반도체 소자(4)는 채널 영역(415)를 구비하는 기판(410), 게이트 유전층 구조물(420) 및 게이트 전극층(430)을 포함한다. 또한, 반도체 소자(4)는 게이트 전극층(430)을 기준으로 서로 반대쪽에 위치하는 기판(410)에 배치되는 소스 영역(440) 및 드레인 영역(450)을 포함한다. 반도체 소자(4)는 전계 효과 트랜지스터일 수 있다.
기판(410)은 일 예로서, 반도체 물질을 포함할 수 있다. 기판(410)은 일 예로서, 실리콘(Si) 기판, 갈륨비소(GaAs) 기판, 인듐인(InP, indium phosphide) 기판, 게르마늄(Ge) 기판, 또는 실리콘 게르마늄(SiGe) 기판일 수 있다. 일 실시 예에서, 상기 반도체 물질은 도핑되어 전도성을 가질 수 있다. 일 예로서, 상기 반도체 물질은 n형 또는 p형의 도펀트에 의해 도핑될 수 있다.
소스 영역(440) 및 드레인 영역(450)은 기판(410)의 도핑 유형과 다른 도핑 유형으로 도핑된 영역일 수 있다. 일 예로서, 기판(410)이 n형 도펀트로 도핑된 경우, 소스 영역(440) 및 드레인 영역(450)은 p형 도펀트로 도핑될 수 있다. 다른 예로서, 기판(410)이 p형 도펀트로 도핑된 경우, 소스 영역(440) 및 드레인 영역(450)은 n형 도펀트로 도핑될 수 있다.
게이트 유전층 구조물(420)은 비-강유전층(422) 및 강유전층(424)를 포함할 수 있다. 강유전층(424)은 산소 공공의 농도가 상대적으로 높은 제1 영역(424a)과 산소 공공의 농도가 상대적으로 낮은 제2 영역(424b)을 포함한다.
게이트 유전층 구조물(420)의 구성은 도 5 내지 도 9와 관련하여 상술한 실시 예의 유전층 구조물(220)의 구성과 실질적으로 동일하다. 즉, 비-강유전층(422), 강유전층(424)의 제1 및 제2 영역(424a, 424b)의 구성은, 비-강유전층(222), 강유전층(224)의 제1 및 제2 영역(224a, 224b)의 구성과 실질적으로 동일하다.
게이트 전극층(430)은 전도성 물질을 포함할 수 있다. 상기 전도성 물질은 텅스텐, 티타늄, 구리, 알루미늄, 백금, 이리듐, 루테늄, 텅스텐질화물, 티타늄질화물, 탄탈륨질화물, 이리듐산화물, 루테늄 산화물, 텅스텐카바이드, 티타늄카바이드, 텅스텐실리사이드, 티타늄실리사이드, 탄탈륨실리사이드, 도핑된 실리콘 또는 이들의 둘 이상의 조합을 포함할 수 있다.
본 실시 예에서는 게이트 유전층으로서, 비-강유전층(422) 및 강유전층(424)을 포함하는 게이트 유전층 구조물(420)을 적용할 수 있다. 비-강유전층(422)과 강유전층(424)의 효과적인 매칭을 통해, 강유전층(424)의 강유전 분극 특성을 억제하고 게이트 유전층 구조물(420)의 캐패시턴스를 비-강유전층(422)의 캐패시턴스보다 향상시킬 수 있다. 상기 강유전 분극 특성이 억제된 강유전층(424)은 게이트 유전층 구조물(420)을 통과하는 누설 전류를 억제하는 기능을 수행할 수 있다.
본 실시 예에서, 강유전층(424)은 산소 공공의 농도 차이에 의해 발생하는 내부 전계에 기인하여 서로 다른 절대치를 가지는 양 및 음의 항전계를 구현할 수 있다. 그 결과, 비-강유전층(422)과의 매칭을 달성시킬 수 있는 경우의 수를 증가시켜 상기 매칭 확률을 증가시킬 수 있다. 이에 따라, 향상된 캐패시턴스를 가지는 게이트유전층 구조물을 포함하는 반도체 소자를 제공할 수 있다.
도 15는 본 개시의 다른 실시 예에 따르는 반도체 소자를 개략적으로 나타내는 단면도이다. 도 15를 참조하면, 반도체 소자(5)는 채널 영역(515)을 구비하는 기판(510), 게이트 유전층 구조물(520) 및 게이트 전극층(530)을 포함한다. 또한, 반도체 소자(5)는 게이트 전극층(530)을 기준으로 서로 반대쪽에 위치하는 기판(510)에 배치되는 소스 영역(540) 및 드레인 영역(550)을 포함한다. 반도체 소자(5)는 게이트 유전층 구조물(520)의 구성을 제외하고는, 도 14와 관련하여 상술한 반도체 소자(4)와 구성이 실질적으로 동일하다. 즉, 기판(510), 소스 및 드레인 영역(540, 550) 및 게이트 전극층(530)의 구성은 기판(410), 소스 및 드레인 영역(440, 450) 및 게이트 전극층(430)의 구성과 실질적으로 동일하다.
게이트 유전층 구조물(520)은 비-강유전층(522) 및 강유전층(524)를 포함한다. 강유전층(524)은 산소 공공의 농도가 상대적으로 높은 제1 영역(524a)과 산소 공공의 농도가 상대적으로 낮은 제2 영역(524b)을 포함한다. 제1 영역(524a는 산소 공공의 농도 구배를 가질 수 있다.
게이트 유전층 구조물(520)의 구성은 도 10 내지 도 12와 관련하여 상술한 실시 예의 유전층 구조물(320)의 구성과 실질적으로 동일하다. 즉, 비-강유전층(522), 강유전층(524)의 제1 및 제2 영역(524a, 524b)의 구성은, 비-강유전층(322), 강유전층(324)의 제1 및 제2 영역(324a, 324b)의 구성과 실질적으로 동일하다.
본 실시 예에서는 게이트 유전층으로서, 비-강유전층(522) 및 강유전층(524)을 포함하는 게이트 유전층 구조물(520)을 적용할 수 있다. 비-강유전층(522)과 강유전층(524)의 효과적인 캐패시턴스 매칭을 통해, 강유전층(524)의 강유전분극 특성을 억제하고 게이트유전층 구조물(520)의 캐패시턴스를비-강유전층(522)의 캐패시턴스보다 향상시킬 수 있다. 상기 강유전분극 특성이 억제된 강유전층(524)는 게이트 유전층 구조물(520)을 통과하는 누설 전류를 억제하는 기능을 수행할 수 있다.
본 실시 예에서, 강유전층(524)은 내부 전계를 구비하는 제1 영역(524a)에 기인하여 서로 다른 절대치를 가지는 양 및 음의 항전계를 구비할 수 있다. 그 결과, 강유전층(524)은 비-강유전층(522)과의 매칭을 달성시킬 수 있는 경우의 수를 증가시켜 상기 매칭의 확률을 증가시킬 수 있다. 이에 따라, 향상된 캐패시턴스를 가지는 게이트 유전층 구조물을 포함하는 반도체 소자를 제공할 수 있다.
이상에서는 도면 및 실시 예를 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자는 하기의 특허청구범위에 기재된 본 출원의 기술적 사상으로부터 벗어나지 않는 범위 내에서 본 출원에 개시된 실시 예들을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.
1, 2, 3, 4: 반도체 소자
110 210 310: 제1 전극
120 220 320 :유전층 구조물,
122 222 322: 비-강유전층, 124 224 324: 강유전층,
224a 324a: 강유전층의 제1 영역, 224b 324b: 강유전층의 제2 영역,
130 230 330: 제2 전극,
410 510: 기판, 415 515: 채널 영역,
420 520: 게이트유전층 구조물,
422 522: 비-강유전층, 424 524: 강유전층,
424a 524a: 강유전층의 제1 영역, 524b 524b: 강유전층의 제2 영역,
430 530: 게이트전극층
440 540: 소스 영역, 450 550: 드레인 영역.

Claims (20)

  1. 제1 전극;
    상기 제1 전극 상에 배치되며, 강유전층 및 비-강유전층을 구비하는유전층 구조물; 및
    상기 유전층 구조물 상에 배치되는 제2 전극을 포함하고,
    상기 강유전층은 서로 다른 절대치를 가지는 양 및 음의 항전계를 가지며,
    상기 유전층 구조물은 상기 강유전층 및 상기 비-강유전층의 결합을 통해, 비-강유전층보다 높은 캐패시턴스를 가지는
    반도체 소자.
  2. ◈청구항 2은(는) 설정등록료 납부시 포기되었습니다.◈
    제1 항에 있어서,
    상기 비-강유전층은
    상유전성을 가지는 반도체 소자.
  3. ◈청구항 3은(는) 설정등록료 납부시 포기되었습니다.◈
    제1 항에 있어서,
    상기 양의 항전계의 절대치는 상기 음의 항전계의 절대치보다 작은
    반도체 소자.
  4. ◈청구항 4은(는) 설정등록료 납부시 포기되었습니다.◈
    제1 항에 있어서,
    상기 강유전층은
    하프늄산화물, 지르코늄산화물 및 하프늄지르코늄산화물 중 적어도 하나를 포함하는
    반도체 소자.
  5. ◈청구항 5은(는) 설정등록료 납부시 포기되었습니다.◈
    제1 항에 있어서,
    상기 비-강유전층은
    실리콘산화물, 실리콘질화물, 실리콘산질화물, 알루미늄산화물, 하프늄산화물, 지르코늄산화물 및 하프늄지르코늄산화물 중 적어도 하나를 포함하는
    반도체 소자.
  6. ◈청구항 6은(는) 설정등록료 납부시 포기되었습니다.◈
    제1 항에 있어서,
    상기 제1 전극 및 상기 제2 전극 사이에서, 상기 비-강유전층 및 상기 강유전층이 순차적으로 적층되는
    반도체 소자.
  7. ◈청구항 7은(는) 설정등록료 납부시 포기되었습니다.◈
    제1 항에 있어서,
    상기 강유전층은,
    상기 제2 전극과 인접하는 내부 영역에 배치되는 제1 영역 및 상기 제1 영역 외부의 제2 영역을 포함하되,
    상기 제1 영역의 산소 공공의 농도가, 상기 제2 영역의 산소 공공의 농도보다 높은
    반도체 소자.
  8. ◈청구항 8은(는) 설정등록료 납부시 포기되었습니다.◈
    제7 항에 있어서,
    상기 제1 영역은 산소 공공의 농도 구배를 가지는
    반도체 소자.
  9. ◈청구항 9은(는) 설정등록료 납부시 포기되었습니다.◈
    제1 항에 있어서,
    상기 강유전층은 도펀트를 포함하되,
    상기 도펀트의 농도가 상대적으로 높은 제1 영역 및 상기 도펀트의 농도가 상대적으로 낮은 제2 영역을 포함하되,
    상기 제1 영역은 상기 도펀트의 농도 구배를 가지는
    반도체 소자.

  10. 채널 영역을 구비하는 기판;
    상기 채널 영역 상에 배치되고, 비-강유전층 및 강유전층을 포함하는 게이트 유전층 구조물; 및
    상기 게이트유전층 구조물 상에 배치되는 게이트 전극층을 포함하되,
    상기 강유전층은 서로 다른 절대치를 가지는 양 및 음의 항전계를 가지며,
    상기 게이트 유전층 구조물은 상기 강유전층 및 상기 비-강유전층의 결합을 통해, 비-강유전층보다 높은 캐패시턴스를 가지는
    반도체 소자.
  11. ◈청구항 11은(는) 설정등록료 납부시 포기되었습니다.◈
    제10 항에 있어서,
    상기 비-강유전층은
    상유전성을 가지는 반도체 소자.
  12. ◈청구항 12은(는) 설정등록료 납부시 포기되었습니다.◈
    제10 항에 있어서,
    상기 양의 항전계의 절대치는 상기 음의 항전계의 절대치보다 작은
    반도체 소자.
  13. ◈청구항 13은(는) 설정등록료 납부시 포기되었습니다.◈
    제10 항에 있어서,
    상기 강유전층은
    강유전성하프늄산화물, 강유전성 지르코늄산화물 및 강유전성하프늄지르코늄산화물 중 적어도 하나를 포함하는
    반도체 소자.
  14. ◈청구항 14은(는) 설정등록료 납부시 포기되었습니다.◈
    제10 항에 있어서,
    상기 비-강유전층은
    실리콘산화물, 실리콘질화물, 실리콘산질화물, 알루미늄산화물, 상유전성하프늄산화물, 상유전성 지르코늄산화물, 및 상유전성하프늄지르코늄산화물 중 적어도 하나를 포함하는
    반도체 소자.
  15. ◈청구항 15은(는) 설정등록료 납부시 포기되었습니다.◈
    제10 항에 있어서,
    상기 채널 영역 상에 상기 비-강유전층이 배치되고,
    상기 비-강유전층 상에 상기 강유전층이 배치되는
    반도체 소자.
  16. ◈청구항 16은(는) 설정등록료 납부시 포기되었습니다.◈
    제10 항에 있어서,
    상기 강유전층은,
    상기 게이트 전극층과 인접하는 내부 영역에 배치되는 제1 영역 및 상기 제1 영역 외부의 제2 영역을 포함하되,
    상기 제1 영역의 산소 공공의 농도가, 상기 제2 영역의 산소 공공의 농도보다 높은
    반도체 소자.
  17. ◈청구항 17은(는) 설정등록료 납부시 포기되었습니다.◈
    제16 항에 있어서,
    상기 제1 영역은 산소 공공의 농도 구배를 가지는
    반도체 소자.
  18. ◈청구항 18은(는) 설정등록료 납부시 포기되었습니다.◈
    제10 항에 있어서,
    상기 강유전층은 도펀트를 포함하되,
    상기 도펀트의 농도가 상대적으로 높은 제1 영역 및 상기 도펀트의 농도가 상대적으로 낮은 제2 영역을 포함하되,
    상기 제1 영역은 상기 도펀트의 농도 구배를 가지는
    반도체 소자.
  19. ◈청구항 19은(는) 설정등록료 납부시 포기되었습니다.◈
    제10 항에 있어서,
    상기 게이트 유전층 구조물은 상기 기판과 상기 게이트 전극층 사이에 전압이 인가될 때 상유전성을 가지는
    반도체 소자.
  20. ◈청구항 20은(는) 설정등록료 납부시 포기되었습니다.◈
    제10 항에 있어서,
    상기 게이트 전극은
    텅스텐, 티타늄, 구리, 알루미늄, 백금, 이리듐, 루테늄, 텅스텐질화물, 티타늄질화물, 탄탈륨질화물, 이리듐산화물, 루테늄 산화물, 텅스텐카바이드, 티타늄카바이드, 텅스텐실리사이드, 티타늄실리사이드, 탄탈륨실리사이드, 및 도핑된 실리콘 중 적어도 하나를 포함하는
    반도체 소자.
KR1020180171071A 2018-12-27 2018-12-27 강유전층 및 비-강유전층을 포함하는 유전층 구조물을 구비하는 반도체 소자 KR102620866B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020180171071A KR102620866B1 (ko) 2018-12-27 2018-12-27 강유전층 및 비-강유전층을 포함하는 유전층 구조물을 구비하는 반도체 소자
US16/536,044 US10854707B2 (en) 2018-12-27 2019-08-08 Semiconductor device including dielectric structure having ferroelectric layer and non-ferroelectric layer
CN201910983006.8A CN111384175B (zh) 2018-12-27 2019-10-16 包括具有铁电层和非铁电层的电介质结构的半导体器件

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020180171071A KR102620866B1 (ko) 2018-12-27 2018-12-27 강유전층 및 비-강유전층을 포함하는 유전층 구조물을 구비하는 반도체 소자

Publications (2)

Publication Number Publication Date
KR20200084469A KR20200084469A (ko) 2020-07-13
KR102620866B1 true KR102620866B1 (ko) 2024-01-04

Family

ID=71124456

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020180171071A KR102620866B1 (ko) 2018-12-27 2018-12-27 강유전층 및 비-강유전층을 포함하는 유전층 구조물을 구비하는 반도체 소자

Country Status (3)

Country Link
US (1) US10854707B2 (ko)
KR (1) KR102620866B1 (ko)
CN (1) CN111384175B (ko)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20200122175A (ko) * 2019-04-17 2020-10-27 에스케이하이닉스 주식회사 반도체 장치 및 그 제조 방법
DE102019003223A1 (de) * 2019-05-02 2020-11-05 Namlab Ggmbh Elektrische Speichervorrichtung mit negativer Kapazität
KR20210085460A (ko) * 2019-12-30 2021-07-08 삼성전자주식회사 강유전성의 커패시터, 트랜지스터, 메모리 소자 및 강유전성의 커패시터의 제조방법
KR20210138997A (ko) * 2020-05-13 2021-11-22 삼성전자주식회사 커패시터, 커패시터 제어 방법, 및 이를 포함하는 트랜지스터
DE102021105038A1 (de) 2020-05-29 2021-12-02 Taiwan Semiconductor Manufacturing Co., Ltd. Mehrbit-speichervorrichtung und verfahren zum betreiben derselben
US11532746B2 (en) * 2020-05-29 2022-12-20 Taiwan Semiconductor Manufacturing Company, Ltd. Multi-bit memory storage device and method of operating same
US20220139934A1 (en) * 2020-10-30 2022-05-05 Ferroelectric Memory Gmbh Memory cell, capacitive memory structure, and methods thereof
CN113690370A (zh) * 2021-09-15 2021-11-23 复旦大学 能量存储电容器及其制备方法
KR20230055288A (ko) * 2021-10-18 2023-04-25 삼성전자주식회사 커패시터 소자 및 이를 포함하는 반도체 소자
CN117222306A (zh) * 2022-05-30 2023-12-12 华为技术有限公司 铁电单元、三维铁电结构和铁电存储器

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007088147A (ja) * 2005-09-21 2007-04-05 Toshiba Corp 半導体装置およびその製造方法
KR20140004855A (ko) 2012-07-03 2014-01-14 서울대학교산학협력단 음의 커패시턴스를 가지는 강유전체를 이용한 커패시터 소자
US9978868B2 (en) 2015-11-16 2018-05-22 Taiwan Semiconductor Manufacturing Co., Ltd. Negative capacitance field effect transistor with charged dielectric material
DE102015015854B4 (de) * 2015-12-03 2021-01-28 Namlab Ggmbh Integrierte Schaltung mit einer ferroelektrischen Speicherzelle und Verwendung der integrierten Schaltung
US20170345831A1 (en) * 2016-05-25 2017-11-30 Micron Technology, Inc. Ferroelectric Devices and Methods of Forming Ferroelectric Devices
KR20180097378A (ko) * 2017-02-23 2018-08-31 에스케이하이닉스 주식회사 강유전성 메모리 장치 및 그 제조 방법
KR20180106662A (ko) * 2017-03-21 2018-10-01 에스케이하이닉스 주식회사 강유전성 메모리 소자
KR20180111303A (ko) * 2017-03-31 2018-10-11 에스케이하이닉스 주식회사 강유전성 메모리 장치 및 그 제조 방법
KR102466330B1 (ko) * 2017-04-26 2022-11-15 삼성전자주식회사 커패시터 및 그 제조 방법

Also Published As

Publication number Publication date
CN111384175B (zh) 2024-03-05
US20200212168A1 (en) 2020-07-02
US10854707B2 (en) 2020-12-01
KR20200084469A (ko) 2020-07-13
CN111384175A (zh) 2020-07-07

Similar Documents

Publication Publication Date Title
KR102620866B1 (ko) 강유전층 및 비-강유전층을 포함하는 유전층 구조물을 구비하는 반도체 소자
KR102527568B1 (ko) 강유전성 반도체 소자
KR101973248B1 (ko) 극성, 비대칭성, 및 비-중심-대칭성 강유전성 물질들, 그러한 물질들을 포함하는 메모리 셀들, 및 관련 디바이스들 및 방법들
US9917081B2 (en) Semiconductor device including finFET and fin varactor
KR102476806B1 (ko) 강유전체막을 포함하는 반도체 메모리 장치
CN102947917B (zh) 通过加工引发的单轴向应变控制介电薄膜内的铁电性
KR20180106660A (ko) 비휘발성 메모리 장치
DE102009011876A1 (de) Halbleitereinrichtung
TWI789636B (zh) 縱向氮化物半導體電晶體裝置
US11502176B2 (en) Semiconductor device with ferroelectric aluminum nitride
KR20070087212A (ko) 반도체 디바이스 및 그 제조 방법
US20220285497A1 (en) Transistor, ternary inverter comprising same, and transistor manufacturing method
US20220367665A1 (en) Method for forming semiconductor structure
CN110754002B (zh) 高电子迁移率晶体管
KR20200130770A (ko) 강유전성 반도체 소자
TWI528425B (zh) 氮基半導體裝置與其之製造方法
KR102534764B1 (ko) 다층 게이트 절연막내의 반 강유전 커플된 분극현상을 사용한 터널링 전계 효과 트랜지스터
KR20210119199A (ko) 전자 소자 및 그 제조방법
KR20210047592A (ko) 전자 소자 및 그 제조방법
KR102336608B1 (ko) 트랜지스터, 이를 포함하는 삼진 인버터, 및 트랜지스터의 제조 방법
US20240113222A1 (en) Threshold voltage modulation for thin film transistors
US20230207659A1 (en) Ferroelectric structure and semiconductor device including the same
US20230275139A1 (en) Semiconductor device and method of manufacturing the same
WO2020062275A1 (zh) 栅控二极管及芯片
JP2021128990A (ja) スイッチング素子

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right