KR20140004855A - 음의 커패시턴스를 가지는 강유전체를 이용한 커패시터 소자 - Google Patents

음의 커패시턴스를 가지는 강유전체를 이용한 커패시터 소자 Download PDF

Info

Publication number
KR20140004855A
KR20140004855A KR1020120072047A KR20120072047A KR20140004855A KR 20140004855 A KR20140004855 A KR 20140004855A KR 1020120072047 A KR1020120072047 A KR 1020120072047A KR 20120072047 A KR20120072047 A KR 20120072047A KR 20140004855 A KR20140004855 A KR 20140004855A
Authority
KR
South Korea
Prior art keywords
ferroelectric
dielectric layer
capacitance
dielectric
negative capacitance
Prior art date
Application number
KR1020120072047A
Other languages
English (en)
Inventor
황철성
박민혁
김유진
Original Assignee
서울대학교산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 서울대학교산학협력단 filed Critical 서울대학교산학협력단
Priority to KR1020120072047A priority Critical patent/KR20140004855A/ko
Publication of KR20140004855A publication Critical patent/KR20140004855A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/55—Capacitors with a dielectric comprising a perovskite structure material
    • H01L28/56—Capacitors with a dielectric comprising a perovskite structure material the dielectric comprising two or more layers, e.g. comprising buffer layers, seed layers, gradient layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02181—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing hafnium, e.g. HfO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02197—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides the material having a perovskite structure, e.g. BaTiO3

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Memories (AREA)

Abstract

본 실시예에 따른 커패시터 소자는 기판; 상기 기판 상에 배치되며 양의 커패시턴스를 가지는 제 1 유전체 층; 상기 제 1 유전체 층 상부 또는 상기 기판과 상기 제 1 유전체 층 사이에 배치되며 음의 커패시턴스를 가지는 제 2 유전체 층을 포함하여 커패시터 소자의 전체 커패시터가 각각 유전체 층의 커패시턴스보다 크도록 할 수 있다. 이때 음의 커패시턴스는 강유전체 층이 나타내게 되며, 강유전체층의 음의 커패시턴스를 동작 온도 영역에서 안정화 시키기 위하여 상유전체 물질과 혼합한 조성을 사용한다.

Description

음의 커패시턴스를 가지는 강유전체를 이용한 커패시터 소자{Capacitive devices using negative capacitance of ferroelectric materials}
본 발명은 상유전체와 음의 커패시턴스를 가지는 강유전체를 이용한 커패시터 소자에 관한 것이다.
최근, 기존의 일방형 커뮤니케이션 매체 대신 쌍방형 커뮤니케이션 매체가 증가하고 불특정 다수인들이 컨텐츠를 제작할 수 있는 기술적 여건이 형성되면서 생산되는 정보의 양은 기하급수적으로 증가하고 있다. 이와 같은 상황에서 정보를 저장하는 기술인 메모리 분야의 수요 또한 기하급수적으로 증가하고 있다. 이 때문에 디램(dynamic random access memory)이나 플레시(Flash) 같은 메모리는 점점 단위 셀의 사이즈를 줄이는 방향으로 공정이 개발되고 있다. 이런 상황에서 디램의 커패시터(capacitor)의 경우에는 단위 셀의 크기가 작아질수록 저장되는 전하량이 감소하는 문제가 생기기 때문에 수직방향으로 높이를 늘리면서 면적을 늘리기 위한 방향으로 그 동안 연구가 진행되어 왔다. 그 외에도 전하량 감소 문제를 해결하기 위하여 커패시터의 유전체층의 유전율을 높이는 방법이 있다. 고유전율을 가지는 물질의 경우에도 유전율의 한계가 있기 때문에 계속되는 메모리 사이즈의 스케일링에 한계가 생기게 된다. 따라서 커패시터의 유전체층의 유전율을 높이는 기술에 대한 연구가 진행되고 있다.
또한, 최근의 전자기기의 집적화와 초소형화로 실장밀도를 높이기 위해 부품의 소형화가 필요하다. 이에 따라 보통의 원판형 등을 대체하는 적층형의 적층 세라믹 커패시터(Multy Layer Ceramic capacitor, MLCC)가 개발되었다. 적층 세라믹 커패시터에서도 저장되는 전하량을 높이는 것이 중요하기 때문에 면적을 늘리기 위한 방법으로 적층된 층수를 늘리는 방법이 사용되고 있다. 다만, 이 같은 경우 층수가 늘어날수록 공정이 어렵고 경제성이 떨어지기 때문에 고유전율을 가지는 물질이 필요하다.
또한, 두 개 이상의 커패시터(capacitor)를 직렬로 연결하는 경우 전체 커패시턴스(capacitance)는 식 1에 따라서 각각의 개별 커패시터의 커패시턴스 보다 감소하게 된다.
식 1
Figure pat00001
본 발명의 실시예는 음의 커패시턴스를 가지는 강유전체를 포함한 다층막을 이용한 커패시터를 제공한다.
본 발명의 또 다른 실시예는 음의 커패시턴스를 가지는 유전체 층을 포함하는 커패시터를 포함한 디바이스를 제공한다.
본 실시예에 따른 커패시터 소자는 기판; 상기 기판 상에 배치되며 양의 커패시턴스를 가지는 제 1 유전체 층; 상기 제 1 유전체 층 상부 또는 상기 기판과 상기 제 1 유전체 층 사이에 배치되며 음의 커패시턴스를 가지는 제 2 유전체 층을 포함할 수 있다.
본 실시예에 따른 커패시터 소자는 제 2 유전체 층이 강유전체와 상유전체가 고용체를 이루어 음의 커패시턴스를 가지거나, 제 2 유전체 층이 산화물 베이스에 양이온을 가지는 산화물이 도핑되어 음의 커패시턴스를 가질 수 있다.
커패시터가 음의 커패시턴스를 가지는 경우 이 커패시터와 양의 커패시턴스를 가지는 커패시터를 직렬 연결하는 경우 전체 커패시턴스를 증가시킬 수 있어 커패시터를 포함하는 디바이스의 효율을 증가시킬 수 있다.
도 1a는 일반적인 강유전체 물질의 단일 도메인 상태에서의 자유에너지-분극 곡선을 나타낸다.
도 1b는 일반적인 상유전체 물질의 자유에너지-분극 곡선을 나타낸다.
도 2a는 일반적인 강유전체 물질에서 단일 도메인 상태에서의 분극-전계 곡선을 나타낸다.
도 2b는 일반적인 상유전체 물질에서 분극-전계 곡선을 나타낸다.
도 3a는 강유전체 물질과 상유전체 물질을 적층하는 경우 자유에너지-분극 곡선을 나타낸다.
도 3b는 강유전체 물질과 상유전체 물질을 적층하는 경우 분극-전계 곡선을 나타낸다.
도 3c는 강유전체 물질과 상유전체 물질을 적층하는 경우 유전상수-분극 곡선을 나타낸다.
도 4은 단일 도메인일 때와 다중 도메인 구조에서의 강유전체 물질의 에너지-분극 곡선을 나타낸다.
도 5는 강유전체 물질 중 하나인 BaTiO3 이 동작하는 온도에 따른 자유에너지-분극 곡선을 나타낸다.
도 6는 강유전체 물질과 상유전체 물질이 고용체를 형성하는 경우 그 혼합 비율에 따른 자유에너지-분극 곡선을 나타낸다.
도 7은 커패시터의 구조를 간단히 나타낸 단면도이다.
도 8은 전계 효과 트랜지스터의 구조를 간단히 나타낸 단면도이다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 상세히 설명하기로 한다.
본 발명의 실시예들은 당해 기술 분야에서 통상의 지식을 가진 자에게 본 발명을 더욱 완전하게 설명하기 위하여 제공되는 것이며, 하기 실시예는 여러 가지 다른 형태로 변형될 수 있으며, 본 발명의 범위가 하기 실시예에 한정되는 것은 아니다. 오히려, 이들 실시예는 본 개시를 더욱 충실하고 완전하게 하고, 당업자에게 본 발명의 사상을 완전하게 전달하기 위하여 제공되는 것이다.
도면에서 동일 부호는 동일한 요소를 지칭한다. 또한, 본 명세서에서 사용된 바와 같이, 용어 "및/또는"은 해당 열거된 항목 중 어느 하나 및 하나 이상의 모든 조합을 포함한다.
본 명세서에서 사용된 용어는 실시예를 설명하기 위하여 사용되며, 본 발명의 범위를 제한하기 위한 것이 아니다. 또한, 본 명세서에서 단수로 기재되어 있다 하더라도, 문맥상 단수를 분명히 지적하는 것이 아니라면, 복수의 형태를 포함할 수 있다. 또한, 본 명세서에서 사용되는 "포함한다(comprise)" 및/또는 "포함하는(comprising)"이란 용어는 언급한 형상들, 숫자, 단계, 동작, 부재, 요소 및/또는 이들 그룹의 존재를 특정하는 것이며, 다른 형상, 숫자, 동작, 부재, 요소 및/또는 그룹들의 존재 또는 부가를 배제하는 것이 아니다.
본 명세서에서 기판 또는 다른 층 "상에(on)" 형성된 층에 대한 언급은 상기 기판 또는 다른 층의 바로 위에 형성된 층을 지칭하거나, 상기 기판 또는 다른 층 상에 형성된 중간 층 또는 중간 층들 상에 형성된 층을 지칭할 수도 있다. 또한, 당해 기술 분야에서 숙련된 자들에게 있어서, 다른 형상에 "인접하여(adjacent)" 배치된 구조 또는 형상은 상기 인접하는 형상에 중첩되거나 하부에 배치되는 부분을 가질 수도 있다.
본 명세서에서, "아래로(below)", "위로(above)", "상부의(upper)", "하부의(lower)", "수평의(horizontal)" 또는 "수직의(vertical)"와 같은 상대적 용어들은, 도면들 상에 도시된 바와 같이, 일 구성 부재, 층 또는 영역들이 다른 구성 부재, 층 또는 영역과 갖는 관계를 기술하기 위하여 사용될 수 있다. 이들 용어들은 도면들에 표시된 방향뿐만 아니라 소자의 다른 방향들도 포괄하는 것임을 이해하여야 한다.
이하에서, 본 발명의 실시예들은 본 발명의 이상적인 실시예들(및 중간 구조들)을 개략적으로 도시하는 단면도들을 참조하여 설명될 것이다. 이들 도면들에 있어서, 예를 들면, 부재들의 크기와 형상은 설명의 편의와 명확성을 위하여 과장될 수 있으며, 실제 구현시, 도시된 형상의 변형들이 예상될 수 있다. 따라서, 본 발명의 실시예는 본 명세서에 도시된 영역의 특정 형상에 제한된 것으로 해석되어서는 아니 된다. 또한, 도면의 부재들의 참조 부호는 도면 전체에 걸쳐 동일한 부재를 지칭한다.
본 명세서에서, "기판"이라는 용어는 실리콘, 실리콘-온-절연체(SOI) 또는 실리콘-온-사파이어(SOS)과 같은 기저 구조체 또는 반도체가 아닌 다른 기저 구조체 상에 형성된 반도체 층, 도핑되거나 도핑되지 않은 반도체층 및 변형된 반도체 층을 지칭한다. 또한, 상기 기저 구조체 및 반도체란 용어는 실리콘계 재료에 한정되지 않으며, 탄소, 폴리머, 또는 실리콘-게르마늄, 게르마늄 및 갈륨-비소계 화합물 재료와 같은 Ⅲ-Ⅴ족 반도체 재료, Ⅱ-Ⅵ족 반도체 재료 또는 혼합 반도체 재료를 집합적으로 지칭한다.
도 1a는 일반적인 강유전체 물질의 자유에너지-분극 곡선을 나타내고, 도 1b는 일반적인 상유전체 물질의 자유에너지-분극 곡선을 나타낸다. 도 1a 및 도 1b에서 U는 자유에너지, P는 분극을 나타낸다. 도 1a 및 도 1b를 참조하면, 강유전체는 전계가 없는 경우 두가지의 안정한 분극 상태를 가질 수 있고, 상유전체는 분극이 0일 때 자유에너지가 최소가 되어 한가지의 안정한 분극 상태를 가질 수 있다. 강유전체는 전계가 인가 될 때 강유전체 내부의 자유 에너지 곡선이 다음과 같은 식으로 표현된다.
식 2
Figure pat00002

강유전체는 전계가 없는 상태에서 2개의 자발분극을 가질 수 있다. 강유전체는 강유전체의 에너지 곡선의 관계식에서(식 2) 2차항의 계수 α가 음수이기 때문에 두 개의 극소점을 가질 수 있다. α,β,γ는 란다우 포텐셜 계수(landau-devonshire potential coefficient) 이다. α는 다음과 같은 관계식으로 표현될 수 있다.
식 3
Figure pat00003

여기서, α0 는 강유전체 물질의 물질 상수이며, T 는 온도, Tc 는 강유전체가 상유전체로 전이되는 임계온도(Curie temperature)이다. α0 와 Tc 는 각각 강유전체 물질에 따라 다른 값을 가질 수 있다.
상기 식 2에서 에너지를 일계 도함수로 나타내면 강유전체의 분극과 전계의 상관관계를 얻을 수 있고, 이는 도 2a와 같이 나타낼 수 있다.
도 2a는 강유전체의 분극-전계 곡선을 나타내고, 도 2b는 상유전체의 분극-전계 곡선을 나타낸다. 도 2a 및 도 2b에서 E는 전계를 나타내고, P는 분극을 나타낸다. 도 2a 및 도 2b를 참조하면, 강유전체는 분극-전계 곡선을 그렸을 때 S자와 모양의 곡선을 가지고, 상유전체는 기울기가 양수인 직선을 가진다.
커패시턴스의 정의에 따르면, 커패시턴스는 같은 형상의 평행한 두개의 플레이트로 이루어진 커패시터에서 다음과 같이 식 4로 나타낼 수 있다.
식 4
Figure pat00004

여기서, C 는 커패시턴스, A 는 플레이트의 넓이, d 는 두 플레이트 사이의 거리, ε0는 진공에서의 유전율(8.854*10-12 F*m-1), εr는 유전상수이다.
즉, 유전상수를 위의 식과 같이 나타내면, dP/dE < 0 인 부분에서 음의 커패시턴스를 나타날 수 있다. 도 2a를 참조하면 dP/dE < 0 인 부분을 나타내었고, 이 부분에서 커패시터는 음의 커패시턴스를 가질 수 있다.
도 1a를 참조하면, dP/dE < 0 인 영역은 강유전체의 자유에너지 곡선에서 극대값을 가지는 영역이다. 이 영역에서 에너지상태가 매우 불안정하여 상온에서 이러한 분극 상태를 유지하기 어려울 수 있다. dP/dE < 0 인 영역은 자유에너지-분극 곡선에서 에너지가 높은 상태이고, 이 경우 자유에너지가 작은 쪽으로 이동하려고 할 수 있어, dP/dE < 0 의 상태를 유지하기 어려울 수 있다.
도 3a는 강유전체와 상유전체를 적층하는 경우 자유에너지-분극 곡선을 나타내고, 도 3b는 강유전체와 상유전체를 적층하는 경우 전계-분극 곡선을 나타내며, 도 3c는 강유전체와 상유전체를 적층하는 경우 유전상수-분극 곡선을 나타낸 것이다. 여기서 DE는 상유전체를 의미하고, FE는 강유전체를 의미한다.
도 3a를 참조하면, 강유전체는 자유에너지-분극 곡선에서 극대값과 극소값을 가지고, 상유전체는 자유에너지-분극 곡선에서 분극이 0인 지점에서 극소값만을 가질 수 있다. 강유전체와 상유전체가 적층되는 경우 전체 자유에너지 곡선은 연속방정식에 의해 두 층의 분극이 같아질 수 있다. 강유전체 층에서 음의 커패시턴스를 가지는 분극영역은 강유전체와 상유전체를 적층함에 따라 상유전체에 의해서 안정화 되고, 이에 따라 강유전체의 음의 커패시턴스 구동이 가능하게 된다. 전체 커패시턴스는 식 1에 따라서 둘 다 양의 커패시턴스를 가지는 유전체의 적층 구조의 경우 작아진다. 그러나 음의 커패시턴스를 갖는 강유전체 물질과 양의 커패시터를 갖는 상유전체 물질을 직렬로 연결하는 경우, 전체 커패시턴스는 양의 커패시턴스만을 직렬로 연결한 것보다 큰 커패시턴스를 가질 수 있다.
도 3b를 참조하면, 강유전체와 상유전체를 적층하는 경우 표시된 영역의 분극 상태를 유지할 때 음의 커패시턴스를 가질 수 있다. 도 3c는 도 3b의 전계-분극 곡선을 미분한 그래프이다. 이 경우 역시 표시된 영역의 분극 상태를 유지하는 경우 안정한 상태로 유지되며 음의 커패시턴스를 가짐을 확인할 수 있다.
도 4는 강유전체가 단일 도메인을 가질 때와, 다중 도메인 구조를 형성하는 경우를 나타낸 것이다. 주황색 선은 강유전체가 단일 도메인을 가질 때의 자유에너지-분극 곡선이고, 빨간 점선은 강유전체가 다중 도메인 구조를 가질 때의 자유에너지-분극 곡선이다.
도 4를 참조하면, 강유전체는 단일 도메인 구조를 가질 때는 그림과 같이 분극이 0 이 될 때 자유에너지의 극대값을 가질 수 있지만, 다중 도메인 구조를 가질 때는 극대값을 가지지 않음을 알 수 있다. 이는 다중 도메인 구조를 가지는 경우에는 전체적인 분극의 합은 0이라고 할지라도, 분극의 합이 0일 때 자유에너지가 극대값을 가지게 되면 그 상태가 매우 불안정하므로, 도메인 구조의 적절한 배열로 자유에너지 값은 최저점을 유지할 수 있다. 따라서 다중 도메인 구조가 아닌 단일 도메인을 유지하여야 dP/dE < 0 가 되는 구간을 가질 수 있다.
강유전체는 분극 스위칭이 일어나기 때문에 일반적으로 다중 도메인 구조(poly-domain)를 형성할 수 있다. 강유전체는 다중 도메인 구조가 형성되는 경우 반대의 극성을 가지는 다중 도메인 구조로 존재하는 것이어서 에너지 측면에서 더 안정할 수 있다. 다중 도메인 구조가 형성되는 경우 일반적인 양의 커패시턴스를 가질 수 있다. 따라서, 다중 도메인 구조의 형성을 억제하고, 단일 도메인 형태로 유지할 수 있는 경우에만 음의 커패시턴스를 가질 수 있다.
다중 도메인 구조를 억제하고 단일 도메인을 유지시키는 방법으로 몇 가지 방법이 있다.
강유전체는 위의 식 3에 따라서, 온도가 임계온도 값에 가까이 갈수록 α 의 절대값이 작아짐을 알 수 있다. 도 5는 BaTiO3의 동작온도에 따른 자유에너지-분극 곡선을 나타낸 것이다. 도 5를 참조하면 동작온도가 BaTiO3의 임계온도에 가까워짐에 따라서 분극이 0일 때 자유에너지의 극대값과 자유에너지의 극소값의 차이가 거의 없어져서 자유에너지가 극대값을 갖도록 유지될 수 있다. 이렇듯 자유에너지의 극대값과 극소값의 차이가 크지 않는 경우에 강유전체는 음의 커패시턴스를 가질 수 있다. 그러나 이와 같이 소자의 동작 온도를 올려 강유전체의 임계온도 (Curie 온도) 근처에서 동작시키는 방법은 일반적인 반도체 소자의 동작 온도가 상온(100℃ 이하)인 것을 고려하면 적합하지 않은 방법이다.
상기 BaTiO3의 경우는 하나의 실시예일뿐이며 이에 한정하지 않는다. 이뿐 아니라 강유전체 물질은 상유전체 물질로 전이되는 임계온도를 가지기 때문에, 임계온도보다 작으면서 임계온도에 가까운 온도로 작동하면 음의 커패시턴스를 가질 수 있다. 임계온도보다 커지는 경우에는 상유전체로 전이되기 때문에 강유전체의 특성을 가지지 않을 수 있다.
강유전체의 두께가 감소하는 경우에도 임계 두께가 되면 강유전체에서 상유전체로의 전이가 일어날 수 있다. 임계 두께 부근의 두께에서 분극이 0일 때 자유에너지의 극대값과 자유에너지의 극소값의 차이가 거의 없어져서 자유에너지가 극대값을 갖도록 유지될 수 있다. 이렇듯 자유에너지의 극대값과 극소값의 차이가 크지 않는 경우에 강유전체는 음의 커패시턴스를 가지는 효과가 나타날 수 있다. 그러나 강유전체가 이와 같은 임계 두께 현상에 의해 음의 커패시턴스를 가지려면 그 두께가 불과 수 nm 이하가 되어야 하고, 이런 경우 박막의 누설 전류가 과도 하게 되어 실제로 메모리 소자에는 사용 할 수 없다.
따라서 본 발명에서는 다음과 같이 강유전체 박막의 조성을 조절하여 자유에너지 극대값과 극소값의 차이를 최소화하여 음의 커패시턴스를 얻는 방법을 창안 한다.
도 6은 BaTiO3 와 SrTiO3가 고용체(이하 BST라고 한다.)를 이루는 경우 SrTiO3가 들어가는 비율에 따른 자유에너지-분극 곡선을 나타낸 것이다. BaTiO3 와 SrTiO3가 고용체를 이루는 경우는 하나의 실시예에 불과하고 이에 한정되지 않는다.
BaTiO3 와 SrTiO3는 서로 격자상수가 같은 결정 구조를 가지기 때문에 BaTiO3에 SrTiO3가 들어가서 Ba 자리에 Sr이 채울 수 있다. 이 경우 BaTiO3 는 강유전체 물질이고 SrTiO3는 상유전체 물질이므로 SrTiO3의 함유 비율에 따라서 강유전체가 상유전체로 전이할 수 있다. BaTiO3에서 Ba가 SrTiO3의 Sr로 대체되면서 강유전체에서 상유전체로 전이할 수 있다. 강유전체가 상유전체로 전이하기 직전에 자유에너지의 극대값과 자유에너지의 극소값의 차이가 거의 없어져서 강유전체가 단일 도메인 구조를 유지하도록 할 수 있다. 이렇듯 자유에너지의 극대값과 극소값의 차이가 크지 않는 경우에 강유전체는 음의 커패시턴스를 가지는 효과가 나타날 수 있다.
상기 BST는 하나의 실시예에 불과하고 이에 한정하지 않는다. BST 뿐만 아니라 강유전체와 상유전체 물질이 고용체를 이루는 경우 상술한 것처럼 음의 커패시턴스를 가지는 효과를 나타낼 수 있다.
강유전체 물질과 상유전체 물질이 페로브스카이트(Perovskite) 결정 구조를 가질 때 강유전체에서 상유전체로의 전이가 용이하게 일어날 수 있으나 이에 한정하지 않는다. 페로브스카이트 결정 구조는 ABO3 구조를 가질 수 있다. 상기 ABO3에서 A는 +2가 물질이 포함될 수 있고, B는 +4가 물질이 포함될 수 있다. 페로브스카이트 결정 구조를 가지는 물질로 BaTiO3, (Ba,Sr)TiO3, Pb(Zr,Ti)O3, Lithium-niobate(LiNbO3), Manganites(YmnO3,ErMnO3) 등이 있으나 이에 한정하지 않는다.
강유전체 물질과 상유전체 물질이 비슷한 결정 구조를 가지는 경우에, 두 물질의 조성에 따라서 강유전체에서 상유전체로 전이할 수 있다. 하프늄 옥사이드(HfO2) 베이스에 양이온을 갖는 산화물이 도핑(doping)되는 경우, 그 양이온을 갖는 산화물의 도핑농도에 따라서 강유전체에서 상유전체로 전이될 수 있다. 양이온을 갖는 산화물은 +4가의 양이온일 수 있다. +4가의 양이온은 ZrO2 또는 SiO2, Al2O3 일 수 있으나 이에 한정되지 않는다. 양이온을 갖는 산화물이 도핑되는 물질은 HfO2에 한정되지 않는다.
상기의 방법을 통해서 다중 도메인 구조의 형성을 억제하고, 단일 도메인을 유지하는 강유전체를 상유전체에 적층하는 경우 강유전체는 음의 커패시턴스를 가지고, 상유전체는 양의 커패시턴스를 가지기 때문에 직렬 연결된 전체 커패시턴스의 합은 상유전체의 커패시턴스보다 증가할 수 있다. 강유전체의 음의 커패시턴스의 절대값과 상유전체의 커패시턴스의 절대값이 비슷한 값을 가지는 경우 큰 커패시턴스를 얻을 수 있다.
도 7은 커패시터의 구조를 간단하게 도시한 단면도이다. 기판(100) 상에 제 1 유전체 층(120)이 형성되고, 제 1 유전체 층(120) 상에 제 2 유전체 층(140)이 형성되며, 제 2 유전체 층 상에 전극(200)이 형성될 수 있다. 기판(100)은 금속 물질이나 반도체 물질 등이 이용될 수 있다. 제 1 유전체 층(120) 또는 제 2 유전체 층(140)은 둘 중 하나가 음의 커패시턴스를 가지는 강유전체 물질로 구성되고, 다른 하나는 양의 커패시턴스를 가지는 상유전체 물질로 구성될 수 있다. 제 2 유전체 층 상에는 복수개의 유전체 층이 형성될 수 있다. 2개 이상 복수개의 유전체 층이 형성되는 경우 적어도 하나는 음의 커패시턴스를 가질 수 있고, 적어도 하나는 양의 커패시턴스를 가질 수 있다. 적어도 하나 이상이 각각 음의 커패시턴스를 갖고, 다른 하나 이상이 양의 커패시턴스를 가지는 경우 전체 커패시턴스의 합은 커질 수 있다.
도 7은 유전체 층을 간단하게 도시한 것으로 도시된 구조에 한정하지 아니하고, 상기 방법을 통해서 도메인 구조의 형성을 억제하고, 단일 도메인 구조를 유지하여 음의 커패시턴스를 가지는 강유전체와 양의 커패시턴스를 가지는 상유전체를 적절히 연결하여 전체 커패시턴스 값이 증가한 경우 모두에 적용될 수 있다.
도 8은 전계 효과 트랜지스터(Field effect transistor, 이하 FET 라 한다)의 구조를 간단하게 도시한 단면도이다. 기판(100)상에 소스(160)와 드레인(170), 채널(110)이 형성되고 게이트 유전막으로 제 1 유전 층(120)과 제 2 유전 층(140)으로 음의 커패시터를 가지는 유전막이 사용될 수 있다. 스페이서(150)는 채널(110) 영역을 한정하는 역할을 한다. 유전체 층은 음의 커패시턴스를 가지는 유전체 층을 만드는 경우 유전율을 크게 할 수 있어, 소스(160)에서 드레인(170)으로 흐르는 전류의 양을 크게 증가 시킬 수 있다.
유전체 층은 음의 커패시턴스를 가지도록 하기 위해서 강유전체 물질로 형성될 수 있다. 강유전체 물질은 Peroveskite(BaTiO3, (Ba,Sr)TiO3, Pb(Zr,Ti)O3, Lithium-niobate(LiNbO3), Manganites(YmnO3,ErMnO3), layer-structure oxides(Bi2WO6, SrBi2Nb2O9) Potassium dihdrogen phosphate(KH2Po4),organic ferroelectric (PVDF-TrFE) 그리고 Si, Al, Zr등이 도핑된 HfO2 타입의 물질로 형성될 수 있으나, 이에 한정되지 않는다. 유전체 층은 강유전체 물질과 상유전체 물질의 적층 구조로 형성될 수 있다. 이 때 상유전체 물질은 일반적인 선형 또는 비선형의 커패시턴스-전압의 거동을 보이는 모든 물질이 사용될 수 있다.
유전체 층은 강유전체의 임계온도 근처에서 동작할 수 있다. 강유전체는 임계온도 보다 높은 온도에서 동작하는 경우 강유전체의 특성을 잃고 상유전체로 전이할 수 있다. 강유전체는 그 물질의 임계온도 보다 낮으면서 임계온도 근처에서 동작하는 경우 도메인의 형성이 억제되어 음의 커패시턴스를 가질 수 있다. 강유전체의 임계온도는 당업자라면 충분히 알 수 있을 것이므로 구체적인 설명은 생략한다.
상술한 바와 같이, 본 발명의 바람직한 실시예들을 참조하여 설명하였지만 해당 기술분야의 숙련된 당업자라면 하기의 특허청구범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.
100 : 기판
110 : 채널
120 : 제 1 유전 층
140 : 제 2 유전 층
150 : 스페이서
160 : 소스
170 : 드레인
200 : 전극

Claims (12)

  1. 기판;
    상기 기판 상에 배치되며 양의 커패시턴스(capacitance)를 가지는 제 1 유전체 층;
    상기 제 1 유전체 층 상부 또는 상기 기판과 상기 제 1 유전체 층 사이에 배치되며 음의 커패시턴스를 가지는 제 2 유전체 층을 포함하는 커패시터 소자.
  2. 제 1 항에 있어서,
    상기 제 2 유전체 층은 강유전체와 상유전체가 고용체를 이루어 상온의 동작 온도에서 음의 커패시턴스를 가지는 커패시터 소자.
  3. 제 1 항에 있어서,
    상기 제 2 유전체 층은 격자상수가 같은 결정구조를 가지는 강유전체와 상유전체가 고용체를 이루어 음의 커패시턴스를 가지는 커패시터 소자.
  4. 제 1 항에 있어서,
    상기 제 2 유전체 층은 강유전체와 동일 또는 유사한 결정구조를 가지는 상유전체가 고용체를 이루어 음의 커패시턴스를 가지는 커패시터 소자.
  5. 제 1 항에 있어서,
    상기 제 2 유전체 층은 페로브스카이트(Perovskite) 결정구조를 가지는 강유전체와 페로브스카이트 결정구조를 가지는 상유전체가 고용체를 이루어 음의 커패시턴스를 가지는 커패시터 소자.
  6. 제 1 항에 있어서,
    상기 제 2 유전체 층은 강유전체 물질인 BaTiO3와 상유전체 물질인 SrTiO3이 고용체를 이루어 음의 커패시턴스를 가지는 커패시터 소자.
  7. 제 1 항에 있어서,
    상기 제 2 유전체 층은 산화물 베이스에 양이온을 가지는 산화물이 도핑(doping)되어 음의 커패시턴스를 가지는 커패시터 소자.
  8. 제 1 항에 있어서,
    상기 제 2 유전체 층은 하프늄 옥사이드(HfO2) 베이스에 양이온을 가지는 산화물이 도핑되어 음의 커패시턴스를 가지는 커패시터 소자.
  9. 제 1 항에 있어서,
    상기 제 2 유전체 층은 하프늄 옥사이드(HfO2) 베이스에 +4가의 양이온을 가지는 산화물이 도핑되어 음의 커패시턴스를 가지는 커패시터 소자.
  10. 제 1 항에 있어서,
    상기 제 2 유전체 층은 하프늄 옥사이드(HfO2) 베이스에 SiO2 또는 Al2O3 또는 ZrO2가 도핑되어 음의 커패시턴스를 가지는 커패시터 소자.
  11. 제 1 항 내지 제 10 항 중 어느 하나에 있어서,
    상기 제 2 유전체 층 상에 복수의 유전체 층들이 배치되는 것을 포함하는 커패시터 소자.
  12. 제 1 항에 있어서,
    전체 커패시턴스는 상기 제 1 유전체 층의 커패시턴스 또는 상기 제 2 유전체 층의 커패시턴스보다 큰 것을 포함하는 커패시터 소자.
KR1020120072047A 2012-07-03 2012-07-03 음의 커패시턴스를 가지는 강유전체를 이용한 커패시터 소자 KR20140004855A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020120072047A KR20140004855A (ko) 2012-07-03 2012-07-03 음의 커패시턴스를 가지는 강유전체를 이용한 커패시터 소자

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020120072047A KR20140004855A (ko) 2012-07-03 2012-07-03 음의 커패시턴스를 가지는 강유전체를 이용한 커패시터 소자

Publications (1)

Publication Number Publication Date
KR20140004855A true KR20140004855A (ko) 2014-01-14

Family

ID=50140586

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020120072047A KR20140004855A (ko) 2012-07-03 2012-07-03 음의 커패시턴스를 가지는 강유전체를 이용한 커패시터 소자

Country Status (1)

Country Link
KR (1) KR20140004855A (ko)

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2017156914A1 (zh) * 2016-03-17 2017-09-21 中国科学院微电子研究所 金属化叠层及包括其的半导体器件和电子设备
WO2019070451A1 (en) * 2017-10-03 2019-04-11 Qualcomm Incorporated MIM CAPACITOR CONTAINING NEGATIVE CAPACITY MATERIAL
US10276697B1 (en) 2017-10-27 2019-04-30 Taiwan Semiconductor Manufacturing Co., Ltd. Negative capacitance FET with improved reliability performance
KR20190049335A (ko) * 2017-10-30 2019-05-09 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 반도체 디바이스 및 그 제조 방법
KR20200008728A (ko) * 2018-07-17 2020-01-29 서강대학교산학협력단 저전압 구동 스위칭소자 및 이의 제조 방법
KR20200115693A (ko) * 2019-03-06 2020-10-08 삼성전자주식회사 반도체 장치
US10854707B2 (en) 2018-12-27 2020-12-01 SK Hynix Inc. Semiconductor device including dielectric structure having ferroelectric layer and non-ferroelectric layer
KR20210005333A (ko) * 2019-07-01 2021-01-14 삼성전자주식회사 반도체 소자 및 그 제조 방법
KR20210011510A (ko) * 2015-12-03 2021-02-01 마이크론 테크놀로지, 인크 강유전성 커패시터, 강유전성 전계 효과 트랜지스터, 및 전도성 재료와 강유전성 재료를 포함하는 전자 부품의 형성에 사용되는 방법
KR102260003B1 (ko) * 2019-12-02 2021-06-03 광주과학기술원 강탄성 유전 박막 구조체, 및 이를 이용한 전자 소자
US11908887B2 (en) 2020-10-29 2024-02-20 Samsung Electronics Co., Ltd. Capacitor and semiconductor device including the same
US11980023B2 (en) 2020-05-13 2024-05-07 Samsung Electronics Co., Ltd. Capacitor, method of controlling the same, and transistor including the same

Cited By (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11856790B2 (en) 2015-12-03 2023-12-26 Micron Technology, Inc. Ferroelectric capacitors
US11552086B2 (en) 2015-12-03 2023-01-10 Micron Technology, Inc. Ferroelectric capacitor, ferroelectric field effect transistor, and method used in forming an electronic component comprising conductive material and ferroelectric material
KR20210011510A (ko) * 2015-12-03 2021-02-01 마이크론 테크놀로지, 인크 강유전성 커패시터, 강유전성 전계 효과 트랜지스터, 및 전도성 재료와 강유전성 재료를 포함하는 전자 부품의 형성에 사용되는 방법
WO2017156914A1 (zh) * 2016-03-17 2017-09-21 中国科学院微电子研究所 金属化叠层及包括其的半导体器件和电子设备
US10566413B2 (en) 2017-10-03 2020-02-18 Qualcomm Incorporated MIM capacitor containing negative capacitance material
WO2019070451A1 (en) * 2017-10-03 2019-04-11 Qualcomm Incorporated MIM CAPACITOR CONTAINING NEGATIVE CAPACITY MATERIAL
CN111164750A (zh) * 2017-10-03 2020-05-15 高通股份有限公司 包含负电容材料的mim电容器
KR20190047572A (ko) * 2017-10-27 2019-05-08 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 개선된 신뢰성 성능을 갖는 네거티브 커패시턴스 fet
US10734472B2 (en) 2017-10-27 2020-08-04 Taiwan Semiconductor Manufacturing Co., Ltd. Negative capacitance FET with improved reliability performance
US10276697B1 (en) 2017-10-27 2019-04-30 Taiwan Semiconductor Manufacturing Co., Ltd. Negative capacitance FET with improved reliability performance
US11322577B2 (en) 2017-10-27 2022-05-03 Taiwan Semiconductor Manufacturing Co., Ltd. Negative capacitance FET with improved reliability performance
US10741678B2 (en) 2017-10-30 2020-08-11 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device and manufacturing method thereof
US10930769B2 (en) 2017-10-30 2021-02-23 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device and manufacturing method thereof
US11631755B2 (en) 2017-10-30 2023-04-18 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device and manufacturing method thereof
KR20190049335A (ko) * 2017-10-30 2019-05-09 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 반도체 디바이스 및 그 제조 방법
KR20200008728A (ko) * 2018-07-17 2020-01-29 서강대학교산학협력단 저전압 구동 스위칭소자 및 이의 제조 방법
US10854707B2 (en) 2018-12-27 2020-12-01 SK Hynix Inc. Semiconductor device including dielectric structure having ferroelectric layer and non-ferroelectric layer
KR20200115693A (ko) * 2019-03-06 2020-10-08 삼성전자주식회사 반도체 장치
US11728372B2 (en) 2019-03-06 2023-08-15 Samsung Electronics Co., Ltd. Semiconductor device
KR20210005333A (ko) * 2019-07-01 2021-01-14 삼성전자주식회사 반도체 소자 및 그 제조 방법
US11489041B2 (en) 2019-07-01 2022-11-01 Research & Business Foundation Sungkyunkwan University Semiconductor device and manufacturing method thereof
KR102260003B1 (ko) * 2019-12-02 2021-06-03 광주과학기술원 강탄성 유전 박막 구조체, 및 이를 이용한 전자 소자
US11980023B2 (en) 2020-05-13 2024-05-07 Samsung Electronics Co., Ltd. Capacitor, method of controlling the same, and transistor including the same
US11908887B2 (en) 2020-10-29 2024-02-20 Samsung Electronics Co., Ltd. Capacitor and semiconductor device including the same

Similar Documents

Publication Publication Date Title
KR20140004855A (ko) 음의 커패시턴스를 가지는 강유전체를 이용한 커패시터 소자
US11296228B2 (en) Doped polar layers and semiconductor device incorporating same
JP6783290B2 (ja) 有極性、カイラル、非中心対称性強誘電体材料、その材料を含むメモリセルおよび関連するデバイスと方法
CN111295735B (zh) 具有织构化铱底电极的基于氧化铪和氧化锆的铁电器件
TWI557866B (zh) 利用與ｃｍｏｓ相容之反鐵電高介電材料之複合電路元件及電容器
US8107218B2 (en) Capacitors
CN102132367A (zh) 电容器及其制造方法
Jung et al. A review on morphotropic phase boundary in fluorite-structure hafnia towards DRAM technology
US9871044B2 (en) Enhanced charge storage materials, related semiconductor memory cells and semiconductor devices, and related systems and methods
Sharma et al. Large energy storage density performance of epitaxial BCT/BZT heterostructures via interface engineering
KR100947064B1 (ko) 반도체 장치의 커패시터 및 이를 구비하는 메모리 장치
US20170117282A1 (en) DRAM Capacitors and Methods for Forming the Same
KR20000023760A (ko) 강유전체기억소자 및 그 제조방법
Xiong et al. Hydrogen-induced defects and degradation in oxide ferroelectrics
WO2008050271A2 (en) Ferroelectric varactor with improved tuning range
Park et al. Engineering strategies in emerging fluorite-structured ferroelectrics
KR20210138997A (ko) 커패시터, 커패시터 제어 방법, 및 이를 포함하는 트랜지스터
Chen et al. Lead-free Nb-based dielectric film capacitors for energy storage applications
JP2022114457A (ja) キャパシタ、及びそれを含む半導体装置
US20220293766A1 (en) Semiconducting Ferroelectric Device
Ravindran et al. Conditions for Domain-Free Negative Capacitance
CN114988470B (zh) 一种氧化铪基铁电薄膜、电容结构、晶体管及制备方法
TWI792658B (zh) 鐵電記憶體結構
US20220238633A1 (en) Thin film laminate structure, integrated device including the same, and method of manufacturing the thin film laminate structure
JP2007144686A (ja) 導電多層膜

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid