CN111295735B - 具有织构化铱底电极的基于氧化铪和氧化锆的铁电器件 - Google Patents

具有织构化铱底电极的基于氧化铪和氧化锆的铁电器件 Download PDF

Info

Publication number
CN111295735B
CN111295735B CN201880071004.5A CN201880071004A CN111295735B CN 111295735 B CN111295735 B CN 111295735B CN 201880071004 A CN201880071004 A CN 201880071004A CN 111295735 B CN111295735 B CN 111295735B
Authority
CN
China
Prior art keywords
metal electrode
electrode layer
dielectric layer
afe
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201880071004.5A
Other languages
English (en)
Other versions
CN111295735A (zh
Inventor
M·M·福兰克
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of CN111295735A publication Critical patent/CN111295735A/zh
Application granted granted Critical
Publication of CN111295735B publication Critical patent/CN111295735B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B53/00—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors
    • H10B53/30—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors characterised by the memory core region
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B53/00—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/55—Capacitors with a dielectric comprising a perovskite structure material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02181—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing hafnium, e.g. HfO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02189—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing zirconium, e.g. ZrO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02194—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing more than one metal element
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/022—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being a laminate, i.e. composed of sublayers, e.g. stacks of alternating high-k metal oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/0228—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition deposition by cyclic CVD, e.g. ALD, ALE, pulsed CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02282—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process liquid deposition, e.g. spin-coating, sol-gel techniques, spray coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/28568—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table the conductive layers comprising transition metals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/516—Insulating materials associated therewith with at least one ferroelectric layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7827—Vertical transistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Ceramic Engineering (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Semiconductor Memories (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

提供了一种形成铁电/反铁电(FE/AFE)介电层的方法。该方法包括：在衬底上形成金属电极层，其中该金属电极层具有暴露表面，该暴露表面具有至少80％的{111}晶面；以及在金属电极层的暴露表面上形成FE/AFE介电层，其中FE/AFE介电层是族4过渡金属氧化物。

Description

具有织构化铱底电极的基于氧化铪和氧化锆的铁电器件
技术领域
本发明总体上涉及在金属电极的指定晶面上形成铁电/反铁电(FE/AFE)层，并且更具体地涉及在铂或铱电极上由基于铪和锆FE/AFE层形成FE/AFE器件。
背景技术
铁电材料可以被用来形成具有可调谐电容的电容器，该可调谐电容基于表现出滞后回路的这样的材料的极化。铁电材料表现出自发的非零极化，其中这样的极化滞后可以提供存储器功能。
取决于材料的制备和加工，材料可以具有铁电或反铁电相。然而，多晶材料可以具有随机取向的材料晶粒，其在较宏观的尺度上产生较差的铁电和反铁电特性。铁电材料可以由电偶极子(来自材料中的离子和电子)的有序布置组成，其中相邻的偶极子以相同(平行)方向取向。反铁电材料可以由电偶极子(来自材料中的离子和电子)的有序布置组成，其中相邻的偶极子以交替相反(反平行)方向取向。
晶体管和电容器可以形成动态随机存取存储器(DRAM)单元(即，“1T-1C”器件)。DRAM数据存储基于电容器上的电荷的存在或缺乏。DRAM单元中的电容器上的电荷需要周期性地被刷新以维持数据存储。包括夹在两个电极之间的铁电电容材料的可调谐电容器可以代替DRAM单元中的具有线性电介质的典型电容器，以形成铁电RAM(FeRAM)“1T-1C”器件，包括电容器和电阻器。1T-1C FeRAM可以适用于大存储密度和小面积。
FeRAM通过将信息存储为铁电(FE)材料的极化状态而用作非易失性存储器。读取FeRAM存储器单元可以涉及改变电容器的铁电材料的极化以生成可以被检测和放大的电脉冲。FeRAM可以比典型的DRAM单元更长时间地维持数据存储状态(即，“1”或“0”)，其中仅当实际对单元进行读取或写入时才需要刷新FeRAM单元。
尽管具有合理可靠性和性能的FeRAM已经上市，但是需要具有更高密度/可缩放性和可靠性的FeRAM来降低成本并提高商业效用和速度。
因此，在本领域中需要解决上述问题。
发明内容
从第一方面看，本发明提供了一种形成铁电/反铁电(FE/AFE)介电层的方法，该方法包括：在衬底上形成金属电极层，其中金属电极层具有暴露表面，该暴露表面具有至少80％的{111}晶面；以及在金属电极层的暴露表面上形成FE/AFE介电层，其中该FE/AFE介电层是族4过渡金属氧化物。
从另一方面看，本发明提供了一种形成具有铁电/反铁电(FE/AFE)介电层的可变电容器的方法，该方法包括：在衬底上形成铂或铱金属电极层，其中该金属电极层具有暴露表面，该暴露表面具有至少80％的{111}晶面；在金属电极层的暴露表面上形成FE/AFE介电层，其中FE/AFE介电层是族4过渡金属氧化物；在FE/AFE介电层上形成第二金属电极层；以及图案化金属电极层、FE/AFE介电层和第二金属电极层以形成可变电容器，该可变电容器具有在约20nm至约100nm范围内的宽度。
从另一方面看，本发明提供了一种铁电/反铁电器件，包括：衬底上的铂或铱金属电极层，其中该金属电极层具有表面，该表面具有至少80％的{111}晶面；FE/AFE介电层，该FE/AFE介电层在金属电极层的暴露的表面上，其中FE/AFE介电层是族4过渡金属氧化物；FE/AFE介电层上的第二金属电极层；以及到金属电极层的第一电引线和到第二金属电极层的第二电引线。
根据本发明的实施例，提供了一种形成铁电/反铁电(FE/AFE)介电层的方法。该方法包括：在衬底上形成金属电极层，其中金属电极层具有暴露表面，该暴露表面具有至少80％的{111}晶面；以及在金属电极层的暴露表面上形成FE/AFE介电层，其中FE/AFE介电层是族4过渡金属氧化物。
根据本发明的另一实施例，提供了一种形成具有铁电/反铁电介电层的可变电容器的方法。该方法包括：在衬底上形成铂或铱金属电极层，其中该金属电极层具有暴露表面，该暴露表面具有大于80％的{111}晶面。该方法还包括：在金属电极层的暴露表面上形成FE/AFE介电层，其中该FE/AFE介电层是族4过渡金属氧化物。该方法还包括：在FE/AFE介电层上形成第二金属电极层，以及图案化金属电极层、FE/AFE介电层和第二金属电极层以形成可变电容器，该可变电容器具有在约20nm至约100nm范围内的宽度。
根据本发明的又一实施例，提供了一种铁电/反铁电器件。该铁电/反铁电器件包括衬底上的铂或铱金属电极层，其中金属电极层具有表面，该表面具有大于80％的{111}晶面。该器件还包括金属电极层的暴露表面上的FE/AFE介电层，其中FE/AFE介电层是族4过渡金属氧化物。该器件还包括FE/AFE介电层上的第二金属电极层。该器件还包括到金属电极层的第一电引线和到第二金属电极层的第二电引线。
从以下结合附图阅读的对本发明的说明性实施例的详细描述中，这些和其他特征和优点将变得显而易见。
附图说明
以下描述将参考以下附图提供优选实施例的细节，其中：
图1是示出了根据本发明的实施例的衬底上的金属电极层的截面侧视图；
图2是示出了根据本发明的实施例的金属电极层上的铁电/反铁电(FE/AFE)层的截面侧视图；
图3是示出了根据本发明实施例的铁电/反铁电层上的第二金属电极层的截面侧视图；
图4是示出了根据本发明的实施例的衬底上的第一金属电极层、铁电/反铁电层和第二金属电极层的图案化堆叠的截面侧视图；
图5是根据本发明的实施例的HfO2 FE/AFE介电层的正交晶-III晶体结构的图示；以及
图6是示出了根据本发明的实施例的FeRAM单元的电路图。
具体实施方式
本发明的实施例总体上涉及通过改变底层金属电极的结晶度和晶体取向来控制在沉积材料中所产生的铁电或反铁电相的程度。铁电材料的内部电偶极子耦合到材料晶格，因此晶格的变化将改变偶极子的布置。
本发明的实施例总体上涉及形成高度织构化(即，具有高百分比的以预定方向取向的晶粒)的金属电极、以及在该电极上的具有铁电和/或反铁电性质的高K金属氧化物电容层，其中该电极可以是高度取向的铱(Ir)或铂(Pt)。电极可以是<111>取向的铱(Ir)金属或<111>取向的铂(Pt)金属，并且高K金属氧化物电容层可以是具有铁电和/或反铁电性质的氧化铪(HfO)或氧化锆(ZrO)。金属电极晶体的取向可以影响高K金属氧化物电容层的晶体取向，其中例如在掺杂的HfO2中的铁电性伴随有结构相变。由于高K金属氧化物材料的极化滞后，用高K金属氧化物电容层形成的器件可以具有可逆的、双稳态的极化状态。
本发明的实施例总体上还涉及避免在锆钛酸铅(Pb(Zr，Ti)O3，(PZT))FE/AFE器件的形成中由于铅(Pb)的使用而引起的毒理学和环境问题。
本发明的实施例总体上涉及在衬底上由具有立方密堆积(CCP)结构的过渡金属和具有非中心对称晶相(例如，Ir/FE-HfO2/Ir、或Pt或Ir/AFE-ZrO2/Pt或Ir)的高K过渡金属氧化物形成微电容器(例如，金属-绝缘体-金属(MIM))。
本发明的实施例总体上涉及形成非易失性铁电存储器(例如，FeRAM)，其包括铂(Pt)或铱(Ir)层和FE/AFE氧化铪(HfO)、氧化锆(ZrO)或铪-锆氧化物(HfxZr1-xO2)。铁电膜可以响应于跨上电极和下电极被施加的电压而经历极化，该极化可以在电压被移除之后保留(即，具有非零剩余极化Pr)。在一些实施例中，电场可以通过晶相变化在FE/AFE介电层中诱导铁电性，其中FE/AFE介电层可以具有非极化状态和诱导极性状态，在非极化状态中材料晶相为中心对称，在诱导极性状态中材料晶相为非中心对称。从非极性到极性的变化可以是外部电场诱导的相变、或是功函数诱导的相变。
晶粒(晶体)取向的差(即，随机)分布(不好的纤维织构)可以产生宽分布的切换电压，在该切换电压处材料的电极化改变。晶粒的表面取向也可以被称为“纤维织构”。而晶粒取向的良好(即，对齐的)分布可以产生窄分布的切换电压，在该切换电压处材料的电极化改变。当平行于晶轴的电场等于最小矫顽电场Ecmin时，可以发生切换。
本发明可以被应用的示例性应用/用途包括但不限于：非易失性存储器器件(例如，闪存、片上非易失性存储器、RFID芯片)、神经形态处理器件(例如，模拟处理器)、低功率逻辑器件、可变电容器和能量存储电容器。
应当理解，将根据给定的说明性架构来描述本发明的各方面；然而，在本发明的各方面的范围内，可以改变其他架构、结构、衬底材料和工艺特征和步骤。
现在参考附图，其中相同的附图标记表示相同或相似的元件，首先参考图1，根据本发明的实施例，金属电极层被示出在衬底上。
在一个或多个实施例中，衬底110可以是半导体材料、晶片或绝缘体上半导体(SeOI)堆叠晶片。衬底110可以包括提供结构支撑的支撑层和可以形成器件的有源半导体层。绝缘层可以在有源半导体层和支撑层之间以形成绝缘体上半导体衬底(SeOI)(例如，绝缘体上硅衬底(SOI))。
衬底110可以是晶体半导体，例如IV或IV-IV半导体(例如，硅(Si)、碳化硅(SiC)、硅锗(SiGe)、锗(Ge))、III-V半导体(例如，砷化镓(GaAs)、磷化铟(InP)、锑化铟(InSb))、II-VI半导体(例如，碲化镉(CdTe)、碲化锌(ZnTe)、硫化锌(ZnS)、硒化锌(ZnSe))或IV-VI半导体(例如，硫化锡(SnS)、硒化铅(PbSb))。在各种实施例中，衬底110可以是单晶硅晶片。
衬底110也可以是陶瓷材料，例如，蓝宝石、氧化铝(Al2O3)、钛酸铝(AlTiO5)、氮化铝(AlN)和碳化硅(SiC)，或者是由铱(Ir)或铂(Pt)可润湿的金属。
在一个或多个实施例中，金属电极层120可以被形成于衬底上，其中金属电极层120可以是具有立方密堆积(CCP)结构(即，面心立方晶体结构)的过渡金属。
金属电极层120可以是铱(Ir)层、铂(Pt)层或其组合。金属电极层120可以通过物理气相沉积(PVD)工艺形成，例如溅射或蒸发。沉积的金属电极层120可以是单晶或多晶的。
在各种实施例中，多晶层可以具有约5nm至约100μm、或约10nm至约1μm、或约10nm至约100nm、或约6nm至约15nm、或约10nm至12nm范围内的晶粒尺寸，但也可考虑其他晶粒尺寸。沉积的金属电极层120的大部分晶粒可以具有垂直于衬底表面的<111>取向，其在金属电极层的暴露表面处产生占优势的{111}晶面。在各种实施例中，可以使晶粒的数目最小化，使得通过增加晶粒大小来使晶粒边界的数目最小化。单晶金属电极层120可以具有由一个晶粒形成的暴露的{111}晶面。
在各种实施例中，铂或铱金属电极层120可以在约250℃至约600℃的温度范围内被形成，或者在约300℃至约500℃的温度范围内被形成。铱(Ir)或铂(Pt)可以是金属铱(Ir)或铂(Pt)。
在各种实施例中，金属电极层120的暴露的顶表面125可以主要为{111}晶面，以用于形成后续形成的铁电/反铁电(FE/AFE)介电层。
在一个或多个实施例中，多晶金属电极层120的铱(Ir)或铂(Pt)颗粒可以被布置成具有≥80％但≤100％的使其{111}晶面形成金属电极层120的顶表面的晶粒(即，金属电极层120是高度织构化的)。在各种实施例中，多晶金属电极层120的大部分≥90％但≤100％的铱(Ir)或铂(Pt)晶粒可以被布置成使其{111}晶面形成金属电极层120的顶表面。在各种实施例中，金属电极层120可以是顶表面的100％具有{111}晶面的单晶。
在一个或多个实施例中，金属电极层120的暴露的顶表面125可以具有≥80％到100％，或者≥90％到100％的具有{111}晶面的顶表面。在各种实施例中，金属电极层120的暴露的顶表面125可以大于90％{111}晶面、或大于95％{111}晶面、或大于98％{111}晶面。
在一个或多个实施例中，金属电极层120可以具有在约10nm至约1μm的范围内、或在约10nm至约100nm、或约20nm至约50nm、或约50nm至约90nm的范围内的厚度，但可以设想其他厚度。
在一个或多个实施例中，二氧化钛(TiO2)层115可以被形成在衬底上，并且金属电极层120可以被形成在二氧化钛(TiO2)层115上。
在各种实施例中，金属电极层120可以被抛光(例如，通过化学机械抛光(CMP))为平坦且光滑的，其中表面可以具有<2nm RMS的粗糙度。
在一个或多个实施例中，金属电极层120不是氮化钛(TiN)。在各种实施例中，金属电极层120不包括掺杂元素，例如铝(Al)。
在一个或多个实施例中，金属电极层120可以在沉积之后被热处理，其中热处理可以在约25℃至约700℃、或约100℃至约700℃、或约200℃至约500℃、或约400℃至约700℃、或约25℃至约400℃的范围内。
图2是示出了根据本发明的实施例的金属电极层上的铁电/反铁电层的截面侧视图。
在一个或多个实施例中，铁电/反铁电(FE/AFE)介电层130可以被形成在金属电极层120的顶表面125上。FE/AFE介电层可以在金属电极层120上形成(111)取向，其中FE/AFE介电层130的晶体取向可以受形成金属电极层120的顶表面的底层高度织构化的{111}晶面影响以具有非中心对称(例如，正交的)晶体结构。
在各种实施例中，FE/AFE层130可以是选自族4过渡金属(即，钛(Ti)、锆(Zr)和铪(Hf))的高K过渡金属氧化物，其可以形成氧化物，例如，氧化铪(HfO)、氧化锆(ZrO)或铪-锆氧化物(HfxZr1-xO2)，其中x为约0.01至约0.99、或约0.1至约0.7、或约0.1至约0.5(例如，锆酸铪(HfZrO4))。FE/AFE层130可以是选自族4过渡金属(例如，HfO、ZrO)的二元高K过渡金属氧化物。FE/AFE介电层130可以是氧化铪(HfO)和氧化锆(ZrO)的多层，其中HfO和ZrO的层可以交替。FE/AFE介电层130可以具有极性、非中心对称相结构。
在各种实施例中，FE/AFE介电层130可以通过化学溶液沉积、PVD(例如，溅射)、原子层沉积(ALD)、等离子体增强原子层沉积(PEALD)、化学气相沉积(CVD)、等离子体增强化学气相沉积(PECVD)、金属有机化学气相沉积(MOCVD)、等离子体增强金属有机化学气相沉积(PEMOCVD)及其组合来形成。FE/AFE介电层130的晶体结构可能受金属电极层120的金属晶粒的取向的影响。金属电极层120的{111}晶面可以引起FE/AFE介电层130的<111>取向的晶体的形成。HfO2或ZrO2的多晶性质能够允许FE/AFE介电层130具有与金属电极层120的底层晶体结构对齐的多个晶体。
在一个或多个实施例中，FE/AFE介电层130可以具有在约2nm(纳米)至约2μm(微米)范围内、或在约100nm至约1μm范围内、或在约2nm至约10nm范围内、或在约5nm至约20nm范围内、或在约10nm至约50nm范围内的厚度，但可以设想其他厚度。通过化学溶液沉积可以形成厚于100nm的FE/AFE介电层形成。薄于100nm的FE/AFE介电层形成可以通过ALD或CVD形成。
在各种实施例中，氧化铪(HfO)或氧化锆(ZrO)FE/AFE介电层130可以是化学计量的(例如，二氧化铪(HfO2)或二氧化锆(ZrO2))。在各种实施例中，FE/AFE介电层130可以是难熔金属二氧化物(例如，二氧化铪(HfO2)或二氧化锆(ZrO2))。在各种实施例中，氧化铪(HfO)或氧化锆(ZrO)FE/AFE层130可以是非化学计量的。
在各种实施例中，FE/AFE介电层130可以包括铪和锆的组合(例如，HfxZr1-xO2)，其中Zr的浓度可以在约1％(x＝0.01)至约99％(x＝0.99)的范围内、或在约10％(x＝0.1)至约90％(x＝0.9)的范围内、或在约30％(x＝0.3)至约80％(x＝0.8)的范围内、或在约30％(x＝0.3)至约50％(x＝0.5)的范围内、或在约10％至约50％的范围内，但可以设想其他浓度。
在各种实施例中，FE/AFE介电层130的HfO晶体不是非极性的。在各种实施例中，FE/AFE介电层130的HfO晶体不具有单斜、四方晶或立方结构。
在一个或多个实施例中，FE/AFE介电层是具有极性非中心对称相结构的氧化锆(ZrO)。氧化锆(ZrO)可以具有从非极性相到强极性相的电场诱导的转变，其中非极性ZrO相可以是四方晶的(P42/nmc)，并且极性相可以是正交晶的(Pca21)。ZrO FE/AFE介电层130可以在约2MV/cm的电场强度处经历相变。ZrO FE/AFE介电层130可以是单极性的而不是双极性的，其中晶相之一是非极性的。
在高度织构化的金属电极层120上形成FE/AFE介电层130可以提高FE/AFE器件的性能，其中数目减少的随机取向的极化域(例如，晶粒)使器件的切换电压范围变窄，并且使具有取向的极化域的器件的数目或器件的面积百分比增加。切换电压的标准偏差与平均切换电压的比率(σV/Vmean)可以小于0.2(＜0.2)、或小于0.1(＜0.1)。σV/Vmean的曲线图可以具有对于切换电压Vs的小于100mV的半峰全宽(FWHM)。
在一个或多个实施例中，FE/AFE介电层130是具有极性非中心对称相结构的化学计量氧化铪(HfO2)，例如，HfO2的正交晶-III(正交-III)相结构(Pca21)。
在一个或多个实施例中，FE/AFE介电层130可以包括掺杂元素，例如，铝(Al)、硅(Si)、锗(Ge)、钇(Y)、钪(Sc)、钆(Gd)、锶(Sr)、镧(La)、铌(Nb)、钡(Ba)、铈(Ce)、钕(Nd)、钐(Sm)、铒(Er)、镱(Yb)或其组合。在一个或多个实施例中，FE/AFE介电层130可以包括碳(C)、氮(N)或其组合作为掺杂剂。掺杂剂可以是阳离子掺杂剂或阴离子掺杂剂。
在各种实施例中，FE/AFE介电层130可以包括在约0.2原子％(原子百分比)至约2原子％的范围内、或在约2原子％至约10原子％的范围内、或在约10原子％至约20原子％的范围内、或在约3原子％至约7原子％的范围内、或在约5原子％至约15原子％的范围内的掺杂剂。对于阳离子掺杂剂(例如，金属)，以原子％计的掺杂剂浓度可以是掺杂剂/([Hf或Zr]+掺杂剂)。对于阴离子掺杂剂(例如，碳或氮)，以原子％计的掺杂剂浓度可以是掺杂剂/(氧+掺杂剂)。掺杂剂可以改变高K金属氧化物FE/AFE介电层130的极化值。反铁电性质可以在比铁电性质更高的掺杂剂浓度处被发起。
在一个或多个实施例中，FE/AFE介电层不包括掺杂元素，例如，铝(Al)、硅(Si)、钆(Gd)、镁(Mg)或钇(Y)。
在一个或多个实施例中，FE/AFE介电层130不是钙钛矿材料，例如，FE/AFE介电层既不是锆钛酸铅(Pb(Zr，Ti)O3，(PZT))也不是锶铋钽氧化物(SrBi2Ta2O9)。在一个或多个实施例中，FE/AFE介电层130不是Bi4Ti3O12(BIT)、SrBi2Ta2O9(SBT)、SrBi2NbTaO9(SBTN)或SrBi4Ta4O15。
在一个或多个实施例中，FE/AFE介电层130可以在形成之后被热处理，其中热处理可以在约280℃至约1350℃、或约400℃至约1200℃、或约500℃至约1000℃、或约600℃至约900℃、或约700℃至约800℃、或约500℃至约700℃的范围内，在各种实施例中，对于x＝约0.5，HfxZr1-xO2的热处理可以在约280℃至约400℃的范围内。
图3是示出了根据本发明的实施例的铁电/反铁电层上的第二金属电极层的截面侧视图。
在一个或多个实施例中，第二金属电极层140可以被形成在FE/AFE层上，其中第二金属电极层140可以是铱(Ir)、铂(Pt)、铝(Al)或导电金属氮化物(例如，氮化钽(TaN)、氮化钛(TaN))。在各种实施例中，第二金属电极层140可以是铱(Ir)或铂(Pt)，但不是氮化钽或氮化钛。
在一个或多个实施例中，第二金属电极层140可以通过物理气相沉积(PVD)工艺被形成，例如，溅射或蒸发。沉积的第二金属电极层140可以是单晶或多晶的。沉积的第二金属电极层140可以具有与第一金属电极层120的晶粒尺寸相同范围的晶粒尺寸。
在各种实施例中，第二金属电极层140可以具有垂直于表面的<111>取向，使得{111}晶面与FE/AFE介电层130的顶表面接触。在各种实施例中，第二金属电极层140不具有垂直于表面的<111>取向。
图4是示出了根据本发明的实施例的衬底上的第一金属电极层、铁电/反铁电层和第二金属电极层的图案化堆叠的截面侧视图。
在一个或多个实施例中，二氧化钛(TiO2)层115、第一金属电极层120、FE/AFE介电层130和第二金属电极层140可以被掩模化和图案化以形成FE/AFE电容器堆叠，该FE/AFE电容器堆叠包括二氧化钛(TiO2)板116、第一金属电极板121、FE/AFE介电板131和第二金属电极板141。图案化的FE/AFE电容器叠层可以通过定向蚀刻(例如，物理辅助反应离子蚀刻(PARIE))来形成，其中图案化的FE/AFE电容器叠层可以作为前端制程(FEOL)工艺、后端制程(BEOL)工艺的一部分被形成、或在FEOL和BEOL工艺之间被形成，其中这些层可以与半导体层和用于包括晶体管(例如，MOSFET、FinFET、VT FinFET等)的其他器件的绝缘体层一起被形成、或在金属化期间被形成。
在各种实施例中，FE/AFE电容器的二氧化钛(TiO2)板116、第一金属电极板121、FE/AFE介电板131和第二金属电极板141可以具有在约10nm至约100μm、或约10nm至约1μm、或约20nm至约100nm、或约30nm至约70nm、或约30nm至约50nm范围内的宽度W1，其中垂直于宽度的长度可以是与宽度相同的尺寸或高达宽度的两倍(即，2X)。器件可以是正方形、矩形或圆形。在各种实施例中，第一金属电极板121、FE/AFE介电板131和/或第二金属电极板141的晶粒尺寸可以大于电容器的尺寸，使得第一金属电极板121、FE/AFE介电板131和/或第二金属电极板141是器件尺寸的单晶。电容器最小尺寸的限制可以由需要被检测的电荷量来确定。
在各种实施例中，二氧化钛(TiO2)板116和第一金属电极板121可以从FE/AFE介电板131和第二金属电极板141的侧边缘向外延伸，其中第一金属电极板121可以形成电容器的底电极，该底电极通过电引线150连接到晶体管。
在一个或多个实施例中，FE/AFE介质板131的切换电压与FE/AFE介质板131的厚度成比例。
在一个或多个实施例中，引起相变到铁电状态的电场可以在约100V/cm(0.01V/nm)至约2MV/cm(0.2V/nm)或约1MV/cm(0.1V/nm)至约2MV/cm(0.2V/nm)的范围内。
在一个或多个实施例中，第一金属电极板121与第二金属电极板141之间的功函数差可以创建跨FE/AFE介电板131的电场，以在FE/AFE介电板131上施加极化状态。
图5是根据本发明的实施例的HfO2 FE/AFE介电层的正交晶-III晶体结构的图示。
左侧的HfO2图像图示了具有第一极化的正交晶III晶体结构(Pca21或Pmn21空间群)的原子布置。右侧的HfO2图像图示了具有相反极化的正交晶III晶体结构的原子布置。可以看到氧原子在晶格中的位置发生了移位，而Hf原子保留在晶格的角和面心处。c轴是极化P方向。
自发极化可以由晶格中阴离子和阳离子的相对位移引起，使得电偶极子被自发地生成。离子可以占据两个稳态位置中的一个，并且可以通过施加外部电场在位置之间被移动。氧的位置的移位证明了负责铁电性质的偶极子的重新布置。
图6是示出了根据本发明的实施例的FeRAM单元的电路图。
在一个或多个实施例中，如本文所述，第一电引线610连接到第一金属电极层，并且第二电引线620连接到包括FE/AFE介电层的FE/AFE电容器630的第二金属电极。第一电引线610可以电连接到晶体管640，其中晶体管640可以是例如金属氧化物半导体场效应晶体管(MOSFET)、鳍式场效应晶体管(FinFET)或垂直传输场效应晶体管(VT FinFET)。晶体管640和FE/AFE电容器630可以电连接到字线、位线和其他线，如本领域所公知的，以形成存储器单元。
FeRAM单元可以被制造为平坦的电容器装置，其中FE/AFE电容器在隔离区(例如，浅沟槽隔离(STI)区)之上，或者被制造为堆叠电容器装置，其中FE/AFE电容器在晶体管的源极/漏极之上。
在各种实施例中，FE/AFE电容器630上的电荷可以通过直接隧穿而被测量/检测，其中FE/AFE介电层可以具有约2nm至约4nm范围内的厚度。FE/AFE电容器630的FE/AFE介电板131的阻抗可以变化，其中该阻抗可以由上(平行)极化域与下(反平行)极化域的面积比来确定。为了将数据写入FeRAM存储器单元，通过施加(+/-)电压脉冲来改变FE/AFE介电板131中的上/下极化域的面积比。
还应当理解，当诸如层、区或衬底的元件被称为在另一元件“上”或“之上”时，其可以直接在另一元件上，或者可以存在中间元件。相反，当元件被称为“直接在另一元件上”或“直接在另一元件之上”时，不存在中间元件。还将理解，当元件被称为“连接”或“耦合”到另一元件时，其可以直接连接或耦合到另一元件，或者可以存在中间元件。相反，当元件被称为“直接连接”或“直接耦合”到另一元件时，不存在中间元件。
本实施例可以包括集成电路芯片的设计，其可以以图形计算机编程语言被创建，并且被存储在计算机存储介质(诸如盘、磁带、物理硬盘驱动或诸如存储访问网络中的虚拟硬盘驱动)中。如果设计者不制造芯片或用于制造芯片的光刻掩模，则设计者可以通过物理方式(例如，通过提供存储设计的存储介质的副本)或电子地(例如，通过因特网)直接或间接地将所得到的设计传输到这样的实体。然后，所存储的设计被转换为用于制造光刻掩模的适当格式(例如，GDSII)，其典型地包括要在晶片上被形成的所讨论的芯片设计的多个副本。光刻掩模用于限定要被蚀刻或以其他方式被加工的晶片(和/或其上的各个层)的区域。
本文所述的方法可以用于集成电路芯片的制造。制造者可以以原始晶片形式(即，作为具有多个未封装芯片的单个晶片)、作为裸芯片或以封装的形式来分发所得到的集成电路芯片。在后一种情况下，芯片被安装在单个芯片封装(诸如塑料载体，其具有被固定到母板或其他更高级别载体的引线)中或多芯片封装(诸如陶瓷载体，其具有表面互连或掩埋互连中的一者或两者)中。在任何情况下，芯片然后与其他芯片、分立电路元件和/或其他信号处理设备集成，作为(a)诸如母板的中间产品或(b)最终产品的一部分。最终产品可以是包括集成电路芯片的任何产品，范围从玩具和其他低端应用到具有显示器、键盘或其他输入设备以及中央处理器的高级计算机产品。
还应当理解，将根据所列元素，例如SiGe来描述材料化合物。这些化合物包括化合物内不同比例的元素，例如，SiGe包括SixGe1-x，其中x小于或等于1，等等。此外，其他元素可以被包括在化合物中并且仍然根据本原理起作用。具有附加元素的化合物在本文中将被称为合金。
说明书中对“一个实施例”或“实施例”及其他变型的引用意味着结合该实施例描述的特定特征、结构、特性等被包括在至少一个实施例中。因此，在整个说明书中的各个地方出现的短语“在一个实施例中”或“在实施例中”以及任何其他变型的出现不一定都指相同的实施例。
应当理解，例如在“A/B”、“A和/或B”以及“A和B中的至少一个”的情况下，使用以下“/”、“和/或”以及“中的至少一个”中的任何一个旨在涵盖仅对第一列出的选项(A)的选择、或仅对第二列出的选项(B)的选择、或对两个选项(A和B)的选择。作为另一示例，在“A、B和/或C”和“A、B和C中的至少一个”的情况下，这样的措词旨在涵盖仅选择第一列出的选项(A)、或者仅选择第二列出的选项(B)、或者仅选择第三列出的选项(C)、或者仅选择第一和第二列出的选项(A和B)、或者仅选择第一和第三列出的选项(A和C)、或者仅选择第二和第三列出的选项(B和C)、或者选择所有三个选项(A和B和C)。这可以扩展到所列的许多项目，这对于本领域和相关领域的普通技术人员来说是显而易见的。
本文所使用的术语仅用于描述特定实施例的目的，并且不旨在限制示例实施例。如本文所使用的，单数形式“一”、“一个”和“该”旨在也包括复数形式，除非上下文另有明确指示。还将理解，术语“包括”、“包含”和/或“含有”在本文中被使用时指定所陈述的特征、整数、步骤、操作、元件和/或组件的存在，但不排除一个或多个其他特征、整数、步骤、操作、元件、组件和/或其群组的存在或附加。
为了便于描述，本文可以使用诸如“下面”、“下方”、“下部”、“上方”、“上部”等空间相对术语来描述一个元件或特征与另一元件或特征的关系，如附图中所示。应当理解，空间相对术语旨在涵盖除了附图中所示的取向之外的、器件在使用或操作中的不同取向。例如，如果附图中的器件翻转，则被描述为在其他元件或特征“下面”或“下方”的元件将被取向在其他元件或特征“上方”。因此，术语“下方”可以涵盖上方和下方的取向。该器件可以以其他方式被取向(旋转90度或处于其他取向)，并且可以相应地解释本文所使用的空间相对描述。此外，还将理解，当层被称为在两个层“之间”时，其可以是两个层之间的唯一层，或者也可以存在一个或多个中间层。
应当理解，尽管术语第一、第二等可以在本文中被用于描述各种元件，但是这些元件不应当受这些术语的限制。这些术语仅用于将一个元件与另一元件区分。因此，在不脱离本概念的范围的情况下，下面讨论的第一元件可以被称为第二元件。已经描述了器件的优选实施例和制造该器件的方法(其旨在说明而非限制)，注意，本领域技术人员根据上述教导可以进行修改和变化。因此，应当理解，可以在所公开的特定实施例中进行改变，这些改变在由所附权利要求概括的本发明的范围内。因此，已经用专利法所要求的细节和特定性描述了本发明的各方面，在所附权利要求中阐述了所要求保护的和期望由专利证书保护的内容。

Claims (16)

1.一种形成铁电/反铁电(FE/AFE)介电层的方法，所述方法包括：
在衬底上形成第一铱金属电极层，其中所述第一铱金属电极层具有暴露表面，所述暴露表面具有至少80％的{111}晶面；以及
直接在所述第一铱金属电极层的所述暴露表面上形成氧化铪(HfO)FE/AFE介电层，所述氧化铪(HfO)FE/AFE介电层具有正交晶III极性非中心对称相结构。
2.根据权利要求1所述的方法，其中所述第一铱金属电极层通过物理气相沉积(PVD)形成。
3.根据权利要求2所述的方法，其中所述氧化铪(HfO)FE/AFE介电层通过原子层沉积(ALD)或化学溶液沉积形成。
4.根据权利要求1所述的方法，其中所述氧化铪(HfO)FE/AFE介电层是化学计量的氧化铪(HfO2)。
5.根据权利要求1所述的方法，还包括在所述氧化铪(HfO)FE/AFE介电层上形成第二金属电极层，其中所述氧化铪(HfO)FE/AFE介电层具有的切换电压的标准偏差与平均切换电压(σV/Vmean)的比率大于0并且小于0.2。
6.根据权利要求1所述的方法，其中所述第一铱金属电极层在约250℃至约600℃范围内的温度下形成。
7.根据权利要求1所述的方法，其中所述第一铱金属电极层的所述暴露表面具有小于2nm RMS的粗糙度。
8.根据权利要求1所述的方法，其中所述第一铱金属电极层是多晶的，其中多晶的所述第一铱金属电极层的晶粒的所述暴露表面被布置成具有形成所述第一铱金属电极层的所述暴露表面的≥90％但≤100％的{111}晶平面。
9.一种形成具有铁电/反铁电(FE/AFE)介电层的可变电容器的方法，所述方法包括：
在衬底上形成第一铂金属电极层，其中所述第一铂金属电极层具有暴露表面，所述暴露表面具有至少80％的{111}晶面；
直接在所述第一铂金属电极层的所述暴露表面上形成氧化锆(ZrO)FE/AFE介电层，所述氧化锆(ZrO)FE/AFE介电层具有极性非中心对称相结构；
在所述氧化锆(ZrO)FE/AFE介电层上形成第二金属电极层；以及
图案化所述第一铂金属电极层、氧化锆(ZrO)FE/AFE介电层和所述第二金属电极层以形成所述可变电容器，所述可变电容器具有在约20nm至约100nm范围内的宽度。
10.根据权利要求9所述的方法，其中所述氧化锆(ZrO)FE/AFE介电层具有正交相结构，所述正交相结构具有与所述第一铂金属电极的底层晶体结构对齐的<111>取向的晶体，所述正交相结构提供的切换电压的标准偏差与平均切换电压(σV/Vmean)的比率大于0并且小于0.2。
11.一种铁电/反铁电器件，包括：
衬底上的第一铱金属电极层，其中所述第一铱金属电极层具有表面，所述表面具有至少80％的{111}晶面；
FE/AFE介电层，所述FE/AFE介电层具有直接在所述第一铱金属电极层的所述表面上的极性非中心对称相结构，其中所述FE/AFE介电层是氧化锆(ZrO)或氧化铪(HfO)；
所述FE/AFE介电层上的第二铂或铱金属电极层；以及
到所述第一铱金属电极层的第一电引线和到所述第二铂或铱金属电极层的第二电引线。
12.根据权利要求11所述的铁电/反铁电器件，其中所述FE/AFE介电层是具有极性、正交晶III结构的氧化铪HfO。
13.根据权利要求11所述的铁电/反铁电器件，其中所述FE/AFE介电层是具有极性、非中心对称相结构的氧化锆(ZrO)。
14.根据权利要求11所述的铁电/反铁电器件，其中所述第一电引线电连接到晶体管，以形成铁电动态随机存取存储器(FeRAM)单元，并且所述FE/AFE介电层具有的切换电压的标准偏差与平均切换电压(σV/Vmean)的比率大于0并且小于0.2。
15.根据权利要求14所述的铁电/反铁电器件，其中所述晶体管是金属氧化物半导体场效应晶体管(MOSFET)、鳍式场效应晶体管(FinFET)或垂直传输场效应晶体管(VT FinFET)。
16.根据权利要求15所述的铁电/反铁电器件，其中所述FE/AFE介电层具有在约20nm至约100nm范围内的宽度W1。
CN201880071004.5A 2017-11-16 2018-11-05 具有织构化铱底电极的基于氧化铪和氧化锆的铁电器件 Active CN111295735B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US15/815,265 2017-11-16
US15/815,265 US11121139B2 (en) 2017-11-16 2017-11-16 Hafnium oxide and zirconium oxide based ferroelectric devices with textured iridium bottom electrodes
PCT/IB2018/058654 WO2019097351A1 (en) 2017-11-16 2018-11-05 Hafnium oxide and zirconium oxide based ferroelectric devices with textured iridium bottom electrodes

Publications (2)

Publication Number Publication Date
CN111295735A CN111295735A (zh) 2020-06-16
CN111295735B true CN111295735B (zh) 2023-11-24

Family

ID=66432293

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201880071004.5A Active CN111295735B (zh) 2017-11-16 2018-11-05 具有织构化铱底电极的基于氧化铪和氧化锆的铁电器件

Country Status (6)

Country Link
US (1) US11121139B2 (zh)
JP (1) JP7177574B2 (zh)
CN (1) CN111295735B (zh)
DE (1) DE112018005872T5 (zh)
GB (1) GB2581115B (zh)
WO (1) WO2019097351A1 (zh)

Families Citing this family (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109494215A (zh) * 2017-09-11 2019-03-19 松下知识产权经营株式会社 电容元件、图像传感器以及电容元件的制造方法
US11101362B2 (en) 2018-07-30 2021-08-24 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device and forming method thereof
KR102613029B1 (ko) * 2018-10-17 2023-12-12 삼성전자주식회사 커패시터 구조물 및 이를 구비하는 반도체 소자
US11063131B2 (en) * 2019-06-13 2021-07-13 Intel Corporation Ferroelectric or anti-ferroelectric trench capacitor with spacers for sidewall strain engineering
KR20210017091A (ko) * 2019-08-06 2021-02-17 에스케이하이닉스 주식회사 강유전 유도층을 포함하는 강유전 메모리 장치
KR20210047119A (ko) 2019-10-21 2021-04-29 삼성전자주식회사 금속 질화막 제조방법 및 금속 질화막을 포함하는 전자 소자
KR20210047591A (ko) 2019-10-22 2021-04-30 삼성전자주식회사 유전체 물질층을 포함하는 박막 구조체 및 그 제조 방법, 이를 포함하는 전자소자
KR20210047592A (ko) * 2019-10-22 2021-04-30 삼성전자주식회사 전자 소자 및 그 제조방법
US11101274B2 (en) * 2019-12-05 2021-08-24 Micron Technology, Inc. Ferroelectric capacitor, a ferroelectric memory cell, an array of ferroelectric memory cells, and a method of forming a ferroelectric capacitor
US11527542B2 (en) 2019-12-30 2022-12-13 Taiwan Semiconductor Manufacturing Co., Ltd. System-on-chip with ferroelectric random access memory and tunable capacitor
DE102020119304B4 (de) 2019-12-30 2023-05-17 Taiwan Semiconductor Manufacturing Co., Ltd. System-on-chip mit ferroelektrischem direktzugriffsspeicher und abstimmbarem kondensator und verfahren zu deren herstellung
US11121140B2 (en) * 2020-01-08 2021-09-14 Sandisk Technologies Llc Ferroelectric tunnel junction memory device with integrated ovonic threshold switches
US11393833B2 (en) 2020-04-22 2022-07-19 Taiwan Semiconductor Manufacturing Company, Ltd. Ferroelectric random access memory device with seed layer
KR20210142356A (ko) * 2020-05-18 2021-11-25 에스케이하이닉스 주식회사 반도체 장치
US11581335B2 (en) * 2020-06-23 2023-02-14 Taiwan Semiconductor Manufacturing Company Limited Ferroelectric tunnel junction devices with metal-FE interface layer and methods for forming the same
US11672128B2 (en) 2020-07-20 2023-06-06 Micron Technology, Inc. Methods of incorporating leaker devices into capacitor configurations to reduce cell disturb, and capacitor configurations incorporating leaker devices
KR20220030010A (ko) 2020-09-02 2022-03-10 삼성전자주식회사 반도체 소자 및 이를 포함하는 반도체 장치
KR20220038918A (ko) * 2020-09-21 2022-03-29 삼성전자주식회사 커패시터 및 이를 포함하는 디램 소자
US11706927B2 (en) 2021-03-02 2023-07-18 Micron Technology, Inc. Memory devices and methods of forming memory devices
WO2022083898A1 (en) * 2021-03-26 2022-04-28 Ferroelectric Memory Gmbh Capacitive memory structure, memory cell, electronic device, and methods thereof
TWI775427B (zh) * 2021-05-07 2022-08-21 財團法人工業技術研究院 鐵電記憶體
US11695072B2 (en) * 2021-07-09 2023-07-04 Micron Technology, Inc. Integrated assemblies and methods of forming integrated assemblies
US11917834B2 (en) 2021-07-20 2024-02-27 Micron Technology, Inc. Integrated assemblies and methods of forming integrated assemblies
US20230034578A1 (en) * 2021-07-29 2023-02-02 John Bennett 3d dram with laminar cells

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0853336A2 (en) * 1997-01-07 1998-07-15 Tong Yang Cement Corporation Method forming preferred orientation-controlled platinum films using nitrogen
CN1706045A (zh) * 2002-10-18 2005-12-07 因芬尼昂技术股份公司 包含电容器及较佳平面式晶体管的集成电路装置及制造方法
CN101110427A (zh) * 2002-07-03 2008-01-23 瑞创国际公司 用于制备取向的pzt电容器的晶体构造电极的方法
CN105556658A (zh) * 2013-09-13 2016-05-04 美光科技公司 形成铁电存储器单元的方法及相关半导体装置结构

Family Cites Families (70)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5198269A (en) * 1989-04-24 1993-03-30 Battelle Memorial Institute Process for making sol-gel deposited ferroelectric thin films insensitive to their substrates
US5142437A (en) * 1991-06-13 1992-08-25 Ramtron Corporation Conducting electrode layers for ferroelectric capacitors in integrated circuits and method
JP2877618B2 (ja) * 1992-07-06 1999-03-31 シャープ株式会社 強誘電体膜の形成方法
JP3137880B2 (ja) * 1995-08-25 2001-02-26 ティーディーケイ株式会社 強誘電体薄膜、電子デバイスおよび強誘電体薄膜の製造方法
DE19630110C2 (de) * 1996-07-25 1998-11-19 Siemens Ag Schichtaufbau mit einer ferroelektrischen Schicht und Herstellverfahren
US6340621B1 (en) * 1996-10-30 2002-01-22 The Research Foundation Of State University Of New York Thin film capacitor and method of manufacture
US5978207A (en) * 1996-10-30 1999-11-02 The Research Foundation Of The State University Of New York Thin film capacitor
US6054331A (en) * 1997-01-15 2000-04-25 Tong Yang Cement Corporation Apparatus and methods of depositing a platinum film with anti-oxidizing function over a substrate
US6498097B1 (en) 1997-05-06 2002-12-24 Tong Yang Cement Corporation Apparatus and method of forming preferred orientation-controlled platinum film using oxygen
TW404021B (en) 1998-04-09 2000-09-01 Hitachi Ltd Semiconductor memory device and manufacturing method thereof
JP3817068B2 (ja) * 1998-04-28 2006-08-30 Ｔｄｋ株式会社 積層薄膜
US6376090B1 (en) * 1998-09-25 2002-04-23 Sharp Kabushiki Kaisha Method for manufacturing a substrate with an oxide ferroelectric thin film formed thereon and a substrate with an oxide ferroelectric thin film formed thereon
US6316797B1 (en) * 1999-02-19 2001-11-13 Advanced Technology Materials, Inc. Scalable lead zirconium titanate(PZT) thin film material and deposition method, and ferroelectric memory device structures comprising such thin film material
US6423582B1 (en) * 1999-02-25 2002-07-23 Micron Technology, Inc. Use of DAR coating to modulate the efficiency of laser fuse blows
US6709776B2 (en) * 2000-04-27 2004-03-23 Tdk Corporation Multilayer thin film and its fabrication process as well as electron device
JP4573009B2 (ja) * 2000-08-09 2010-11-04 日本電気株式会社 金属酸化物誘電体膜の気相成長方法
US6682969B1 (en) * 2000-08-31 2004-01-27 Micron Technology, Inc. Top electrode in a strongly oxidizing environment
US6887716B2 (en) * 2000-12-20 2005-05-03 Fujitsu Limited Process for producing high quality PZT films for ferroelectric memory integrated circuits
JP4282245B2 (ja) * 2001-01-31 2009-06-17 富士通株式会社 容量素子及びその製造方法並びに半導体装置
US6495413B2 (en) * 2001-02-28 2002-12-17 Ramtron International Corporation Structure for masking integrated capacitors of particular utility for ferroelectric memory integrated circuits
US6423592B1 (en) * 2001-06-26 2002-07-23 Ramtron International Corporation PZT layer as a temporary encapsulation and hard mask for a ferroelectric capacitor
JP3744850B2 (ja) * 2001-12-18 2006-02-15 富士通株式会社 半導体装置の製造方法
JP2004006645A (ja) * 2002-04-19 2004-01-08 Seiko Epson Corp 圧電体素子の製造方法、圧電体素子並びに液滴吐出式記録ヘッド
US6728093B2 (en) 2002-07-03 2004-04-27 Ramtron International Corporation Method for producing crystallographically textured electrodes for textured PZT capacitors
JP4601896B2 (ja) * 2002-10-30 2010-12-22 富士通セミコンダクター株式会社 半導体装置及びその製造方法
JP2004165351A (ja) * 2002-11-12 2004-06-10 Fujitsu Ltd 半導体装置の製造方法
US7215067B2 (en) * 2003-02-07 2007-05-08 Canon Kabushiki Kaisha Ferroelectric thin film element, piezoelectric actuator and liquid discharge head
US7063984B2 (en) 2003-03-13 2006-06-20 Unity Semiconductor Corporation Low temperature deposition of complex metal oxides (CMO) memory materials for non-volatile memory integrated circuits
JP2004281742A (ja) * 2003-03-17 2004-10-07 Japan Science & Technology Agency 半導体素子、半導体センサーおよび半導体記憶素子
JP4521751B2 (ja) * 2003-03-26 2010-08-11 国立大学法人東京工業大学 チタン酸ジルコニウム酸鉛系膜、誘電体素子、誘電体膜の製造方法
JP3873935B2 (ja) * 2003-06-18 2007-01-31 セイコーエプソン株式会社 強誘電体メモリ素子
US7199002B2 (en) * 2003-08-29 2007-04-03 Infineon Technologies Ag Process for fabrication of a ferroelectric capacitor
JP4365712B2 (ja) * 2004-03-25 2009-11-18 富士通株式会社 半導体装置の製造方法
JP4539844B2 (ja) 2004-04-15 2010-09-08 セイコーエプソン株式会社 誘電体キャパシタおよびその製造方法ならびに半導体装置
US7042037B1 (en) * 2004-11-12 2006-05-09 Kabushiki Kaisha Toshiba Semiconductor device
EP1675162A3 (en) * 2004-12-27 2007-05-30 Seiko Epson Corporation Ferroelectric film, method of manufacturing ferroelectric film, ferroelectric capacitor, and ferroelectric memory
JP4303209B2 (ja) * 2005-02-04 2009-07-29 富士通株式会社 強誘電体素子及び強誘電体素子の製造方法
JP4257537B2 (ja) * 2005-06-02 2009-04-22 セイコーエプソン株式会社 強誘電体層の製造方法、電子機器の製造方法、強誘電体メモリ装置の製造方法、圧電素子の製造方法、およびインクジェット式記録ヘッドの製造方法
JP4793568B2 (ja) * 2005-07-08 2011-10-12 セイコーエプソン株式会社 アクチュエータ装置、液体噴射ヘッド及び液体噴射装置
JP2007053141A (ja) 2005-08-15 2007-03-01 Fujitsu Ltd 半導体装置およびその製造方法
JP4445446B2 (ja) * 2005-09-13 2010-04-07 株式会社東芝 半導体装置の製造方法
JP4506975B2 (ja) * 2005-10-05 2010-07-21 セイコーエプソン株式会社 キャパシタおよびその製造方法、強誘電体メモリ装置、アクチュエータ、並びに、液体噴射ヘッド
WO2007116442A1 (ja) * 2006-03-30 2007-10-18 Fujitsu Limited 半導体装置及びその製造方法
JP5109341B2 (ja) 2006-11-14 2012-12-26 富士通セミコンダクター株式会社 半導体装置とその製造方法
JP2008135620A (ja) * 2006-11-29 2008-06-12 Seiko Epson Corp 強誘電体メモリ装置の製造方法
JP5064094B2 (ja) * 2007-04-16 2012-10-31 パナソニック株式会社 半導体記憶装置およびその製造方法
JP5211558B2 (ja) * 2007-06-18 2013-06-12 富士通セミコンダクター株式会社 半導体装置の製造方法
JP5228495B2 (ja) * 2008-01-11 2013-07-03 富士通セミコンダクター株式会社 半導体装置の製造方法
JP5347381B2 (ja) * 2008-08-28 2013-11-20 富士通セミコンダクター株式会社 半導体装置の製造方法
JP5621964B2 (ja) * 2009-11-02 2014-11-12 セイコーエプソン株式会社 液体噴射ヘッド、液体噴射装置及び圧電素子並びに超音波デバイス
JP5903578B2 (ja) * 2010-01-21 2016-04-13 株式会社ユーテック Ｐｂｎｚｔ強誘電体膜及び強誘電体膜の製造方法
JP5673796B2 (ja) * 2010-04-28 2015-02-18 株式会社村田製作所 アニオン制御された誘電特性を有するペロブスカイト材料の製造方法、およびそれを用いた薄膜コンデンサ装置の製造方法
EP2626892B1 (en) 2010-10-06 2019-07-31 Ulvac, Inc. Method for producing dielectric thin film
WO2012160972A1 (ja) * 2011-05-23 2012-11-29 コニカミノルタホールディングス株式会社 圧電素子用下部電極およびそれを備えた圧電素子
US8866367B2 (en) 2011-10-17 2014-10-21 The United States Of America As Represented By The Secretary Of The Army Thermally oxidized seed layers for the production of {001} textured electrodes and PZT devices and method of making
US9761785B2 (en) * 2011-10-17 2017-09-12 The United States Of America As Represented By The Secretary Of The Army Stylo-epitaxial piezoelectric and ferroelectric devices and method of manufacturing
JP5891490B2 (ja) 2012-01-27 2016-03-23 株式会社ユーテック 強誘電体膜の製造方法
JP2013197522A (ja) * 2012-03-22 2013-09-30 Ricoh Co Ltd 圧電体薄膜素子とその製造方法、該圧電体薄膜素子を用いた液滴吐出ヘッドおよびインクジェット記録装置
JP2013251355A (ja) 2012-05-31 2013-12-12 Hitachi Cable Ltd 圧電体膜素子の製造方法、圧電体膜素子、及び圧電体デバイス
JP6207239B2 (ja) * 2013-05-31 2017-10-04 株式会社ジャパンディスプレイ 有機ｅｌ表示装置
JP6121819B2 (ja) * 2013-07-04 2017-04-26 株式会社東芝 半導体装置および誘電体膜
JP6311178B2 (ja) * 2013-12-27 2018-04-18 株式会社ユーテック 圧電体膜、強誘電体セラミックス及び圧電体膜の検査方法
US9385306B2 (en) * 2014-03-14 2016-07-05 The United States Of America As Represented By The Secretary Of The Army Ferroelectric mechanical memory and method
WO2015152736A2 (en) * 2014-04-02 2015-10-08 Granville Simon Edward Magnetic materials and devices comprising rare earth nitrides
JP5812234B1 (ja) * 2014-04-03 2015-11-11 株式会社村田製作所 可変容量デバイス
US10242989B2 (en) 2014-05-20 2019-03-26 Micron Technology, Inc. Polar, chiral, and non-centro-symmetric ferroelectric materials, memory cells including such materials, and related devices and methods
US10418364B2 (en) * 2016-08-31 2019-09-17 Globalfoundries Inc. Semiconductor device structure with self-aligned capacitor device
US10319426B2 (en) * 2017-05-09 2019-06-11 Micron Technology, Inc. Semiconductor structures, memory cells and devices comprising ferroelectric materials, systems including same, and related methods
US10056394B1 (en) * 2017-06-22 2018-08-21 Institut National De La Recherche Scientifique Ferroelectric tunnel junction and method of fabrication thereof
FR3068508B1 (fr) * 2017-06-30 2019-07-26 Soitec Procede de transfert d'une couche mince sur un substrat support presentant des coefficients de dilatation thermique differents

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0853336A2 (en) * 1997-01-07 1998-07-15 Tong Yang Cement Corporation Method forming preferred orientation-controlled platinum films using nitrogen
US6025205A (en) * 1997-01-07 2000-02-15 Tong Yang Cement Corporation Apparatus and methods of forming preferred orientation-controlled platinum films using nitrogen
CN101110427A (zh) * 2002-07-03 2008-01-23 瑞创国际公司 用于制备取向的pzt电容器的晶体构造电极的方法
CN1706045A (zh) * 2002-10-18 2005-12-07 因芬尼昂技术股份公司 包含电容器及较佳平面式晶体管的集成电路装置及制造方法
CN105556658A (zh) * 2013-09-13 2016-05-04 美光科技公司 形成铁电存储器单元的方法及相关半导体装置结构

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
Kiliha Katayama等.Growth of (111)-oriented epitaxial and textured ferroelectric Y-doped HfO2 films for downscaled devices.Appl. Phys. Lett. .2016,第109卷摘要、第112901-1页右栏倒数第1段至第112901-2页左栏第3段、第112901-3页左栏第2段-右栏第2段，图2、3；补充材料图S1. *
Takao Shimizu等.Study on the effect of heat treatment conditions on metalorganic-chemical-vapor-deposited ferroelectric Hf0.5Zr0.5O2 thin film on Ir electrode.Japanese Journal of Applied Physics.2014,第53卷摘要、第09PA04-1页左栏倒数第2段-第09PA04-2页右栏第1段，图1. *

Also Published As

Publication number Publication date
GB2581115A (en) 2020-08-05
US20190148390A1 (en) 2019-05-16
US11121139B2 (en) 2021-09-14
CN111295735A (zh) 2020-06-16
JP2021503717A (ja) 2021-02-12
DE112018005872T5 (de) 2020-08-13
WO2019097351A1 (en) 2019-05-23
GB2581115B (en) 2021-04-14
JP7177574B2 (ja) 2022-11-24
GB202008843D0 (en) 2020-07-29

Similar Documents

Publication Publication Date Title
CN111295735B (zh) 具有织构化铱底电极的基于氧化铪和氧化锆的铁电器件
JP6783290B2 (ja) 有極性、カイラル、非中心対称性強誘電体材料、その材料を含むメモリセルおよび関連するデバイスと方法
US11043502B2 (en) Semiconductor devices including ferroelectric materials
US11398263B2 (en) Semiconductor structures, memory cells and devices comprising ferroelectric materials, systems including same, and related methods
US10600808B2 (en) Ferroelectric memory cell for an integrated circuit
US10438643B2 (en) Devices and apparatuses including asymmetric ferroelectric materials, and related methods
US9053802B2 (en) Ferroelectric memory cell for an integrated circuit
TW202103305A (zh) 摻雜極性層及包含摻雜極性層的半導體器件
US9871044B2 (en) Enhanced charge storage materials, related semiconductor memory cells and semiconductor devices, and related systems and methods
US20240145571A1 (en) Inserting inhibition layer for inducing antiferroelectricity to ferroelectric structure

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant