KR20210047591A - 유전체 물질층을 포함하는 박막 구조체 및 그 제조 방법, 이를 포함하는 전자소자 - Google Patents

유전체 물질층을 포함하는 박막 구조체 및 그 제조 방법, 이를 포함하는 전자소자 Download PDF

Info

Publication number
KR20210047591A
KR20210047591A KR1020190131389A KR20190131389A KR20210047591A KR 20210047591 A KR20210047591 A KR 20210047591A KR 1020190131389 A KR1020190131389 A KR 1020190131389A KR 20190131389 A KR20190131389 A KR 20190131389A KR 20210047591 A KR20210047591 A KR 20210047591A
Authority
KR
South Korea
Prior art keywords
layer
dielectric material
material layer
thin film
conductive layer
Prior art date
Application number
KR1020190131389A
Other languages
English (en)
Inventor
박보은
이주호
김용성
송정규
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020190131389A priority Critical patent/KR20210047591A/ko
Priority to US16/827,862 priority patent/US11761089B2/en
Publication of KR20210047591A publication Critical patent/KR20210047591A/ko
Priority to US18/455,941 priority patent/US20230399749A1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/401—Multistep manufacturing processes
    • H01L29/4011—Multistep manufacturing processes for data storage electrodes
    • H01L29/40111—Multistep manufacturing processes for data storage electrodes the electrodes comprising a layer which is used for its ferroelectric properties
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/02—Pretreatment of the material to be coated
    • C23C16/0272—Deposition of sub-layers, e.g. to promote the adhesion of the main coating
    • C—CHEMISTRY; METALLURGY
    • C01—INORGANIC CHEMISTRY
    • C01G—COMPOUNDS CONTAINING METALS NOT COVERED BY SUBCLASSES C01D OR C01F
    • C01G27/00—Compounds of hafnium
    • C01G27/02—Oxides
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/06—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the coating material
    • C23C14/08—Oxides
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/58—After-treatment
    • C23C14/5806—Thermal treatment
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/40—Oxides
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/40—Oxides
    • C23C16/405—Oxides of refractory metals or yttrium
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45523—Pulsed gas flow or change of composition over time
    • C23C16/45525—Atomic layer deposition [ALD]
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/56—After-treatment
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C28/00—Coating for obtaining at least two superposed coatings either by methods not provided for in a single one of groups C23C2/00 - C23C26/00 or by combinations of methods provided for in subclasses C23C and C25C or C25D
    • C23C28/04—Coating for obtaining at least two superposed coatings either by methods not provided for in a single one of groups C23C2/00 - C23C26/00 or by combinations of methods provided for in subclasses C23C and C25C or C25D only coatings of inorganic non-metallic material
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C28/00—Coating for obtaining at least two superposed coatings either by methods not provided for in a single one of groups C23C2/00 - C23C26/00 or by combinations of methods provided for in subclasses C23C and C25C or C25D
    • C23C28/04—Coating for obtaining at least two superposed coatings either by methods not provided for in a single one of groups C23C2/00 - C23C26/00 or by combinations of methods provided for in subclasses C23C and C25C or C25D only coatings of inorganic non-metallic material
    • C23C28/042—Coating for obtaining at least two superposed coatings either by methods not provided for in a single one of groups C23C2/00 - C23C26/00 or by combinations of methods provided for in subclasses C23C and C25C or C25D only coatings of inorganic non-metallic material including a refractory ceramic layer, e.g. refractory metal oxides, ZrO2, rare earth oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02181—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing hafnium, e.g. HfO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02189—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing zirconium, e.g. ZrO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02194—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing more than one metal element
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/0228—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition deposition by cyclic CVD, e.g. ALD, ALE, pulsed CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02356—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment to change the morphology of the insulating layer, e.g. transformation of an amorphous layer into a crystalline layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02516—Crystal orientation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4908—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET for thin film semiconductor, e.g. gate of TFT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/516—Insulating materials associated therewith with at least one ferroelectric layer
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B51/00—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory transistors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B53/00—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors
    • C—CHEMISTRY; METALLURGY
    • C01—INORGANIC CHEMISTRY
    • C01P—INDEXING SCHEME RELATING TO STRUCTURAL AND PHYSICAL ASPECTS OF SOLID INORGANIC COMPOUNDS
    • C01P2002/00—Crystal-structural characteristics
    • C01P2002/70—Crystal-structural characteristics defined by measured X-ray, neutron or electron diffraction data
    • C01P2002/72—Crystal-structural characteristics defined by measured X-ray, neutron or electron diffraction data by d-values or two theta-values, e.g. as X-ray diagram
    • C—CHEMISTRY; METALLURGY
    • C01—INORGANIC CHEMISTRY
    • C01P—INDEXING SCHEME RELATING TO STRUCTURAL AND PHYSICAL ASPECTS OF SOLID INORGANIC COMPOUNDS
    • C01P2002/00—Crystal-structural characteristics
    • C01P2002/70—Crystal-structural characteristics defined by measured X-ray, neutron or electron diffraction data
    • C01P2002/76—Crystal-structural characteristics defined by measured X-ray, neutron or electron diffraction data by a space-group or by other symmetry indications
    • C—CHEMISTRY; METALLURGY
    • C01—INORGANIC CHEMISTRY
    • C01P—INDEXING SCHEME RELATING TO STRUCTURAL AND PHYSICAL ASPECTS OF SOLID INORGANIC COMPOUNDS
    • C01P2004/00—Particle morphology
    • C01P2004/20—Particle morphology extending in two dimensions, e.g. plate-like
    • C01P2004/24—Nanoplates, i.e. plate-like particles with a thickness from 1-100 nanometer
    • C—CHEMISTRY; METALLURGY
    • C01—INORGANIC CHEMISTRY
    • C01P—INDEXING SCHEME RELATING TO STRUCTURAL AND PHYSICAL ASPECTS OF SOLID INORGANIC COMPOUNDS
    • C01P2006/00—Physical properties of inorganic compounds
    • C01P2006/40—Electric properties
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0104—Zirconium [Zr]

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Organic Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Computer Hardware Design (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Ceramic Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Thermal Sciences (AREA)
  • Semiconductor Memories (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

개시된 박막 구조체는, 제1전도층, 제1전도층 상에 형성되는 유전체 물질층, 유전체 물질층 상에 형성되는 상부층을 포함한다. 유전체 물질층은, HfxA1 - xO2를 포함하도록 형성되며, 5nm 이하 두께로 형성되는 제1조건 및 HfxA1 - xO2에서 x가 0.3~0.5인 조성을 가지는 제2조건 중 적어도 하나를 충족하도록 마련되어 강유전 특성을 가질 수 있다.

Description

유전체 물질층을 포함하는 박막 구조체 및 그 제조 방법, 이를 포함하는 전자소자{Thin film structure including dielectric material layer, method for manufacturing the same, and electronic device employing the same}
유전체 물질층을 포함하는 박막 구조체 및 그 제조 방법, 이를 포함하는 전자소자에 관한 것이다.
최근, 전자기기의 소형화, 고성능화에 수반하여, 각종 전자 회로에 채용되는 전자 소자의 소형화, 고성능화가 요구되고 있다. 이러한 전자 회로에는 다수의 MIM(metal insulator metal) 커패시터, MOS(metal oxide semiconductor) 트랜지스터 들이 구비되며, 이의 소형화, 대용량, 고성능을 구현하기 위해서는 얇은 두께에서도 원하는 동작 특성을 나타낼 수 있는 유전체 물질층이 요구된다.
얇은 두께를 가지면서도 원하는 동작 특성을 나타내는 유전체 물질층을 포함하는 박막 구조체 및 그 제조 방법, 이를 포함하는 전자소자를 제공한다.
일 유형에 따른 박막 구조체는, 제1전도층; 상기 제1전도층 상에 HfxA1 - xO2를 포함하도록 형성되며, 5nm 이하 두께로 형성되는 제1조건 및 상기 HfxA1 - xO2에서 x가 0.3~0.5인 조성을 가지는 제2조건 중 적어도 하나를 충족하도록 마련되어 강유전 특성을 가지는 유전체 물질층; 상기 유전체 물질층 상에 형성되는 상부층;을 포함할 수 있다.
상기 제1전도층은 NbN을 포함할 수 있다.
상기 상부층은 상기 제1전도층을 형성하는 물질의 성분과 적어도 하나 이상 다른 성분을 포함하는 제2전도층을 포함할 수 있다.
상기 유전체 물질층은 사방정계 결정상을 가질 수 있다.
상기 A는 Zr을 포함할 수 있다.
일 유형에 따른 박막 구조체 제조 방법에 따르면, 베이스층을 준비하는 단계; 상기 베이스층 상에 제1전도층을 형성하는 단계; 상기 제1전도층 상에 HfxA1 - xO2를 포함하며, 5nm 이하 두께로 형성되는 제1조건 및 상기 HfxA1 - xO2에서 x가 0.3~0.5인 조성을 가지는 제2조건 중 적어도 어느 한 조건을 충족하도록 유전체 물질층을 형성하는 단계; 상기 유전체 물질층을 결정화시키는 제1열처리 단계; 상기 유전체 물질층 상에 상부층을 형성하는 단계; 상기 상부층 형성후 상기 유전체 물질층을 상변화시켜 강유전 특성을 갖도록 하는 제2열처리 단계;를 포함할 수 있다.
상기 유전체 물질층은 상기 제1열처리 단계에서 제1결정상으로 결정화되며, 상기 제2열처리 단계에서, 제2결정상으로 상변화될 수 있다.
상기 유전체 물질층은 상기 제2열처리 단계를 거쳐 사방정계 결정상을 가질 수 있다.
상기 제1열처리 단계에서 상기 유전체 물질층에 결정핵을 형성하며, 상기 제2열처리 단계에서, 열을 가하는 동안 상기 유전체 물질층은 전체적으로 제1결정상으로 결정화된 후, 냉각동안 사방정계 결정상으로 상변화될 수 있다.
상기 제1 및 제2열처리 단계 중 적어도 하나에서 열처리 온도는 반도체 소자에 적용 가능한 온도 범위일 수 있다.
상기 제1전도층은 NbN을 포함할 수 있다.
상기 상부층은 상기 제1전도층을 형성하는 물질의 성분과 적어도 하나 이상 다른 성분을 포함하는 제2전도층을 포함할 수 있다.
상기 A는 Zr을 포함할 수 있다.
일 유형에 따른 전자 소자는, 베이스층과; 상기 베이스층 상에 상기한 특징을 가지는 박막 구조체;를 포함할 수 있다.
실시예에 따르면, 유전체 물질층의 두께를 5nm 이하로 하면서, 강유전 특성을 가지는 박막 구조체 및 이를 적용한 전자 소자를 구현할 수 있다.
도 1은 실시예에 따른 유전체 물질층을 포함하는 박막 구조체를 개략적으로 보여주는 단면도이다.
도 2는 베이스층으로 기판을 구비하는 경우를 예시적으로 보여준다.
도 3은 베이스층이 기판 및 절연층을 포함하는 경우를 예시적으로 보여준다.
도 4a 내지 도 4g는 실시예에 따른 박막 구조체의 제조 과정을 개략적으로 보여준다.
도 5는 유전체 물질층의 두께가 약 4nm인 제1전도층/유전체 물질층(NbN/HfxZr1-xO2) 적층 구조 샘플들에 대한 XRD 사방정계(o/t) 결정성 분석 그래프를 개략적으로 보여준다.
도 6은 유전체 물질층의 두께가 약 4nm인 제1전도층/유전체 물질층/제2전도층(NbN/HfxZr1-xO2/TiN) 적층 구조 샘플들에 대한 전기적 특성 그래프를 개략적으로 보여준다.
도 7은 제1전도층을 TiN으로 형성하고, 유전체 물질층의 두께가 약 4nm인 TiN/HfxZr1-xO2 비교 샘플들에 대한 XRD 사방정계(o/t) 결정성 분석 그래프를 개략적으로 보여준다.
도 8은 제1전도층 및 제2전도층(상부층)을 TiN으로 형성하고, 유전체 물질층의 두께가 약 4nm인 TiN/HfxZr1 - xO2/TiN 비교 샘플들에 대한 전기적 특성 그래프를 개략적으로 보여준다.
이하, 첨부된 도면들을 참조하여 예시적인 실시예들에 대해 상세히 설명한다. 이하의 도면들에서 동일한 참조부호는 동일한 구성요소를 지칭하며, 도면상에서 각 구성요소의 크기는 설명의 명료성과 편의상 과장되어 있을 수 있다. 이하에서 설명되는 실시예들은 단지 예시적인 것으로, 이러한 실시예들로부터 다양한 변형이 가능하다.
이하에서, "상부" 나 "상"이라고 기재된 것은 접촉하여 바로 위에 있는 것뿐만 아니라 비접촉으로 위에 있는 것도 포함할 수 있다. 제 1, 제 2 등의 용어는 다양한 구성요소들을 설명하는데 사용될 수 있지만, 하나의 구성요소를 다른 구성요소로부터 구별하는 목적으로만 사용된다. 이러한 용어들은 구성 요소들의 물질 또는 구조가 다름을 한정하는 것이 아니다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다. 또한 어떤 부분이 어떤 구성요소를 "포함"한다고 할 때, 이는 특별히 반대되는 기재가 없는 한 다른 구성요소를 제외하는 것이 아니라 다른 구성요소를 더 포함할 수 있는 것을 의미한다. “상기”의 용어 및 이와 유사한 지시 용어의 사용은 단수 및 복수 모두에 해당하는 것일 수 있다.
유전체 물질(dielectric material)에 전기장(electric field)이 인가되면 극성을 띤 분자들이 정렬하는 유전 분극(dielectric polarization) 현상이 발생한다. 분극의 정도는 전기장에 비례한다. 유전 분극의 정도가 인가된 전기장에 비례하는 정도는 유전율로 표현될 수 있다. 유전 물질의 유전율(permittivity, ε)은 통상 진공의 유전율(ε0)에 대한 비율을 의미하는, 비유전율(relative permittivity, εr)로 표현될 수 있고, 이는 유전 상수(dielectric constant)로 불리기도 한다. 이하에서의 유전율은 절대적인 수치를 다루는 것은 아니기 때문에, 상기 표현들이 혼용될 수도 있다.
한편, 유전체 물질의 분자 구조에 의해, 유전 분극이 비례하는 정도는 인가된 전기장의 방향에 따라 다르게 나타날 수 있다.
강유전성(ferroelectri property)을 나타내는 물질의 경우, 인가된 전기장(E)에 의해 유전 분극이 형성된 후에도 인가된 전기장이 사라진 뒤에도 0이 되지 않고 일정량의 잔류 분극을 나타내게 된다. 즉, 강유전성을 나타내는 물질은 인가되는 전기장(E)의 이력에 의존하는 분극 특성을 가지게 되며, 강유전성은 상유전성에 비해 일반적으로 보다 높은 유전율을 나타내며, 또한, 인가된 전기장이 사라진 뒤에도 잔류 분극 특징을 나타내는 점에서 비휘발성 메모리 소자로의 응용가능성을 제공한다.
이러한 강유전 특성을 나타내는 유전체 물질을 포함하는 박막은 FERAM등의 비휘발성 메모리 소자, 커패시터 등 여러 분야에서 적용 가능하다.
도 1은 실시예에 따른 유전체 물질층(30)을 포함하는 박막 구조체(10)를 개략적으로 보여주는 단면도이다.
도 1을 참조하면, 실시예에 따른 박막 구조체(10)는 베이스층(1) 상에 순차로 적층되는 제1전도층(20), HfxA1 - xO2를 포함하는 유전체 물질층(30), 상부층(50)을 포함한다.
베이스층(1)으로는 반도체 기판이나 절연성 기판 등의 기판을 구비할 수 있다. 예를 들어, 베이스층(1)으로 실리콘 기판, 실리콘 카바이드 기판, 게르마늄 기판, 실리콘-게르마늄 기판 등의 다양한 반도체 기판을 적용할 수 있다. 또한, 베이스층(1)으로 사파이어 기판 등의 절연성 기판을 적용할 수 있다. 베이스층(1)에는 반도체 기판이나 절연성 기판 등의 기판에 부가하여, 실시예에 따른 박막 구조체(10)가 적용되는 전자 소자의 다양한 구조물을 더 포함할 수 있다. 또한, 베이스층(1)은 기판 상에 절연층을 더 구비할 수 있다.
도 2는 베이스층(1)으로 기판(2)을 구비하는 경우를 예시적으로 보여준다. 도 3은 베이스층(1)이 기판(2) 및 기판(2) 상의 절연층(3)을 포함하는 경우를 예시적으로 보여준다. 기판(2)으로 반도체 기판을 구비하는 경우에는, 도 3에서와 같이 기판(2) 상에 절연층(3)을 더 포함할 수 있다. 또한, 기판(2)으로 절연성 기판을 구비하는 경우에도, 도 2에서와 같이 기판(2) 상에 절연층(3)을 더 구비할 수 있다. 절연층(3)은 전기적 누설(leakage)을 억제 또는 방지하기 위한 층일 수 있다. 절연층(3)으로 Si 산화물(SiO), Al 산화물(AlO), Hf 산화물(HfO), Zr 산화물(ZrO), 또는 이차원 절연체(2D insulator) 등이 사용될 수 있다. 이차원 절연체로 h-BN (hexagonal boron nitride)과 같은 물질이 사용될 수 있다. 다만, 절연층(3)의 물질이 이에 한정되는 것은 아니다. 베이스층(1)상에는 박막 구조체(10)가 적용되는 전자 소자의 다양한 구조물을 더 포함할 수 있다.
제1전도층(20)은 예컨대, NbN을 포함할 수 있다. 예를 들어, 제1전도층(20)은 NbN층을 포함할 수 있다. NbN층은 유전체 물질층(30)을 형성하는 HfxA1 - xO2과 격자 매치(lattice match)가 좋아, 유전체 물질층(30)의 결정화를 촉진할 수 있다.
여기서, 베이스층(1)과 제1전도층(20) 사이에, 반도체 소자에 적용되는 전극 물질로 이루어진 전도층 예컨대, TiN 층 등이 더 구비될 수 있다. 예를 들어, 제1전도층(20)은 NbN층과 적어도 하나의 다른 전극 물질로 된 전도층의 복층 구조로 이루어질 수도 있다. 제1전도층(20)이 다른 전극 물질로 된 전도층을 더 포함하는 복층 구조인 경우에도, 제1전도층(20)의 상층부는 NbN 층으로 이루어져, 유전체 물질층(30)이 NbN 층에 접하도록 형성될 수 있다.
이와 같이, 베이스층(1)과 제1전도층(20) 사이에 반도체 소자에 적용되는 전극 물질로 된 전도층을 더 구비하거나, 제1전도층(20)을 NbN층과 적어도 하나의 다른 전극 물질로 된 전도층의 복층 구조로 형성하는 경우, 전도층은 상부층(50)과 동일 물질 또는 다른 물질로 이루어질 수 있다.
상부층(50)은 유전체 물질층(30) 상에 형성되는 것으로, 예를 들어, 반도체 소자에 적용되는 전극 물질로 형성된 제2전도층을 포함할 수 있다. 상부층(50)은 제1전도층(20)을 형성하는 물질의 성분과 적어도 하나 이상 다른 성분을 포함할 수 있다. 예를 들어, 상부층(50)은 TiN을 포함하도록 형성될 수 있다. 또한, 상부층(50)은 W, Mo, Ni 등을 포함하는 금속, RuO2, SrRuO3, ITO 등을 포함하는 전도성 산화물, 또는 그래핀(grapheme)을 포함하는 2D 물질 등 중 어느 하나를 포함할 수 있다. 상부층(50)은 또한, 질화 금속(metal nitride) 또는 질산화 금속(metal oxynitride)을 포함할 수 있다. 다른 예로서, 상부층(50)은 제1전도층(20)을 형성하는 물질로 된 층을 포함할 수 있다. 예를 들어, 상부층(50)은 NbN층을 포함할 수 있다. 여기서, 상부층(50)이 전도성 물질을 포함하는 경우를 예시하였는데, 상부층(50)을 이루는 물질은 전도성 물질에 한정되지 않으며, 실시예에 따른 박막 구조체(10)를 적용할 전자 소자 종류에 따라 달라질 수 있다.
유전체 물질층(30)은 제1전도층(20) 상에 HfxA1 - xO2을 포함하며, 강유전 특성을 가지도록 형성될 수 있다. 유전체 물질층(30)은 약 5nm 이하 두께로 형성될 수 있다. 또한 유전체 물질층(30)은 HfxA1 - xO2에서 x가 약 0.3~0.5인 조성을 가지도록 형성될 수 있다. HfxA1 - xO2의 유전체 물질층(30)을 5nm 이하 두께로 형성되는 조건을 제1조건, HfxA1 - xO2에서 x가 0.3~0.5인 조성을 가지는 조건을 제2조건이라 할 때, 유전체 물질층(30)은 제1조건 및 제2조건 중 어느 하나, 또는 둘 다를 충족하도록 형성될 수 있다. 또한, 유전체 물질층(30)은 사방정계 결정상을 가지도록 형성될 수 있다. 본 실시예에 따른 박막 구조체(10)의 HfxA1 - xO2를 포함하는 유전체 물질층(30)에서 A는 Zr을 포함할 수 있다.
예를 들어, 유전체 물질층(30)은 HfxZr1 - xO2을 약 5nm 이하 두께로 형성한 것일 수 있으며, x가 약 0.3~0.5인 조성을 가질 수 있다. 유전체 물질층(30)은 예를 들어, HfO2층을 원하는 두께로 증착한 다음, 이 HfO2층에 A 예컨대, Zr를 도핑하여 형성될 수 있다. 유전체 물질층(30)이 원하는 층 두께가 될 때까지 HfO2층 증착공정 및 A 예컨대, Zr를 도핑하는 공정을 반복하는 방식으로 유전체 물질층(30)을 형성할 수도 있다.
유전체 물질층(30)의 형성을 위해, 예를 들어, atomic layer deposition (ALD), metal organic atomic layer deposition (MOALD), chemical vapor deposition (CVD), metal organic chemical vapor deposition (MOCVD), physical vapor deposition (PVD) 등의 증착 방법이 사용될 수 있다.
도 4a 내지 도 4g는 실시예에 따른 박막 구조체(10)의 제조 과정을 개략적으로 보여준다.
먼저, 박막 구조체(10)를 형성하기 위해 도 4a에서와 같이 베이스층(1)을 준비한다. 베이스층(1)으로는 도 2 및 도 3을 참조로 설명한바와 같이 반도체 기판이나 절연성 기판 등의 기판(2)을 구비할 수 있다. 또한, 기판(2) 상에 절연층(3)을 더 구비할 수 있다.
예를 들어, 베이스층(1)으로는 반도체 기판이나 절연성 기판 등의 기판을 구비할 수 있다. 예를 들어, 베이스층(1)으로 실리콘 기판, 실리콘 카바이드 기판, 게르마늄 기판, 실리콘-게르마늄 기판 등의 다양한 반도체 기판을 적용할 수 있다. 또한, 베이스층(1)으로 사파이어 기판 등의 절연성 기판을 적용할 수 있다. 베이스층(1)에는 반도체 기판이나 절연성 기판 등의 기판에 부가하여, 실시예에 따른 박막 구조체(10)가 적용되는 전자 소자의 다양한 구조물을 더 포함할 수 있다. 또한, 베이스층(1)은 기판 상에 절연층을 더 구비할 수 있다.
도 2는 베이스층(1)으로 기판(2)을 구비하는 경우를 예시적으로 보여준다. 도 3은 베이스층(1)이 기판(2) 및 기판(2) 상의 절연층(3)을 포함하는 경우를 예시적으로 보여준다. 기판(2)으로 반도체 기판을 구비하는 경우에는, 도 3에서와 같이 기판(2) 상에 절연층(3)을 더 포함할 수 있다. 또한, 기판(2)으로 절연성 기판을 구비하는 경우에도, 도 2에서와 같이 기판(2) 상에 절연층(3)을 더 구비할 수 있다. 절연층(3)은 전기적 누설(leakage)을 억제 또는 방지하기 위한 층일 수 있다. 절연층(3)으로 Si 산화물(SiO), Al 산화물(AlO), Hf 산화물(HfO), Zr 산화물(ZrO), 또는 이차원 절연체(2D insulator) 등이 사용될 수 있다. 이차원 절연체로 h-BN (hexagonal boron nitride)과 같은 물질이 사용될 수 있다. 다만, 절연층(3)의 물질이 이에 한정되는 것은 아니다. 베이스층(1)상에는 박막 구조체(10)가 적용되는 전자 소자의 다양한 구조물을 더 포함할 수 있다.
다음으로 도 4b에서와 같이, 베이스층(1) 상에 제1전도층(20)을 형성할 수 있다. 제1전도층(20)은 예컨대, NbN을 포함할 수 있다. 예를 들어, 제1전도층(20)은 NbN층을 포함할 수 있다.
여기서, 베이스층(1)과 제1전도층(20) 사이에, 반도체 소자에 적용되는 전극 물질로 이루어진 전도층 예컨대, TiN 층 등이 더 구비될 수 있다. 또한, 제1전도층(20)은 NbN층과 적어도 하나의 다른 전극 물질로 된 전도층의 복층 구조로 이루어질 수도 있다. 제1전도층(20)이 다른 전극 물질로 된 전도층을 더 포함하는 복층 구조인 경우에도, 제1전도층(20)의 상층부는 NbN 층으로 이루어져, 유전체 물질층(30)이 NbN 층에 접하도록 형성될 수 있다.
이와 같이, 베이스층(1)과 제1전도층(20) 사이에 반도체 소자에 적용되는 전극 물질로 된 전도층을 더 구비하거나, 제1전도층(20)을 NbN층과 적어도 하나의 다른 전극 물질로 된 전도층의 복층 구조로 형성할 수 있다.
다음으로 도 4c에서와 같이, 제1전도층(20) 상에 HfxA1 - xO2을 포함하는 유전체 물질층(30)을 형성할 수 있다. 유전체 물질층(30)은 약 5nm 이하 두께로 형성될 수 있다. 또한 유전체 물질층(30)은 HfxA1 - xO2에서 x가 약 0.3~0.5인 조성을 가지도록 형성될 수 있다. 5nm 이하 두께로 형성되는 조건을 제1조건, HfxA1 - xO2에서 x가 0.3~0.5인 조성을 가지는 조건을 제2조건이라 할 때, 유전체 물질층(30)은 제1조건 및 제2조건 중 어느 하나, 또는 둘 다를 충족하도록 형성될 수 있다. 박막 구조체(10)의 HfxA1 - xO2를 포함하는 유전체 물질층(30)에서 A는 Zr을 포함할 수 있다.
예를 들어, 유전체 물질층(30)은 HfxZr1 - xO2을 약 5nm 이하 두께로 형성한 것일 수 있으며, x가 약 0.3~0.5인 조성을 가질 수 있다. 유전체 물질층(30)은 예를 들어, 제1전도층(20) 상에 HfO2층을 원하는 두께로 증착한 다음, 이 HfO2층에 A 예컨대, Zr를 도핑하여 형성될 수 있다. 유전체 물질층(30)이 원하는 층 두께가 될 때까지 HfO2층 증착공정 및 A 예컨대, Zr를 도핑하는 공정을 반복하는 방식으로 유전체 물질층(30)을 형성할 수도 있다.
유전체 물질층(30)은, 예를 들어, atomic layer deposition (ALD), metal organic atomic layer deposition (MOALD), chemical vapor deposition (CVD), metal organic chemical vapor deposition (MOCVD), physical vapor deposition (PVD) 등의 증착 방법을 사용하여 형성될 수 있다.
이와 같이, 제1전도층(20) 상에 HfxA1 - xO2의 유전체 물질층(30)을 형성하는 경우, 제1전도층(20)의 NbN층은 유전체 물질층(30)을 형성하는 HfxA1 - xO2과 격자 매치(lattice match)가 좋으므로, 유전체 물질층(30)의 결정화가 촉진될 수 있다.
다음으로 도 4d에서와 같이 유전체 물질층(30)을 제1열처리하여, 유전체 물질층(30)을 결정화시킬 수 있다. 제1열처리 과정에서 유전체 물질층(30)에 결정핵이 형성될 수 있으며, 유전체 물질층(30)은 제1결정상 예컨대, 정방정계(tegragonal) 결정상으로 결정화될 수 있다. 이때, 제1열처리 과정에서의 열처리 온도는 반도체 소자에 적용 가능한 온도 범위 예컨대, 400~600도 범위의 온도일 수 있다.
다음으로, 도 4e에서와 같이 유전체 물질층(30) 상에 상부층(50)을 형성하여, 제1전도층(20), 유전체 물질층(30), 상부층(50)을 포함하는 박막 구조체(10)의 기본 구조를 형성할 수 있다.
상부층(50)은 유전체 물질층(30) 상에 형성되는 것으로, 반도체 소자에 적응되는 전극 물질로 형성된 제2전도층을 포함할 수 있다. 상부층(50)은 제1전도층(20)을 형성하는 물질의 성분과 적어도 하나 이상 다른 성분을 포함할 수 있다. 예를 들어, 상부층(50)은 TiN을 포함하도록 형성될 수 있다. 또한, 상부층(50)은 W, Mo, Ni 등을 포함하는 금속, RuO2, SrRuO3, ITO 등을 포함하는 전도성 산화물, 또는 그래핀(grapheme)을 포함하는 2D 물질 등 중 어느 하나를 포함할 수 있다. 상부층(50)은 또한, 질화 금속(metal nitride) 또는 질산화 금속(metal oxynitride)을 포함할 수 있다. 다른 예로서, 상부층(50)은 제1전도층(20)을 형성하는 물질로 된 층을 포함할 수 있다. 예를 들어, 상부층(50)은 NbN층을 포함할 수 있다. 여기서, 상부층(50)을 이루는 물질의 종류는 실시예에 따른 박막 구조체(10)를 적용할 전자 소자에 따라 달라질 수 있다.
다음으로, 도 4e 및 도 4g에서와 같이, 유전체 물질층(30) 상에 상부층(50)을 형성한 상태에서 박막 구조체(10)를 제2열처리하여, 유전체 물질층(30)을 상변화시킬 수 있다.
도 4e를 참조하면, 제2열처리 과정에서 박막 구조체(10)에 열을 가하는 동안 유전체 물질층(30)은 전체적으로 제1결정상 예컨대, 정방정계(tegragonal) 결정상으로 결정화될 수 있다.
이후, 도 4g에서와 같이, 냉각(cooling down) 동안, 제2결정상 예컨대, 사방정계(orthorhombic) 결정상으로 상변화될 수 있다.
이때, 제2열처리 과정에서의 열처리 온도는 반도체 소자에 적용 가능한 온도 범위 예컨대, 400~600도 범위의 온도일 수 있다.
이와 같이, 상부층(50) 형성후 박막 구조체(10)에 대한 제2열처리 과정을 통해 유전체 물질층(30)을 상변화시킴으로써 유전체 물질층(30)이 강유전 특성을 나타내도록 할 수 있다.
이상에서와 같이, 제1전도층(20) 상에 유전체 물질층(30)을 형성한 후 행해지는 제1열처리 단계에서 유전체 물질층(30)에 결정핵이 형성되어 제1결정상 예컨대, 정방정계(tegragonal) 결정상으로 결정화될 수 있으며, 유전체 물질층(30) 상에 상부층(50)을 형성한 후 행해지는 제2열처리 단계에서 유전체 물질층(30)에 대한 제1결정상 예컨대, 정방정계(tegragonal) 결정상으로의 결정화가 증가하여 전체적으로 제1결정상으로 결정화된 후, 냉각동안 제2결정상 예컨대, 사방정계(orthorhombic) 결정상으로 상변화될 수 있다.
이와 같이 제조된 박막 구조체(10)에 따르면, 5nm 이하로 얇은 두께를 가지면서도 강유전 특성을 가질 수 있다.
도 5는 유전체 물질층(30)의 두께가 약 4nm인 제1전도층(20)/유전체 물질층(30)(NbN/HfxZr1-xO2) 적층 구조 샘플들에 대한 XRD 사방정계(o/t) 결정성 분석 그래프를 개략적으로 보여준다. 도 6은 유전체 물질층(30)의 두께가 약 4nm인 제1전도층(20)/유전체 물질층(30)/제2전도층(NbN/HfxZr1 - xO2/TiN) 적층 구조 샘플들에 대한 전기적 특성 그래프를 개략적으로 보여준다. 도 5 및 도 6에서는 유전체 물질층(30)의 Hf의 조성 x가 각각 0.3, 0.5, 0.6인 경우를 예시적으로 보여준다.
도 5를 살펴보면, x가 0.3, 0.5인 조성을 가지는 경우, 그래프가 큰 피크치를 보여 뚜렷한 사방정계 결정성을 나타내는 것을 알 수 있는 반면에, Hf 함량이 커져 x가 0.6인 조성을 가지는 경우 그래프가 작은 피크치를 보여 결정성을 거의 보이지 않음을 알 수 있다.
도 6을 살펴보면, 전압-커패시턴스 커브(C-V 커브)에서도, x가 0.3, 0.5인 조성을 가지는 경우 강유전 특성인 나비 모양의 히스테리시스가 분명히 나타나는 반면에, Hf의 함량이 커져 x가 0.6인 조성을 가지는 샘플의 경우 강유전 특성을 보이지 않음을 알 수 있다.
비교예로서, 도 7은 제1전도층을 TiN으로 형성하고, 유전체 물질층의 두께가 약 4nm인 TiN/HfxZr1 - xO2 비교 샘플들에 대한 XRD 사방정계(o/t) 결정성 분석 그래프를 개략적으로 보여주며, 도 8은 제1전도층 및 제2전도층(상부층)을 TiN으로 형성하고, 유전체 물질층의 두께가 약 4nm인 TiN/HfxZr1 - xO2/TiN 비교 샘플들에 대한 전기적 특성 그래프를 개략적으로 보여준다.
도 7 및 도 8에서 유전체 물질층의 Hf의 조성 x가 각각 0.3, 0.5, 0.6인 경우를 예시적으로 보여준다.
도 7을 살펴보면, x가 0.3, 0.5, 0.6인 조성을 비교 샘플들의 경우, 결정성 분석 그래프의 피크치가 전체적으로 작은 값을 나타내어, 사방정계 결정성을 거의 보이지 않음을 알 수 있다.
도 8을 살펴보면, 전압-커패시턴스 커브(C-V 커브)에서도, x가 0.3인 조성을 가지는 비교 샘플의 경우 강유전 특성인 나비 모양의 히스테리시스가 약하게 나타나 뚜렷한 강유전 특성은 나타내지 않음을 알 수 있으며, x가 0.5, 0.6인 조성을 가지는 비교 샘플의 경우 강유전 특성을 보이지 않음을 알 수 있다.
도 5 및 도 6의 실시예 샘플들과, 도 7 및 도 8의 비교 샘플들의 XRD 사방정계(o/t) 결정성 분석 그래프 및 전기적 특성 그래프로부터 알 수 있는 바와 같이, 실시예에 따른 박막 구조체(10)와 같이, 제1전도층(20)이 NbN을 포함하고, 유전체 물질층(30)이 HfxZr1 - xO2을 약 5nm 이하 두께로 형성하고, x가 약 0.3~0.5인 조성을 가지는 경우, 박막 구조체(10)를 5nm 이하로 얇은 두께로 형성하는 경우에도 강유전 특성을 가짐을 알 수 있다.
5nm 이하 두께를 가지는 HfO2층의 경우, 반도체 소자 적용 가능한 열처리 온도 예컨대, 400-600도 온도 범위에서 전체적으로 결정화되기 어렵다. 이는 HfO2의 결정화 온도와 단사 정계(monoclinic)상에서 정방정계(tetragonal) 상으로 전이되는 온도가 ZrO2에 비해 높기 때문이다. 실시예에 따른 박막 구조체(10)에 따르면, 유전체 물질층(30)을 형성하는 HfxA1 - xO2 예컨대, HfxZr1 - xO2에서 HfO2의 조성비(x)를 0.3-0.5로 제한하므로, 결정화 온도를 낮출 수 있다. 이와 같이 결정화 온도를 낮춤으로써 반도체 소자의 통상적인 열처리 온도에서 정방정계(tetragonal) 상을 형성할 수 있다. 또한, 제1전도층(20) 상에 유전체 물질층(30) 증착 후 제1열처리 단계에서 결정핵을 형성해주고, 유전체 물질층(30) 상에 상부층(50) 형성후의 제2열처리 단계에서 정방정계(tetragonal) 상으로 전체적으로 결정화(fully-crystallization) 시킨후, 냉각 과정에서 사방정계(orthorhombic) 상으로 상변화될 수 있다.
따라서, 실시예에 따른 박막 구조체(10)에 따르면, 유전체 물질층(30)의 두께를 5nm 이하로 하면서, 강유전 특성을 구현할 수 있다.
실시예에 따른 박막 구조체(10)를 적용한 전자 소자는, 커패시터, 트랜지스터 등으로 구현될 수 있다. 예를 들어, 실시예에 따른 전자 소자가 커패시터인 경우, 전자 소자는 베이스층(1) 상에 제1전도층(20), 유전체 물질층(30), 상부층(50)의 적층 구조를 가지는 박막 구조체(10)를 포함하며, 상부층(50)으로 제2전도층을 구비할 수 있다.
이러한 박막 구조체(10)를 구비하는 전자 소자는 집적 소자를 이룰 수 있다. 집적 소자는 실리콘 기반으로 형성되는 집적 회로(integrated circuit)의 일부를 이룰 수 있고, 이러한 집적 회로는 다수의 커패시터, 트랜지스터, 메모리 소자 등을 포함할 수 있다. 이러한 소자에 강유전성을 가지는 유전체 물질층(30)이 구비됨으로서 원하는 고성능, 소형화를 구현할 수 있다.
상술한 박막 구조체(10), 이의 제조방법, 전자 소자는 도면에 도시된 실시예를 참고로 설명되었으나, 이는 예시적인 것에 불과하며, 당해 분야에서 통상적 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시예가 가능하다는 점을 이해할 것이다. 상기한 설명에서 많은 사항이 구체적으로 기재되어 있으나, 그들은 발명의 범위를 한정하는 것이라기보다, 구체적인 실시예의 예시로서 해석되어야 한다. 본 발명의 범위는 따라서 설명된 실시예에 의하여 정하여 질 것이 아니고 특허 청구범위에 기재된 기술적 사상에 의해 정하여져야 한다.
1...베이스층 10...박막 구조체 20...제1전도층
30...유전체 물질층 50...상부층

Claims (20)

  1. 제1전도층;
    상기 제1전도층 상에 HfxA1 - xO2를 포함하도록 형성되며, 5nm 이하 두께로 형성되는 제1조건 및 상기 HfxA1 - xO2에서 x가 0.3~0.5인 조성을 가지는 제2조건 중 적어도 하나를 충족하도록 마련되어 강유전 특성을 가지는 유전체 물질층;
    상기 유전체 물질층 상에 형성되는 상부층;을 포함하는 박막 구조체.
  2. 제1항에 있어서, 상기 제1전도층은 NbN을 포함하는 박막 구조체.
  3. 제2항에 있어서, 상기 상부층은 상기 제1전도층을 형성하는 물질의 성분과 적어도 하나 이상 다른 성분을 포함하는 제2전도층을 포함하는 박막 구조체.
  4. 제2항에 있어서, 상기 유전체 물질층은 사방정계 결정상을 가지는 박막 구조체.
  5. 제1항에 있어서, 상기 상부층은 상기 제1전도층을 형성하는 물질의 성분과 적어도 하나 이상 다른 성분을 포함하는 제2전도층을 포함하는 박막 구조체.
  6. 제1항에 있어서, 상기 유전체 물질층은 사방정계 결정상을 가지는 박막 구조체.
  7. 제1항 내지 제6항 중 어느 한 항에 있어서, 상기 A는 Zr을 포함하는 박막 구조체.
  8. 베이스층을 준비하는 단계;
    상기 베이스층 상에 제1전도층을 형성하는 단계;
    상기 제1전도층 상에 HfxA1 - xO2를 포함하며, 5nm 이하 두께로 형성되는 제1조건 및 상기 HfxA1 - xO2에서 x가 0.3~0.5인 조성을 가지는 제2조건 중 적어도 어느 한 조건을 충족하도록 유전체 물질층을 형성하는 단계;
    상기 유전체 물질층을 결정화시키는 제1열처리 단계;
    상기 유전체 물질층 상에 상부층을 형성하는 단계;
    상기 상부층 형성후 상기 유전체 물질층을 상변화시켜 강유전 특성을 갖도록 하는 제2열처리 단계;를 포함하는 박막 구조체 제조 방법.
  9. 제8항에 있어서, 상기 유전체 물질층은 상기 제1열처리 단계에서 제1결정상으로 결정화되며, 상기 제2열처리 단계에서, 제2결정상으로 상변화되는 박막 구조체 제조 방법.
  10. 제9항에 있어서, 상기 유전체 물질층은 상기 제2열처리 단계를 거쳐 사방정계 결정상을 가지는 박막 구조체 제조 방법.
  11. 제10항에 있어서, 상기 제1열처리 단계에서 상기 유전체 물질층에 결정핵을 형성하며,
    상기 제2열처리 단계에서, 열을 가하는 동안 상기 유전체 물질층은 전체적으로 제1결정상으로 결정화된 후, 냉각동안 사방정계 결정상으로 상변화되는 박막 구조체 제조 방법.
  12. 제8항에 있어서, 상기 제1열처리 단계에서 상기 유전체 물질층에 결정핵을 형성하며,
    상기 제2열처리 단계에서, 열을 가하는 동안 상기 유전체 물질층은 전체적으로 제1결정상으로 결정화된 후, 냉각동안 사방정계 결정상으로 상변화되는 박막 구조체 제조 방법.
  13. 제8항 내지 제12항 중 어느 한 항에 있어서, 상기 제1 및 제2열처리 단계 중 적어도 하나에서 열처리 온도는 반도체 소자에 적용 가능한 온도 범위인 박막 구조체 제조 방법.
  14. 제8항 내지 제12항 중 어느 한 항에 있어서, 상기 제1전도층은 NbN을 포함하는 박막 구조체 제조 방법.
  15. 제14항에 있어서, 상기 상부층은 상기 제1전도층을 형성하는 물질의 성분과 적어도 하나 이상 다른 성분을 포함하는 제2전도층을 포함하는 박막 구조체 제조 방법.
  16. 제14항에 있어서, 상기 A는 Zr을 포함하는 박막 구조체 제조 방법.
  17. 제8항 내지 제12항 중 어느 한 항에 있어서, 상기 A는 Zr을 포함하는 박막 구조체 제조 방법.
  18. 베이스층과;
    상기 베이스층 상에 제1항 내지 제6항 중 어느 한 항의 박막 구조체;를 포함하는 전자 소자.
  19. 제18항에 있어서, 상기 A는 Zr을 포함하는 전자 소자.
  20. 제18항에 있어서, 상기 베이스층과 상기 박막 구조체 사이에 배치된 절연층을 더 포함하는 전자 소자.
KR1020190131389A 2019-10-22 2019-10-22 유전체 물질층을 포함하는 박막 구조체 및 그 제조 방법, 이를 포함하는 전자소자 KR20210047591A (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020190131389A KR20210047591A (ko) 2019-10-22 2019-10-22 유전체 물질층을 포함하는 박막 구조체 및 그 제조 방법, 이를 포함하는 전자소자
US16/827,862 US11761089B2 (en) 2019-10-22 2020-03-24 Thin film structure including dielectric material layer, method of manufacturing the same, and electronic device employing the same
US18/455,941 US20230399749A1 (en) 2019-10-22 2023-08-25 Thin film structure including dielectric material layer, method of manufacturing the same, and electronic device employing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020190131389A KR20210047591A (ko) 2019-10-22 2019-10-22 유전체 물질층을 포함하는 박막 구조체 및 그 제조 방법, 이를 포함하는 전자소자

Publications (1)

Publication Number Publication Date
KR20210047591A true KR20210047591A (ko) 2021-04-30

Family

ID=75491002

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020190131389A KR20210047591A (ko) 2019-10-22 2019-10-22 유전체 물질층을 포함하는 박막 구조체 및 그 제조 방법, 이를 포함하는 전자소자

Country Status (2)

Country Link
US (2) US11761089B2 (ko)
KR (1) KR20210047591A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11817475B2 (en) 2020-11-27 2023-11-14 Samsung Electronics Co., Ltd. Semiconductor device and semiconductor apparatus including the same

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8564094B2 (en) * 2009-09-09 2013-10-22 Micron Technology, Inc. Capacitors including at least two portions of a metal nitride material, methods of forming such structures, and semiconductor devices including such structures
US8841747B2 (en) 2011-04-20 2014-09-23 Nanya Technology Corp. Capacitor structure with metal bilayer and method for using the same
US9231206B2 (en) * 2013-09-13 2016-01-05 Micron Technology, Inc. Methods of forming a ferroelectric memory cell
US11121139B2 (en) 2017-11-16 2021-09-14 International Business Machines Corporation Hafnium oxide and zirconium oxide based ferroelectric devices with textured iridium bottom electrodes
KR102397393B1 (ko) 2017-11-28 2022-05-12 삼성전자주식회사 반도체 장치

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11817475B2 (en) 2020-11-27 2023-11-14 Samsung Electronics Co., Ltd. Semiconductor device and semiconductor apparatus including the same

Also Published As

Publication number Publication date
US20210115564A1 (en) 2021-04-22
US11761089B2 (en) 2023-09-19
US20230399749A1 (en) 2023-12-14

Similar Documents

Publication Publication Date Title
TWI557866B (zh) 利用與ｃｍｏｓ相容之反鐵電高介電材料之複合電路元件及電容器
US20150087130A1 (en) DRAM MIM Capacitor Using Non-Noble Electrodes
KR20170007811A (ko) 극성, 비대칭성, 및 비-중심-대칭성 강유전성 물질들, 그러한 물질들을 포함하는 메모리 셀들, 및 관련 디바이스들 및 방법들
EP2563720A1 (en) Perovskite material with anion-controlled dielectric properties, thin film capacitor device, and method for manufacturing the same
CN102132367A (zh) 电容器及其制造方法
US20080258191A1 (en) Capacitor device providing sufficient reliability
CN113745327A (zh) 叠层结构体以及包括其的半导体器件、半导体设备和电子设备、和制造叠层结构体的方法
US20100182730A1 (en) Ferroelectric varactor with improved tuning range
US20200091278A1 (en) Semiconductor device and method of manufacturing the same
US20230399749A1 (en) Thin film structure including dielectric material layer, method of manufacturing the same, and electronic device employing the same
US20230074895A1 (en) Thin film structure including dielectric material layer and electronic device including the same
US20090296314A1 (en) Capacitor of semiconductor device and manufacturing method thereof
US20100270601A1 (en) Semiconductor Device Having Reduced Single Bit Fails and a Method of Manufacture Thereof
Abdulazhanov et al. Tunability of ferroelectric hafnium zirconium oxide for varactor applications
JP2007234726A (ja) 半導体装置および半導体装置の製造方法
KR102246261B1 (ko) 반도체 메모리 소자용 커패시터 및 이의 제조 방법
KR20210075727A (ko) 하프늄 산화물을 포함하는 박막 구조체, 이를 포함하는 전자 소자 및 그 제조 방법
WO2009093171A1 (en) Improved phase control in hf- or zr-based high-k oxides
US20220293766A1 (en) Semiconducting Ferroelectric Device
KR20210057587A (ko) 유전체 물질층을 포함하는 박막 구조체 및 그 제조 방법, 이를 포함하는 전자소자
KR20220004433A (ko) 유전체 물질층을 포함하는 박막 구조체 및 이를 구비하는 전자소자
US20220238633A1 (en) Thin film laminate structure, integrated device including the same, and method of manufacturing the thin film laminate structure
US20230200078A1 (en) Ferroelectric Device
DE102014212483A1 (de) Komplexes Schaltungselement und Kondensator mit CMOS-kompatiblen antiferroelektrischen High-k-Materialien
EP3799538A1 (en) Thin film structure and electronic device including the same

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal