KR20220004433A - 유전체 물질층을 포함하는 박막 구조체 및 이를 구비하는 전자소자 - Google Patents

유전체 물질층을 포함하는 박막 구조체 및 이를 구비하는 전자소자 Download PDF

Info

Publication number
KR20220004433A
KR20220004433A KR1020200082265A KR20200082265A KR20220004433A KR 20220004433 A KR20220004433 A KR 20220004433A KR 1020200082265 A KR1020200082265 A KR 1020200082265A KR 20200082265 A KR20200082265 A KR 20200082265A KR 20220004433 A KR20220004433 A KR 20220004433A
Authority
KR
South Korea
Prior art keywords
layer
material layer
thin film
film structure
dielectric material
Prior art date
Application number
KR1020200082265A
Other languages
English (en)
Inventor
문태환
허진성
김상욱
이윤성
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020200082265A priority Critical patent/KR20220004433A/ko
Priority to US17/171,291 priority patent/US11456351B2/en
Publication of KR20220004433A publication Critical patent/KR20220004433A/ko
Priority to US17/952,699 priority patent/US20230015172A1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02181—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing hafnium, e.g. HfO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02189—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing zirconium, e.g. ZrO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/0228—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition deposition by cyclic CVD, e.g. ALD, ALE, pulsed CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/401—Multistep manufacturing processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4908—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET for thin film semiconductor, e.g. gate of TFT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/516—Insulating materials associated therewith with at least one ferroelectric layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/78391—Field effect transistors with field effect produced by an insulated gate the gate comprising a layer which is used for its ferroelectric properties
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B51/00—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory transistors
    • H10B51/30—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory transistors characterised by the memory core region
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B53/00—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors
    • H10B53/30—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors characterised by the memory core region
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
    • H10K10/40—Organic transistors
    • H10K10/46—Field-effect transistors, e.g. organic thin-film transistors [OTFT]
    • H10K10/462—Insulated gate field-effect transistors [IGFETs]
    • H10K10/468—Insulated gate field-effect transistors [IGFETs] characterised by the gate dielectrics
    • H10K10/472—Insulated gate field-effect transistors [IGFETs] characterised by the gate dielectrics the gate dielectric comprising only inorganic materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
    • H10K10/40—Organic transistors
    • H10K10/46—Field-effect transistors, e.g. organic thin-film transistors [OTFT]
    • H10K10/462—Insulated gate field-effect transistors [IGFETs]
    • H10K10/468—Insulated gate field-effect transistors [IGFETs] characterised by the gate dielectrics
    • H10K10/474—Insulated gate field-effect transistors [IGFETs] characterised by the gate dielectrics the gate dielectric comprising a multilayered structure
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
    • H10K10/40—Organic transistors
    • H10K10/46—Field-effect transistors, e.g. organic thin-film transistors [OTFT]
    • H10K10/462—Insulated gate field-effect transistors [IGFETs]
    • H10K10/468—Insulated gate field-effect transistors [IGFETs] characterised by the gate dielectrics
    • H10K10/478—Insulated gate field-effect transistors [IGFETs] characterised by the gate dielectrics the gate dielectric comprising a layer of composite material comprising interpenetrating or embedded materials, e.g. TiO2 particles in a polymer matrix
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02192—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing at least one rare earth metal element, e.g. oxides of lanthanides, scandium or yttrium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02194—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing more than one metal element
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K2102/00—Constructional details relating to the organic devices covered by this subclass

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Composite Materials (AREA)
  • Materials Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Semiconductor Memories (AREA)

Abstract

박막 구조체 및 이를 포함하는 전자 소자가 개시된다.
개시된 박막 구조체는, 제1물질층과 제2물질층 사이에 유전체 물질층을 구비한다. 유전체 물질층은, 플로라이트 구조를 갖는 매트릭스 물질 내에 도펀트를 포함하도록 형성된다. 유전체 물질층은 도펀트가 저농도로 균일하게 도핑되어, 강유전성을 가진다.

Description

유전체 물질층을 포함하는 박막 구조체 및 이를 구비하는 전자소자{Thin film structure including dielectric material layer and electronic device employing the same}
유전체 물질층을 포함하는 박막 구조체 및 이를 구비하는 전자소자에 관한 것이나.
최근, 전자기기의 소형화, 고성능화에 수반하여, 각종 전자 회로에 채용되는 전자 소자의 소형화, 고성능화가 요구되고 있다. 이러한 전자 회로에는 다수의 MIM(metal insulator metal) 커패시터, MOS(metal oxide semiconductor) 트랜지스터 들이 구비되며, 이의 소형화, 대용량, 고성능을 구현하기 위해서는 얇은 두께에서도 원하는 동작 특성을 나타낼 수 있는 유전체 물질층이 요구된다.
도펀트의 도핑에 의해 강유전 특성을 가지는 유전체 물질층을 포함하는 박막 구조체 및 이를 포함하는 전자소자를 제공한다.
일 유형에 따른 박막 구조체는, 제1물질층; 상기 제1물질층 상에 플로라이트 구조를 갖는 매트릭스 물질 내에 도펀트를 포함하도록 형성되며, 두께 방향으로의 도펀트의 평균 농도/농도표준편차 비가 대략 8 이상이며, 두께 균일도가 90% 이상인 강유전성을 가지는 유전체 물질층; 상기 유전체 물질층 상에 형성되는 제2물질층을 포함할 수 있다.
상기 유전체 물질층의 매트릭스 물질은 원자층 증착을 통해 형성될 수 있다.
상기 유전체 물질층의 매트릭스 물질은 산화물이며, 상기 유전체 물질층의 매트릭스 물질은 전구체와 산화제의 순차 주입을 통해 원자층 증착으로 형성되며, 상기 도펀트의 주입은 상기 유전체 물질층의 매트릭스 물질을 형성하는 전구체 주입과 산화제 주입 사이에 이루어질 수 있다.
상기 유전체 물질층의 매트릭스 물질은 금속 산화물을 포함할 수 있다.
상기 유전체 물질층의 매트릭스 물질은 HfO2, ZrO2, CeO2 중 어느 하나를 포함할 수 있다.
상기 도펀트는 Al, Si, Zr, Y, La, Gd, 및 Sr 중 적어도 어느 하나를 포함할 수 있다.
상기 제1물질층은 제1전도층이고, 상기 제2물질층은 제2전도층이며, 상기 제1전도층 및 제2전도층은 서로 같거나 적어도 한 성분이 서로 다른 전도성 물질을 포함할 수 있다.
상기 제1전도층 및 제2전도층 중 적어도 하나는, Ti, TiN, TiAlN, TiAl, Ta, TaN, W, WN, Mo, MoN, Nb, NbN, Ru, RuO, Pt, 및 Ni 중에서 선택된 적어도 어느 하나를 포함할 수 있다.
상기 제1물질층 및 제2물질층 중 어느 하나는 채널층, 다른 하나는 전도층을 포함할 수 있다.
상기 채널층은, Si, Ge, IGZO, 산화물 반도체, III-V 족 반도체 물질 중 어느 하나를 포함하는 반도체 물질, 2차원 물질, 전이금속 다이칼코게나이드, 양자점, 유기 물질 중 어느 하나를 포함할 수 있다.
상기 채널층과 상기 유전체 물질층 사이에 강유전성이 아닌 유전체층을 더 포함할 수 있다.
일 유형에 따른 전자 소자는, 베이스층과; 상기 베이스층 상에 상기한 박막 구조체;를 포함할 수 있다.
실시예에 따른 박막 구조체에 따르면, 원자층 증착을 통해 제작되며 소량의 도펀트를 추가하는 공정을 이용해 두께 방향으로 보다 균일한 도펀트 농도를 갖는 강유전성의 유전체 물질층을 포함하는 소자를 구현할 수 있다. 이러한 박막 구조체에 따르면, 두께 방향으로의 도핑 농도 균일성이 개선되어, 강유전성과 내구성이 향상될 수 있다. 또한, 이러한 박막 구조체를 적용하면, 비휘발성 메모리 소자, 차세대 메모리 소자, 뉴로모픽 소자, 커패시터 등 여러 전자소자를 구현할 수 있다.
도 1 및 도 2는 실시예에 따른 유전체 물질층을 포함하는 박막 구조체를 개략적으로 보여주는 단면도이다.
도 3a는 베이스층으로 기판을 구비하는 경우를 예시적으로 보여준다.
도 3b는 베이스층이 기판 및 기판 상에 절연층을 포함하는 경우를 예시적으로 보여준다.
도 4는 원자층 증착 방법을 활용하여 실시예에 따른 도핑된 유전체 물질층을 형성하기 위한 전구체(Precursor) 주입 싸이클, 산화제(Oxidant) 주입 싸이클, 도펀트(Dopant) 주입 서브 싸이클의 관계를 예시적으로 보여준다.
도 5a는 도 4의 원자층 증착 방법을 활용하여 생성된 저농도로 균일하게 도핑된 실시예에 따른 유전체 물질층의 모식도를 개략적으로 보여준다.
도 5b는 실시예에 따른 박막 구조체에서 유전체 물질층의 서브 싸이클 도핑 형태를 예시적으로 보여준다.
도 6은 원자층 증착 방법을 활용한 비교예의 도핑된 유전체 물질층을 형성하기 위한, 전구체(Precursor) 주입 싸이클, 산화제(Oxidant) 주입 싸이클, 도펀트(Dopant) 주입 싸이클의 관계를 보여준다.
도 7a는 도 6의 원자층 증착 방법을 활용하여 생성된 비교예의 도핑된 유전체 물질층의 모식도를 개략적으로 보여준다.
도 7b는 비교예의 박막 구조체(10')에서 유전체 물질층(30')의 도핑 형태를 개략적으로 보여준다.
도 8은 Inductively Coupled Plasma - Mass Spectroscopy(ICP-MS)를 이용해 확인한 실시예에 적용된 도핑 및 비교예에 적용된 도핑에서 도핑 횟수에 따른 Al:Hf 조성비를 보여주는 그래프로, doping으로 Al을 넣었을 때의 Hf과 Al의 양이온간 비율을 나타낸다.
도 9a 및 도 9b는 Secondary Ion Mass Spectroscopy (SIMS)를 이용해 확인한 실시예의 서브 싸이클 도핑을 활용한 유전체 물질층의 두께 방향 원소 분포 및 유전체 물질층에서 검출된 Al 이온의 신호 세기의 범위별 히스토그램을 보여준다.
도 10a 및 도 10b는 각각 SIMS를 이용해 확인한 비교예의 도핑을 활용한 유전체 물질층의 두께 방향 원소 분포 및 유전체 물질층에서 검출된 Al 이온의 신호 세기의 범위별 히스토그램을 보여준다.
도 11a 및 도 11b는 실시예의 박막 구조체를 포함하는 소자의 이력곡선을 예시적으로 보인 것으로, 유전체 물질층(30)을 서브 싸이클 도핑(SC doping)을 통해 6%-Al doped HfO2 7nm 박막으로 형성할 때, 초기 상태(pristine)와 woken-up 상태의 P-V 커브를 보여준다.
도 12a 및 도 12b는 실시예의 박막 구조체를 포함하는 소자의 이력곡선을 예시적으로 보인 것으로, 유전체 물질층(30)을 서브 싸이클 도핑(SC doping)을 통해 8%-Al doped HfO2 7nm 박막으로 형성할 때, 초기 상태(pristine)와 woken-up 상태의 P-V 커브를 보여준다.
도 13a 및 도 13b는 실시예에 따른 박막 구조체를 포함하는 소자에서 유전체 물질층을 서브 싸이클 도핑(SC doping)을 통해 6%-Al doped HfO2 7nm 박막으로 형성할 때, 소자의 내구성(endurance) 특성 및 싸이클에 따른 P-V 커브 변화를 보여준다.
도 14a 및 도 14b는 실시예에 따른 박막 구조체를 포함하는 소자에서 유전체 물질층을 서브 싸이클 도핑(SC doping)을 통해 8%-Al doped HfO2 7nm 박막으로 형성할 때, 소자의 내구성(endurance) 특성 및 싸이클에 따른 P-V 커브 변화를 보여준다.
도 15a 및 도 15b는 유전체 물질층을 비교예 방식을 통해 6%-Al doped HfO2 7nm 박막으로 형성할 때, 초기 상태(pristine)와 woken-up 상태의 P-V 커브를 보여준다.
도 16a 및 도 16b는 유전체 물질층을 비교예의 방식으로 6%-Al doped HfO2 7nm 박막으로 형성할 때, 소자의 내구성(endurance) 특성 및 싸이클에 따른 P-V 커브 변화를 보여준다.
이하, 첨부된 도면들을 참조하여 예시적인 실시예들에 대해 상세히 설명한다. 이하의 도면들에서 동일한 참조부호는 동일한 구성요소를 지칭하며, 도면상에서 각 구성요소의 크기는 설명의 명료성과 편의상 과장되어 있을 수 있다. 이하에서 설명되는 실시예들은 단지 예시적인 것으로, 이러한 실시예들로부터 다양한 변형이 가능하다.
이하에서, "상부" 나 "상"이라고 기재된 것은 접촉하여 바로 위에 있는 것뿐만 아니라 비접촉으로 위에 있는 것도 포함할 수 있다. 제 1, 제 2 등의 용어는 다양한 구성요소들을 설명하는데 사용될 수 있지만, 하나의 구성요소를 다른 구성요소로부터 구별하는 목적으로만 사용된다. 이러한 용어들은 구성 요소들의 물질 또는 구조가 다름을 한정하는 것이 아니다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다. 또한 어떤 부분이 어떤 구성요소를 "포함"한다고 할 때, 이는 특별히 반대되는 기재가 없는 한 다른 구성요소를 제외하는 것이 아니라 다른 구성요소를 더 포함할 수 있는 것을 의미한다. “상기”의 용어 및 이와 유사한 지시 용어의 사용은 단수 및 복수 모두에 해당하는 것일 수 있다.
유전체 물질(dielectric material)에 전기장(electric field)이 인가되면 극성을 띤 분자들이 정렬하는 유전 분극(dielectric polarization) 현상이 발생한다. 분극의 정도는 전기장에 비례한다. 유전 분극의 정도가 인가된 전기장에 비례하는 정도는 유전율로 표현될 수 있다. 유전 물질의 유전율(permittivity, ε)은 통상 진공의 유전율(ε0)에 대한 비율을 의미하는, 비유전율(relative permittivity, εr)로 표현될 수 있고, 이는 유전 상수(dielectric constant)로 불리기도 한다. 유전율은 절대적인 수치를 다루는 것은 아니기 때문에, 상기 표현들이 혼용될 수도 있다.
한편, 유전체 물질의 분자 구조에 의해, 유전 분극이 비례하는 정도는 인가된 전기장의 방향에 따라 다르게 나타날 수 있다.
강유전성(ferroelectri property)을 나타내는 물질의 경우, 인가된 전기장(E)에 의해 유전 분극이 형성된 후 인가된 전기장이 사라진 뒤에도 0이 되지 않고 일정량의 잔류 분극을 나타내게 된다. 즉, 강유전성을 나타내는 물질은 인가되는 전기장(E)의 이력에 의존하는 분극 특성을 가지게 되며, 강유전성은 상유전성에 비해 일반적으로 보다 높은 유전율을 나타내며, 또한, 인가된 전기장이 사라진 뒤에도 잔류 분극 특징을 나타내는 점에서 비휘발성 메모리 소자로의 응용가능성을 제공한다.
HfO2를 이용한 강유전체의 경우, (Hf,Zr)O2 고용체(HZO)를 만들거나 금속 원소를 HfO2에 도핑하여 형성할 수 있다.
강유전상을 얻을 수 있는 조성 범위가 넓은 HZO의 경우, ZrO2의 낮은 결정화온도로 인해 박막을 쉽게 결정화 시킬 수 있으나, 그와 동시에 후속 공정에서 받는 thermal budget 등에 의해 이미 형성된 박막이 쉽게 변형을 일으켜 누설전류 특성이 쉽게 열화될 수 있다.
즉, Zr을 활용할 경우 낮은 결정화 온도가 장점이 되는 동시에 thermal budget이 클 경우 쉽게 상유전체로 상전이가 일어나므로, 그 용도에 따라 결정화 온도가 높은 Al이나 Si등을 도펀트로 사용하는 강유전 박막의 연구도 Ferroelectric FET 관련 분야에서 각광받고 있다.
그러나 강유전성 형성을 위해 요구되는 도펀트의 농도(5~15%)가 높지 않기 때문에 원자층 증착(ALD)를 통해 박막을 제조할 경우 cycle by cycle로 증착되는 특성상 낮은 농도를 균일하게 증착하기 어렵다.
원자층 증착(ALD)를 이용하여 이종의 금속원소를 도핑하고자 할 경우 매트릭스가 되는 산화물의 증착 싸이클 사이에 도핑이 되는 이종 금속산화물을 증착할 수 있다. 시간에 따라 연속적으로 증착되지 않는 원자층 증착의 특성 상 각각의 금속원소층이 순서대로 쌓일 수 있다.
이러한 원자층 증착 방식으로 매트릭스가 되는 산화물 박막을 증착하는 싸이클 사이에 도펀트가 되는 원소를 포함하는 산화물 박막을 증착하는 싸이클을 끼워 넣는 경우, 도핑 농도를 매트릭스와 도펀트 간의 싸이클의 비로 조절을 하기 때문에 원리적으로 두께방향으로 불균일한 도핑 농도를 얻게 되며, 미세한 도핑 농도 조절이 어렵게 된다.
반면에, 이하에서 설명하는 실시예에 따른 박막 구조체에 따르면, 소량의 도펀트를 추가하는 공정을 이용해 두께 방향으로 보다 균일한 도펀트 농도를 갖는 강유전성의 유전체 물질층을 포함하는 소자를 구현할 수 있다.
실시예에 따른 박막 구조체에 따르면, 균일한 도펀트 농도를 가지며 이러한 강유전 특성을 나타내는 유전체 물질층을 포함하므로, FERAM등의 비휘발성 메모리 소자, 차세대 메모리 소자, 뉴로모픽 소자, 커패시터 등 여러 전자소자에 적용 가능하다.
도 1 및 도 2는 실시예에 따른 유전체 물질층(30)을 포함하는 박막 구조체(10)를 개략적으로 보여주는 단면도이다.
도 1 및 도 2를 참조하면, 실시예에 따른 박막 구조체(10)는 베이스층(1) 상에 순차로 적층되는 제1물질층(20), 유전체 물질층(30), 제2물질층(50)을 포함한다. 유전체 물질층(30)은 도펀트의 도핑에 의해 강유전 특성을 가지며 균일한 도핑 농도를 가지도록 형성될 수 있다. 제1물질층(20)과 유전체 물질층(30) 사이, 유전체 물질층(30)과 제2물질층(50) 사이 중 적어도 어느 하나에는 다른 물질층 예컨대, 강유전성을 가지지 않는 유전체층(25)이 더 구비될 수 있다. 도 2는 제1물질층(20)과 유전체 물질층(30) 사이에 유전체층(25)이 구비되는 경우를 예시적으로 보여준다.
베이스층(1)으로는 반도체 기판이나 절연성 기판 등의 기판을 구비할 수 있다. 예를 들어, 베이스층(1)으로 실리콘 기판, 실리콘 카바이드 기판, 게르마늄 기판, 실리콘-게르마늄 기판 등의 다양한 반도체 기판을 적용할 수 있다. 또한, 베이스층(1)으로 사파이어 기판 등의 절연성 기판을 적용할 수 있다. 베이스층(1)에는 반도체 기판이나 절연성 기판 등의 기판에 부가하여, 실시예에 따른 박막 구조체(10)가 적용되는 전자 소자의 다양한 구조물을 더 포함할 수 있다. 또한, 베이스층(1)은 기판 상에 절연층을 더 구비할 수 있다.
도 3a는 베이스층(1)으로 기판(2)을 구비하는 경우를 예시적으로 보여준다. 도 3b는 베이스층(1)이 기판(2) 및 기판(2) 상에 절연층(3)을 포함하는 경우를 예시적으로 보여준다. 기판(2)으로 반도체 기판을 구비하는 경우에는, 도 3b에서와 같이 기판(2) 상에 절연층(3)을 더 포함할 수 있다. 또한, 기판(2)으로 절연성 기판을 구비하는 경우에도, 도 3b에서와 같이 기판(2) 상에 절연층(3)을 더 구비할 수 있다. 절연층(3)은 전기적 누설(leakage)을 억제 또는 방지하기 위한 층일 수 있다. 절연층(3)으로 Si 산화물(SiO), Al 산화물(AlO), Hf 산화물(HfO), Zr 산화물(ZrO), 또는 이차원 절연체(2D insulator) 등이 사용될 수 있다. 이차원 절연체로 h-BN (hexagonal boron nitride)과 같은 물질이 사용될 수 있다. 다만, 절연층(3)의 물질이 이에 한정되는 것은 아니다. 베이스층(1)상에는 박막 구조체(10)가 적용되는 전자 소자의 다양한 구조물을 더 포함할 수 있다.
실시예에 따르면, 제1물질층(20)은 제1전도층 예컨대, 하부 금속 전극층, 제2물질층(50)은 제2전도층 예컨대, 상부 금속 전극층일 수 있다. 이때, 제1물질층(20) 및 제2물질층(50)은 서로 같거나, 적어도 한 성분이 서로 다른 전도성 물질을 포함할 수 있다. 즉, 제1물질층(20) 및 제2물질층(50)은 각각 전극층일 수 있으며, 서로 같거나, 적어도 한 성분이 서로 다른 전도성 물질을 포함할 수 있다. 예를 들어, 상기 제1물질층(20) 및 제2물질층(50) 중 적어도 하나는, Ti, TiN, TiAlN, TiAl, Ta, TaN, W, WN, Mo, MoN, Nb, NbN, Ru, RuO, Pt, 및 Ni 중에서 선택된 적어도 어느 하나를 포함할 수 있다.
이와 같이 제1물질층(20)으로 제1전도층, 제2물질층(50)으로 제2전도층을 포함하는 경우, 실시예에 따른 박막 구조체(10)는, 강유전 특성을 가지며 균일한 도핑 농도를 가지는 유전체 물질층(30)을 포함하는 커패시터 소자 등으로 구현될 수 있다.
한편, 제1물질층(20) 및 제2물질층(50) 중 어느 하나는 채널층을 포함하고, 다른 하나는 전도층을 포함할 수 있다. 예를 들어, 제1물질층(20)은 하부 채널층을 포함하며, 제2물질층(50)은 전도층 예컨대, 상부 전극층을 포함할 수 있다. 다른 예로서, 제1물질층(20)이 전도층을 포함하고, 제2물질층(50)이 상부 채널층을 포함하도록 형성될 수도 있다.
제1 및 제2물질층(50) 중 어느 하나로 적용되는 채널층은 반도체 물질, 2차원 물질, 전이금속 다이칼코게나이드, 양자점, 유기 물질 중 어느 하나를 포함할 수 있다. 여기서, 반도체 물질은, Si, Ge, IGZO, 산화물 반도체, III-V 족 반도체 물질 중 적어도 어느 하나를 포함할 수 있다. 양자점은 예를 들어, 콜로이드 양자점이나 나노결정 구조를 포함할 수 있다. 또한, 제1 및 제2물질층(50) 중 나머지 하나로 적용되는 전도층은, 전도성 물질을 포함하는 것으로, 예를 들어, Ti, TiN, TiAlN, TiAl, Ta, TaN, W, WN, Mo, MoN, Nb, NbN, Ru, RuO, Pt, 및 Ni 중에서 선택된 적어도 어느 하나를 포함할 수 있다.
예를 들어, 제1물질층(20)은 하부 반도체 채널층을 포함하며, 제2물질층(50)은 상부 전극층을 포함할 수 있다. 여기서, 제1물질층(20) 즉, 하부 반도체 채널층과 유전체 물질층(30) 사이에 도 2에서와 같이 강유전성이 아닌 유전체층(25)을 더 포함할 수 있다.
이와 같이, 제1물질층(20) 및 제2물질층(50) 중 어느 하나로 채널층을 포함하고, 다른 하나로 전도층을 포함하는 경우, 실시예에 따른 박막 구조체(10)는, 강유전 특성을 가지며 균일한 도핑 농도를 가지는 유전체 물질층(30)을 포함하는 커패시터 소자 또는 트랜지스터 소자의 게이트 구조로 구현될 수 있다. 이러한 박막 구조체(10)를 구비하는 전자 소자는 강유전성을 가지는 유전체 물질층(30)을 구비함에 의해 원하는 고성능, 소형화된 메모리 소자, 뉴로모픽 소자 등으로 구현될 수 있다.
한편, 유전체 물질층(30)은 제1물질층(20) 상에 강유전 특성을 가지며 균일한 도핑 농도를 가지도록 형성되는 것으로, 플로라이트(Fluorite) 구조를 갖는 매트릭스(matrix) 물질 내에 도펀트를 포함하도록 형성될 수 있다. 유전체 물질층(30)은 강유전 특성을 가지는 범위내의 도펀트 농도 즉, 저농도의 도펀트 농도를 가지도록 형성될 수 있다. 예를 들어, 유전체 물질층(30)은 약 5% 내지 약 15%의 저농도의 도펀트 농도를 가져, 강유전 특성을 가지도록 형성될 수 있다.
이때, 유전체 물질층(30)은 두께 방향으로의 도펀트의 평균 농도(m)와 농도표준편차(σ)의 비 즉, 도펀트의 평균농도/농도표준편과(m/σ) 비가 대략 8 이상이도록 형성될 수 있다. 또한, 유전체 물질층(30)은 원자층 증착을 통해 형성되어 3차원 구조에서 두께 균일도가 90% 이상이도록 형성될 수 있다. 이러한 유전체 물질층(30)은 두께 방향으로 균일한 도펀트 농도를 가져, 강유전성과 내구성이 향상된 강유전체층을 구현할 수 있다.
유전체 물질층(30)의 매트릭스 물질은 원자층 증착을 통해 형성될 수 있다. 유전체 물질층(30)의 매트릭스 물질은 산화물일 수 있으며, 전율고용체로 형성될 수 있다.
예를 들어, 유전체 물질층(30)의 매트릭스 물질은 전구체와 산화제의 순차 주입 싸이클을 통해 원자층 증착으로 형성될 수 있다. 이때, 매트릭스 물질의 전구체는 예컨대, 금속 전구체일 수 있다. 매트릭스 물질의 전구체가 금속 전구체인 경우, 유전체 물질층(30)의 매트릭스 물질은 금속산화물일 수 있다. 예를 들어, 유전체 물질층(30)의 매트릭스 물질은 HfO2, ZrO2, CeO2 등의 산화물일 수 있으며, 이러한 물질들의 전율고용체일 수 있다.
한편, 유전체 물질층(30)의 도펀트는 예를 들어, Al, Si, Zr, Y, La, Gd, 및 Sr 중 적어도 어느 하나를 포함할 수 있다. 즉, 유전체 물질층(30)의 도펀트는 예를 들어, Al, Si, Zr, Y, La, Gd, 및 Sr 중 어느 하나를 포함하거나, 그 조합을 포함할 수 있다.
예를 들어, 유전체 물질층(30)은, HfO2를 Al 도펀트로 균일 도핑하여 강유전 특성을 가지도록 형성될 수 있다.
실시예에 따른 박막 구조체(10)에 있어서, 유전체 물질층(30)은 예를 들어, 매트릭스 물질은 산화물이며, 매트릭스 물질이 전구체 예컨대, 금속 전구체와 산화제의 순차 주입 싸이클을 통해 원자층 증착으로 형성되며, 도펀트 주입을 위해 유전체 물질층(30)의 매트릭스 물질을 형성하는 전구체와 산화제의 순차 주입 싸이클 중간중간에 도펀트를 주입하여 도핑하는 서브 싸이클 도핑(Sub cycle(SC) doping)을 추가할 수 있다. 이때, 서브 싸이클 도핑은 전구체 주입 싸이클 예컨대, 금속 전구체 주입 싸이클 다음에 이루어질 수 있다.
이에 따라, 매트릭스 물질의 전구체(Precursor)와 산화제(Oxidant)의 순차 주입 싸이클(cycle)을 통해 원자층 증착으로 매트릭스 물질을 형성하는 중간중간에, 도펀트 서브 싸이클(dopant sub cycle)을 전구체 주입 싸이클 다음에 추가함으로써, 매트릭스 물질에 도펀트를 저농도로 균일 도핑할 수 있으므로, 유전체 물질층(30)은 두께 방향으로의 도펀트의 평균 농도(m)와 농도표준편차(σ)의 비 즉, 도펀트의 평균농도/농도표준편과(m/σ) 비가 대략 8 이상인 균일한 도핑 농도를 갖는 강유전체층을 구현할 수 있다.
예를 들어, 유전체 물질층(30)을 HfO2를 Al 도펀트로 도핑하여 강유전 특성을 가지도록 형성하는 경우, HfO2의 매트릭스 물질이 Hf 전구체와 산화제의 순차 주입을 통해 원자층 증착으로 형성되며, 순차 주입 중간중간 Hf 전구체 주입 다음에 Al 도펀트 서브 싸이클 도핑(sub cycle(SC) doping)이 이루어질 수 있으며, 이어서 산화제 주입이 이루어질 수 있다. 이에 따라, Al이 저농도로 균일 도핑된 HfO2으로 된 강유전 특성의 유전체 물질층(30)을 형성할 수 있다.
도 4는 원자층 증착 방법을 활용하여 실시예에 따른 도핑된 유전체 물질층(30)을 형성하기 위한 전구체(Precursor) 주입 싸이클, 산화제(Oxidant) 주입 싸이클, 도펀트(Dopant) 주입 서브 싸이클의 관계를 예시적으로 보여준다. 도 5a는 도 4의 원자층 증착 방법을 활용하여 생성된 저농도로 균일하게 도핑된 실시예에 따른 유전체 물질층(30)의 모식도를 개략적으로 보여준다. 도 5b는 실시예에 따른 박막 구조체(10)에서 유전체 물질층(30)의 서브 싸이클 도핑 형태를 예시적으로 보여준다. 도 5a에서 A는 전구체, b는 도펀트, O는 산소를 나타낸다.
도 4를 참조하면, 유전체 물질층(30)을 강유전 특성을 나타내도록 저농도로 균일한 도핑 농도를 가지도록 형성하기 위해, 예를 들어, 매트릭스 물질의 전구체(Precursor)와 산화제(Oxidant)의 순차 주입 싸이클(cycle)을 통해 원자층 증착으로 매트릭스 물질을 형성하는 중간중간에, 도펀트 서브 싸이클(dopant sub cycle)을 전구체 주입 싸이클 다음에 추가할 수 있다. 즉, 도핑 싸이클은 도 4에서와 같이 전구체 주입 싸이클과 산화제 주입 싸이클 사이에 위치할 수 있다.
이 경우, 도 5a의 모식도에서와 같이, 도펀트(B)가 독립적으로 산화되는 것이 아니라, 원자층 증착되는 전구체(A)가 채우지 못한 공간에 흡착되어 산화되므로, 도펀트(B)가 극미량만이 도핑되며, 1cycle의 도펀트 추가마다 도핑되는 도펀트(B)의 양이 작을 수 있다. 이 경우, 극미량의 도펀트(B)를 두께 방향으로 균일하게 도핑할 수 있으므로, 강유전 특성을 나타낼 수 있는 저농도 도핑이 이루어지며 또한, 두께 방향으로의 도핑 농도 균일성을 확보할 수 있다. 도 5b에서 Ma는 유전체 물질층(30)에서 극미량의 도펀트 존재하는 영역을 예시적으로 나타내며, Mb는 도펀트가 존재하지 않는 영역을 예시적으로 나타낸다. 도 5b에서 예시적으로 보인 바와 같이, 서브 싸이클 도핑을 통해, 1 cycle 도펀트 추가마다 극미량의 도펀트가 도핑되므로, 원하는 도핑 농도 달성을 위해 서브 싸이클 도핑이 많은 횟수로 이루어져, 유전체 물질층(30) 전체적으로는 도핑 농도 균일성이 증대될 수 있어, 두께 방향으로의 도핑 농도 균일성이 확보될 수 있다.
원자층 증착 방법을 활용하여 실시예에 따른 도핑된 유전체 물질층(30)을 형성하기 위한 전구체(Precursor) 주입 싸이클, 산화제(Oxidant)의 주입 싸이클, 도펀트(Dopant) 주입 서브 싸이클의 관계를 예시적으로 보여준다.
도 6은 원자층 증착 방법을 활용한 비교예의 도핑된 유전체 물질층(30')을 형성하기 위한, 전구체(Precursor) 주입 싸이클, 산화제(Oxidant) 주입 싸이클, 도펀트(Dopant) 주입 싸이클의 관계를 보여준다. 도 7a는 도 6의 원자층 증착 방법을 활용하여 생성된 비교예의 도핑된 유전체 물질층(30')의 모식도를 개략적으로 보여준다. 도 7b는 비교예의 박막 구조체(10')에서 유전체 물질층(30')의 도핑 형태를 개략적으로 보여준다. 도 7b의 비교예에서는 박막 구조체(10')가 도 1 및 도 5b에 도시된 실시예의 박막 구조체(10)와 유전체 물질층(30')만 차이가 있는 것으로 예를 들어 표현한다. 도 7a에서 A는 전구체, b는 도펀트, O는 산소를 나타낸다.
도 6을 참조하면, 비교예에서는 박막 구조체(10')에 따르면, 유전체 물질층(30')을 강유전 특성을 나타내도록 저농도로 도핑하기 위해, 예를 들어, 매트릭스 물질의 전구체와 산화제의 순차 주입 싸이클을 통해 원자층 증착으로 매트릭스 물질을 형성하는 중에, 전구체 주입 대신에 도펀트를 주입할 수 있다.
즉, 비교예에서, 도펀트 주입은 전구체 주입 대신에 이루어져, 도핑 싸이클은 도 6에서와 같이 산화제 주입 싸이클과 산화제 주입 싸이클 사이에 위치할 수 있다. 이 경우, 도 7a의 모식도에서와 같이, 도펀트(B)는 전구체(A)에 대해 독립적으로 산화된다. 즉, 비교예에서는, 도 7a의 모식도에서 알 수 있는 바와 같이, 도펀트(B) 예컨대, 이종의 금속이 도핑된 AO 박막을 제작하고자 하면 n번의 AO 증착 싸이클마다 BO를 증착하는 식일 수 있다. 이러한 비교예에 따르면, 유전체 물질층(30')에 대해 강유전 특성을 나타낼 수 있는 저농도 도핑이 어려울 뿐만 아니라, 두께 방향으로의 도핑 농도 또한 불균일 하게 된다. 도 7b에서 Ma'는 유전체 물질층(30')에서 도펀트 존재하는 영역을 예시적으로 나타내며, Mb'는 도펀트가 존재하지 않는 영역을 나타낸다. 도 7b에서와 같이, 도핑 싸이클이 전구체 주입 대신에 이루어지는 비교예의 도핑에 따르면, 도펀트가 독립적으로 산화되므로, 1 cycle 도펀트 추가마다 다량의 도펀트가 도핑되어, 원하는 도핑 농도 달성을 위한 도핑 횟수가 실시예에 따른 서브 싸이클 도핑에 비해 작으며, 유전체 물질층(30') 전체적으로는 두께 방향으로의 도핑 농도 또한 불균일 하게 된다.
예를 들어, 강유전성 유전체 물질층을 형성하기 위해, 다양한 증착방식의 활용될 수 있지만 원자층 증착(ALD)을 이용할 수 있다. 원자층 증착의 경우 금속원소의 전구체와 산소원인 산화제를 교차하여 주입하여 금속 산화물을 증착할 수 있다.
도펀트를 활용하는 강유전성 유전체 물질층을 형성하기 위해, 원자층 증착을 이용하여 이종의 금속원소를 도핑하고자 할 경우 매트릭스 물질이 되는 산화물의 증착 싸이클 사이에 도핑이 되는 이종 금속산화물을 증착할 수 있다. 시간에 따라 연속적으로 증착되지 않는 원자층 증착의 특성 상 각각의 금속원소층이 순서대로 쌓일 수 있다.
도 6, 도 7a 및 도 7b을 참조로 설명한 비교예의 유전체 물질층(30') 형성은, 이종의 금속(B)이 도핑된 AO 박막을 제작하고자 하면 n번의 AO 증착 싸이클마다 BO를 증착하는 식일 수 있다. 이러한 방식은 매트릭스내에 국부적으로 높은 B의 농도 분포를 유발하며, 증착 당 들어가는 B의 최소 농도를 조절하기 어려울 수 있다. 이와 같이, 원자층 증착 방식으로 매트릭스가 되는 산화물 박막을 증착하는 싸이클 사이에 도펀트 원소를 포함하는 산화물 박막을 증착하는 싸이클을 끼워 넣으므로, 비교예의 방식으로 원자층 증착을 이용하는 경우, 도핑 농도를 매트릭스와 도펀트 간의 싸이클의 비로 조절을 하기 때문에 원리적으로 두께방향으로 불균일한 도핑 농도를 얻게 되며, 미세한 도핑 농도 조절이 어렵게 된다.
반면에, 실시예에 따른 박막 구조체(10)의 유전체 물질층(30) 형성시에는, 원자층 증착을 통해 금속원소의 전구체와 산소원인 산화제를 교차하여 주입하여 산화물 박막을 증착하는 중간중간에 서브 싸이클 도핑(sub-cycle(SC) doping)을 수행하여 도펀트 농도 균일성이 향상된 강유전성 유전체 물질층(30)이 얻어질 수 있다.
즉, 서브 싸이클 도핑은 전구체 주입 싸이클과 산화제 주입 싸이클 사이에 이루어질 수 있으며, 이러한 서브 싸이클 도핑에 따르면, 1cycle의 도펀트 추가마다 들어가는 도펀트 양이 비교예의 경우보다 훨씬 작기 때문에, 1cycle 도펀트 추가마다 극미량의 도펀트가 도핑되어, 두께 방향으로의 도핑 농도의 균일성이 개선되고, 이로 인해 유전체 물질층(30)의 강유전성과 내구성이 향상될 수 있다.
이하에서는, 금속 원소 예컨대, Al를 HfO2에 도핑하여 HfO2 기반 강유전성 유전체 물질층(30)을 형성한 경우를 예를 들어, 실시예와 비교예를 비교하여 살펴본다.
도 8은 Inductively Coupled Plasma - Mass Spectroscopy(ICP-MS)를 이용해 확인한 실시예에 적용된 도핑 및 비교예에 적용된 도핑에서 도핑 횟수에 따른 Al:Hf 조성비를 보여주는 그래프로, doping으로 Al을 넣었을 때의 Hf과 Al의 양이온간 비율을 나타낸다. 도 8에서 Al cycle은 비교예의 일반적인 도핑을 적용한 것이며, Al sub-cycle은 실시예의 서브 싸이클 도핑(SC doping)을 적용한 것이다. 동일한 6%의 Al농도를 유전체 물질층에 포함시키고자 할 때, 비교예의 도핑은 2회 Al 주입이 필요하며, 실시예의 서브 싸이클 도핑(SC doping)은 9회 Al 주입이 필요하다.
도 9a 및 도 9b는 Secondary Ion Mass Spectroscopy (SIMS)를 이용해 확인한 실시예의 서브 싸이클 도핑을 활용한 유전체 물질층(30)의 두께 방향 원소 분포 및 유전체 물질층(30)에서 검출된 Al 이온의 신호 세기의 범위별 히스토그램을 보여준다. 도 10a 및 도 10b는 각각 SIMS를 이용해 확인한 비교예의 도핑을 활용한 유전체 물질층(30')의 두께 방향 원소 분포 및 유전체 물질층(30')에서 검출된 Al 이온의 신호 세기의 범위별 히스토그램을 보여준다.
도 9a 및 도 9b는 21nm 두께의 HfO2 박막에 실시예의 서브 싸이클 도핑(SC doping) 방식으로 Al을 27회 주입한 샘플에 대한 두께 방향으로의 ion 신호의 세기 및 Al ion 신호 세기의 히스토그램이다. 도 10a 및 도 10b는 21nm 두께의 HfO2 박막에 비교예의 도핑 방식으로 Al을 6회 주입한 샘플에 대한 두께 방향으로의 ion 신호의 세기 및 Al ion 신호 세기의 히스토그램이다.
도 9a 및 도 10a의 비교, 도 9b 및 도 10b의 비교에 의해 알 수 있는 바와 같이, 실시예에서와 같이 서브 싸이클 도핑(SC doping)을 적용하였을 때 Al의 농도가 두께 방향으로 더 균일함을 알 수 있다. 여기서, 신호의 세기와 이온 농도가 비례관계임을 고려할 때 농도의 균일도를 표준편차(σ) 와 평균(m)의 비로 지표화할 수 있다. 농도의 균일도가 실시예의 서브 싸이클 도핑(SC doping)의 경우 8.98, 비교예의 도핑의 경우 6.67로, 실시예의 서브 싸이클 도핑(SC doping)의 경우가 더 균일함을 확인할 수 있다. 즉, 실시예에 따르면, 유전체 물질층(30)은 두께 방향으로의 도펀트의 평균 농도/농도표준편차 비가 대략 8 이상이도록 형성될 수 있음을 알 수 있다. 또한, 이러한 도핑 농도 균일성은, 1 cycle 도펀트 추가마다 극미량의 도펀트가 도핑되어 이루어지므로, 원자층 증착을 통해 유전체 물질층(30)은 두께 균일도 또한 90% 이상으로 형성될 수 있다.
도 11a 및 도 11b, 도 12a 및 도 12b는 실시예의 박막 구조체(10)를 포함하는 소자의 이력곡선을 예시적으로 보인 것으로, 도 11a 및 도 11b는 유전체 물질층(30)을 서브 싸이클 도핑(SC doping)을 통해 6%-Al doped HfO2 7nm 박막으로 형성할 때, 초기 상태(pristine)와 woken-up 상태의 P-V 커브를 보여준다. 도 12a 및 도 12b는 유전체 물질층(30)을 서브 싸이클 도핑(SC doping)을 통해 8%-Al doped HfO2 7nm 박막으로 형성할 때, 초기 상태(pristine)와 woken-up 상태의 P-V 커브를 보여준다.
도 11a 및 도 11b에서 알 수 있는 바와 같이, Al이 HfO2 7nm에 6% SC doping이 되었을 경우 pristine 상태에서부터 강유전성을 나타내며, wake-up 이후에 큰 2Pr 값 (>35 μC/cm2)을 보인다. 도 12a 및 도 12b에서 알 수 있는 바와 같이, Al이 HfO2 7nm에 8% SC doping 되었을 경우 pristine 상태에서 반강유전성을 나타내며, wake-up 이후 multi-level 혹은 neuromorphic 소자에 응용되기 유용한 구동 전압에 따른 Vc의 차이를 나타내는 강유전성을 보인다.
도 13a 및 도 13b는 실시예에 따른 박막 구조체(10)를 포함하는 소자에서 유전체 물질층(30)을 서브 싸이클 도핑(SC doping)을 통해 6%-Al doped HfO2 7nm 박막으로 형성할 때, 소자의 내구성(endurance) 특성 및 싸이클에 따른 P-V 커브 변화를 보여준다. 도 14a 및 도 14b는 실시예에 따른 박막 구조체(10)를 포함하는 소자에서 유전체 물질층(30)을 서브 싸이클 도핑(SC doping)을 통해 8%-Al doped HfO2 7nm 박막으로 형성할 때, 소자의 내구성(endurance) 특성 및 싸이클에 따른 P-V 커브 변화를 보여준다.
도 13a 및 도 13b, 도 14a 및 도 14b에서 알 수 있는 바와 같이, 유전체 물질층(30)으로 약 6% 및 8%의 Al이 도핑된 7nm HfO2 박막이 형성된 소자 예컨대, 커패시터는 전기적 신호의 인가에 의해 스위칭 가능한 자발 분극이 증가하는 wake-up 현상을 나타낼 수 있다. 또한, 3.5 MV/cm의 전계로 105 번 스위칭 시킬 때까지 박막의 자발 분극이 꾸준히 증가할 수 있다.
도 15a 및 도 15b는 유전체 물질층(30')을 비교예 방식을 통해 6%-Al doped HfO2 7nm 박막으로 형성할 때, 초기 상태(pristine)와 woken-up 상태의 P-V 커브를 보여준다.
도 15a 및 도 15b과 도 11a 및 도 11b의 비교에 의해 알 수 있는 바와 같이, 비교예 방식을 통해 형성된 샘플은 균일도가 낮은 도펀트 분포를 가져, 동일한 Al 조성임에도 불구하고 pristine 상태에서 반강유전성에 가까운 특성을 나타내고, wake-up 이후에도 상대적으로 작은 2Pr (<20 μC/cm2)값을 보인다.
도 16a 및 도 16b는 유전체 물질층(30')을 비교예의 방식으로 6%-Al doped HfO2 7nm 박막으로 형성할 때, 소자의 내구성(endurance) 특성 및 싸이클에 따른 P-V 커브 변화를 보여준다.
도 16a 및 도 16b와 도 13a 및 도 13b의 비교에 의해 알 수 있는 바와 같이, 전기적 신호의 인가에 의해 스위칭 가능한 자발 분극이 증가하는 wake-up 현상을 나타내며, 도펀트 농도 분포 여부와 관계없이 3.5 MV/cm의 전계로 스위칭시킴에 따라 샘플의 자발 분극이 꾸준히 증가한다. 하지만, 도펀트 분포 균일도가 낮은 샘플의 경우 확연히 낮은 내구성을 보인다.
이상에서와 같이, 실시예에 따른 박막 구조체(10)에 따르면, 플로라이트 구조를 갖는 매트릭스 물질 내에 도펀트를 포함하도록 형성되며, 두께 방향으로의 도펀트의 평균 농도/농도표준편차 비가 대략 8 이상이며, 두께 균일도가 90% 이상인 강유전 특성을 가지는 유전체 물질층(30)을 포함한다.
따라서, 실시예에 따른 박막 구조체(10)는 균일한 도펀트 농도를 가지며 강유전 특성을 나타내는 유전체 물질층(30)을 포함하므로, FERAM등의 비휘발성 메모리 소자, 차세대 메모리 소자, 뉴로모픽 소자, 커패시터, 트랜지스터 등 여러 전자소자에 적용 가능하다.
이러한 박막 구조체(10)를 구비하는 전자 소자는 집적 소자를 이룰 수 있다. 집적 소자는 실리콘 기반으로 형성되는 집적 회로(integrated circuit)의 일부를 이룰 수 있고, 이러한 집적 회로는 다수의 커패시터, 트랜지스터, 메모리 소자 등을 포함할 수 있다. 이러한 소자에 강유전성을 가지는 유전체 물질층(30)이 구비됨으로서 원하는 고성능, 소형화를 구현할 수 있다.
상술한 박막 구조체(10) 및 이를 구비하는 전자 소자는 도면에 도시된 실시예를 참고로 설명되었으나, 이는 예시적인 것에 불과하며, 당해 분야에서 통상적 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시예가 가능하다는 점을 이해할 것이다. 상기한 설명에서 많은 사항이 구체적으로 기재되어 있으나, 그들은 발명의 범위를 한정하는 것이라기보다, 구체적인 실시예의 예시로서 해석되어야 한다. 본 발명의 범위는 따라서 설명된 실시예에 의하여 정하여 질 것이 아니고 특허 청구범위에 기재된 기술적 사상에 의해 정하여져야 한다.
1…베이스층 10…박막 구조체
20…제1물질층 25…유전체층
30…유전체 물질층 50…제2물질층

Claims (20)

  1. 제1물질층;
    상기 제1물질층 상에 플로라이트 구조를 갖는 매트릭스 물질 내에 도펀트를 포함하도록 형성되며, 두께 방향으로의 도펀트의 평균 농도/농도표준편차 비가 대략 8 이상이며, 두께 균일도가 90% 이상인 강유전성을 가지는 유전체 물질층;
    상기 유전체 물질층 상에 형성되는 제2물질층을 포함하는 박막 구조체.
  2. 제1항에 있어서, 상기 유전체 물질층의 매트릭스 물질은 원자층 증착을 통해 형성되는 박막 구조체.
  3. 제2항에 있어서, 상기 유전체 물질층의 매트릭스 물질은 산화물이며,
    상기 유전체 물질층의 매트릭스 물질은 전구체와 산화제의 순차 주입을 통해 원자층 증착으로 형성되며,
    상기 도펀트의 주입은 상기 유전체 물질층의 매트릭스 물질을 형성하는 전구체 주입과 산화제 주입 사이에 이루어지는 박막 구조체.
  4. 제3항에 있어서, 상기 유전체 물질층의 매트릭스 물질은 금속 산화물을 포함하는 박막 구조체.
  5. 제4항에 있어서, 상기 유전체 물질층의 매트릭스 물질은 HfO2, ZrO2, CeO2 중 어느 하나를 포함하는 박막 구조체.
  6. 제5항에 있어서, 상기 도펀트는 Al, Si, Zr, Y, La, Gd, 및 Sr 중 적어도 어느 하나를 포함하는 박막 구조체.
  7. 제4항에 있어서, 상기 도펀트는 Al, Si, Zr, Y, La, Gd, 및 Sr 중 적어도 어느 하나를 포함하는 박막 구조체.
  8. 제1항에 있어서, 상기 유전체 물질층의 매트릭스 물질은 금속 산화물을 포함하는 박막 구조체.
  9. 제8항에 있어서, 상기 유전체 물질층의 매트릭스 물질은 HfO2, ZrO2, CeO2 중 어느 하나를 포함하는 박막 구조체.
  10. 제9항에 있어서, 상기 도펀트는 Al, Si, Zr, Y, La, Gd, 및 Sr 중에서 선택된 적어도 어느 하나를 포함하는 박막 구조체.
  11. 제8항에 있어서, 상기 도펀트는 Al, Si, Zr, Y, La, Gd, 및 Sr 중에서 선택된 적어도 어느 하나를 포함하는 박막 구조체.
  12. 제1항 내지 제11항 중 어느 한 항에 있어서, 상기 제1물질층은 제1전도층이고,
    상기 제2물질층은 제2전도층이며,
    상기 제1전도층 및 제2전도층은 서로 같거나 적어도 한 성분이 서로 다른 전도성 물질을 포함하는 박막 구조체.
  13. 제12항에 있어서, 상기 제1전도층 및 제2전도층 중 적어도 하나는, Ti, TiN, TiAlN, TiAl, Ta, TaN, W, WN, Mo, MoN, Nb, NbN, Ru, RuO, Pt, 및 Ni 중에서 선택된 적어도 어느 하나를 포함하는 박막 구조체.
  14. 제1항 내지 제11항 중 어느 한 항에 있어서, 상기 제1물질층 및 제2물질층 중 어느 하나는 채널층, 다른 하나는 전도층을 포함하는 박막 구조체.
  15. 제14항에 있어서, 상기 채널층은,
    Si, Ge, IGZO, 산화물 반도체, III-V 족 반도체 물질 중 어느 하나를 포함하는 반도체 물질, 2차원 물질, 전이금속 다이칼코게나이드, 양자점, 유기 물질 중 어느 하나를 포함하는 박막 구조체.
  16. 제14항에 있어서, 상기 채널층과 상기 유전체 물질층 사이에 강유전성이 아닌 유전체층을 더 포함하는 박막 구조체.
  17. 베이스층과;
    상기 베이스층 상에 제1항 내지 제11항 중 어느 한 항의 박막 구조체;를 포함하는 전자 소자.
  18. 제17항에 있어서, 상기 제1물질층은 제1전도층이고,
    상기 제2물질층은 제2전도층이며,
    상기 제1전도층 및 제2전도층은 서로 같거나 적어도 한 성분이 서로 다른 전도성 물질을 포함하는 전자 소자.
  19. 제18항에 있어서, 상기 제1전도층 및 제2전도층 중 적어도 하나는, Ti, TiN, TiAlN, TiAl, Ta, TaN, W, WN, Mo, MoN, Nb, NbN, Ru, RuO, Pt, 및 Ni 중에서 선택된 적어도 어느 하나를 포함하는 전자 소자.
  20. 제17항에 있어서, 상기 제1물질층 및 제2물질층 중 어느 하나는 채널층, 다른 하나는 전도층을 포함하며,
    상기 채널층은,
    Si, Ge, IGZO, 산화물 반도체, III-V 족 반도체 물질 중 어느 하나를 포함하는 반도체 물질, 2차원 물질, 전이금속 다이칼코게나이드, 양자점, 유기 물질 중 어느 하나를 포함하는 전자 소자.
KR1020200082265A 2020-07-03 2020-07-03 유전체 물질층을 포함하는 박막 구조체 및 이를 구비하는 전자소자 KR20220004433A (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020200082265A KR20220004433A (ko) 2020-07-03 2020-07-03 유전체 물질층을 포함하는 박막 구조체 및 이를 구비하는 전자소자
US17/171,291 US11456351B2 (en) 2020-07-03 2021-02-09 Thin film structure including dielectric material layer and electronic device employing the same
US17/952,699 US20230015172A1 (en) 2020-07-03 2022-09-26 Thin film structure including dielectric material layer and electronic device employing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020200082265A KR20220004433A (ko) 2020-07-03 2020-07-03 유전체 물질층을 포함하는 박막 구조체 및 이를 구비하는 전자소자

Publications (1)

Publication Number Publication Date
KR20220004433A true KR20220004433A (ko) 2022-01-11

Family

ID=79167595

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020200082265A KR20220004433A (ko) 2020-07-03 2020-07-03 유전체 물질층을 포함하는 박막 구조체 및 이를 구비하는 전자소자

Country Status (2)

Country Link
US (2) US11456351B2 (ko)
KR (1) KR20220004433A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023163499A1 (ko) * 2022-02-24 2023-08-31 주성엔지니어링(주) 유전막과 그를 포함한 커패시터 및 그들의 제조 방법

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20130043452A1 (en) * 2011-08-15 2013-02-21 Unity Semiconductor Corporation Structures And Methods For Facilitating Enhanced Cycling Endurance Of Memory Accesses To Re-Writable Non Volatile Two Terminal Memory Elements
US9231206B2 (en) * 2013-09-13 2016-01-05 Micron Technology, Inc. Methods of forming a ferroelectric memory cell
US20150255267A1 (en) 2014-03-09 2015-09-10 Tokyo Electron Limited Atomic Layer Deposition of Aluminum-doped High-k Films
US10153155B2 (en) 2015-10-09 2018-12-11 University Of Florida Research Foundation, Incorporated Doped ferroelectric hafnium oxide film devices
TWI621215B (zh) * 2016-12-27 2018-04-11 National Taiwan Normal University 快閃記憶體結構及其製造方法
US11193206B2 (en) 2017-03-15 2021-12-07 Versum Materials Us, Llc Formulation for deposition of silicon doped hafnium oxide as ferroelectric materials
KR20180111303A (ko) 2017-03-31 2018-10-11 에스케이하이닉스 주식회사 강유전성 메모리 장치 및 그 제조 방법
US20190057860A1 (en) 2017-08-18 2019-02-21 Lam Research Corporation Methods for improving performance in hafnium oxide-based ferroelectric material using plasma and/or thermal treatment

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023163499A1 (ko) * 2022-02-24 2023-08-31 주성엔지니어링(주) 유전막과 그를 포함한 커패시터 및 그들의 제조 방법

Also Published As

Publication number Publication date
US20230015172A1 (en) 2023-01-19
US20220005923A1 (en) 2022-01-06
US11456351B2 (en) 2022-09-27

Similar Documents

Publication Publication Date Title
US11398263B2 (en) Semiconductor structures, memory cells and devices comprising ferroelectric materials, systems including same, and related methods
KR101973248B1 (ko) 극성, 비대칭성, 및 비-중심-대칭성 강유전성 물질들, 그러한 물질들을 포함하는 메모리 셀들, 및 관련 디바이스들 및 방법들
CN110854198A (zh) 逻辑开关器件及其制造方法
US20210035994A1 (en) Methods for forming ferroelectric memory devices
KR20210138993A (ko) 박막 구조체 및 이를 포함하는 반도체 소자
KR20200021276A (ko) 전자 소자 및 그 제조방법
EP1831930B1 (en) Semiconductor device with a superparaelectric gate insulator
KR20170121082A (ko) 반도체 강유전체 기억소자의 제조방법 및 반도체 강유전체 기억 트랜지스터
US11646375B2 (en) Ferroelectric thin-film structure and electronic device including the same
CN112563323A (zh) 铁电薄膜结构、形成其的方法和系统及包括其的电子器件
KR20200024067A (ko) 로직 스위칭 소자 및 그 제조방법
KR20220004433A (ko) 유전체 물질층을 포함하는 박막 구조체 및 이를 구비하는 전자소자
US20230399749A1 (en) Thin film structure including dielectric material layer, method of manufacturing the same, and electronic device employing the same
JP2002353422A (ja) 高誘電率材料を有するｍｆｍｏｓキャパシタおよびその製造方法
KR20210057587A (ko) 유전체 물질층을 포함하는 박막 구조체 및 그 제조 방법, 이를 포함하는 전자소자
KR20180013091A (ko) 하프니아 계열 강유전체를 포함하는 반도체 소자, 및 그 제조 방법
KR20210119199A (ko) 전자 소자 및 그 제조방법
KR102314131B1 (ko) 강유전체 커패시터 소자 및 그 제조 방법
WO2022190817A1 (ja) 強誘電性薄膜の形成方法、それを備える半導体装置
CN114988470B (zh) 一种氧化铪基铁电薄膜、电容结构、晶体管及制备方法
KR20230009733A (ko) 유전체층을 포함하는 층 구조 및 그 제조방법과 층 구조를 포함하는 전자소자
KR20230086507A (ko) 고유전체 및 그 제조방법, 고유전체 제조에 사용되는 타겟 물질, 고유전체를 포함하는 전자소자 및 이를 포함하는 전자장치
CN118159034A (zh) 包括铁电薄膜的电子器件、半导体器件和制造铁电薄膜的方法
WO2024022788A1 (en) Memory cell and methods for processing a memory capacitor
CN117690958A (zh) 基于含有金属间隙杂质的介电材料的半导体器件

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal