KR20200024067A - 로직 스위칭 소자 및 그 제조방법 - Google Patents
로직 스위칭 소자 및 그 제조방법 Download PDFInfo
- Publication number
- KR20200024067A KR20200024067A KR1020190008347A KR20190008347A KR20200024067A KR 20200024067 A KR20200024067 A KR 20200024067A KR 1020190008347 A KR1020190008347 A KR 1020190008347A KR 20190008347 A KR20190008347 A KR 20190008347A KR 20200024067 A KR20200024067 A KR 20200024067A
- Authority
- KR
- South Korea
- Prior art keywords
- material region
- ferroelectric material
- ferroelectric
- layer
- domain switching
- Prior art date
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 15
- 239000000463 material Substances 0.000 claims abstract description 201
- 239000010409 thin film Substances 0.000 claims description 59
- 238000000034 method Methods 0.000 claims description 36
- 238000000137 annealing Methods 0.000 claims description 27
- 239000000758 substrate Substances 0.000 claims description 23
- 239000004065 semiconductor Substances 0.000 claims description 22
- 239000013078 crystal Substances 0.000 claims description 20
- 230000010287 polarization Effects 0.000 claims description 16
- 239000002019 doping agent Substances 0.000 claims description 12
- 229910052710 silicon Inorganic materials 0.000 claims description 11
- 230000006399 behavior Effects 0.000 claims description 10
- 230000005684 electric field Effects 0.000 claims description 9
- 239000004020 conductor Substances 0.000 claims description 8
- RKTYLMNFRDHKIL-UHFFFAOYSA-N copper;5,10,15,20-tetraphenylporphyrin-22,24-diide Chemical compound [Cu+2].C1=CC(C(=C2C=CC([N-]2)=C(C=2C=CC=CC=2)C=2C=CC(N=2)=C(C=2C=CC=CC=2)C2=CC=C3[N-]2)C=2C=CC=CC=2)=NC1=C3C1=CC=CC=C1 RKTYLMNFRDHKIL-UHFFFAOYSA-N 0.000 claims description 8
- 150000004767 nitrides Chemical class 0.000 claims description 6
- 239000002096 quantum dot Substances 0.000 claims description 6
- 229910052688 Gadolinium Inorganic materials 0.000 claims description 4
- 229910000577 Silicon-germanium Inorganic materials 0.000 claims description 4
- 229910052782 aluminium Inorganic materials 0.000 claims description 4
- 229910052735 hafnium Inorganic materials 0.000 claims description 4
- 229910052746 lanthanum Inorganic materials 0.000 claims description 4
- 229910052712 strontium Inorganic materials 0.000 claims description 4
- 229910052727 yttrium Inorganic materials 0.000 claims description 4
- 229910052726 zirconium Inorganic materials 0.000 claims description 4
- 229910052732 germanium Inorganic materials 0.000 claims description 3
- 229910052751 metal Inorganic materials 0.000 description 16
- 239000002184 metal Substances 0.000 description 16
- 230000000694 effects Effects 0.000 description 14
- 230000000052 comparative effect Effects 0.000 description 7
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 4
- 238000010586 diagram Methods 0.000 description 4
- 239000002159 nanocrystal Substances 0.000 description 4
- 239000010703 silicon Substances 0.000 description 4
- 238000000231 atomic layer deposition Methods 0.000 description 3
- 238000005229 chemical vapour deposition Methods 0.000 description 3
- 238000010438 heat treatment Methods 0.000 description 3
- 239000000203 mixture Substances 0.000 description 3
- 230000002269 spontaneous effect Effects 0.000 description 3
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 2
- 230000003321 amplification Effects 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 230000007423 decrease Effects 0.000 description 2
- 229910021389 graphene Inorganic materials 0.000 description 2
- 239000012212 insulator Substances 0.000 description 2
- 238000005259 measurement Methods 0.000 description 2
- 150000002736 metal compounds Chemical class 0.000 description 2
- 238000003199 nucleic acid amplification method Methods 0.000 description 2
- 238000005240 physical vapour deposition Methods 0.000 description 2
- 238000012546 transfer Methods 0.000 description 2
- 229910052723 transition metal Inorganic materials 0.000 description 2
- 150000003624 transition metals Chemical class 0.000 description 2
- 229910052582 BN Inorganic materials 0.000 description 1
- PZNSFCLAULLKQX-UHFFFAOYSA-N Boron nitride Chemical compound N#B PZNSFCLAULLKQX-UHFFFAOYSA-N 0.000 description 1
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 229920001940 conductive polymer Polymers 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 238000005137 deposition process Methods 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 230000000704 physical effect Effects 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
- 238000003860 storage Methods 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/78391—Field effect transistors with field effect produced by an insulated gate the gate comprising a layer which is used for its ferroelectric properties
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B60—VEHICLES IN GENERAL
- B60K—ARRANGEMENT OR MOUNTING OF PROPULSION UNITS OR OF TRANSMISSIONS IN VEHICLES; ARRANGEMENT OR MOUNTING OF PLURAL DIVERSE PRIME-MOVERS IN VEHICLES; AUXILIARY DRIVES FOR VEHICLES; INSTRUMENTATION OR DASHBOARDS FOR VEHICLES; ARRANGEMENTS IN CONNECTION WITH COOLING, AIR INTAKE, GAS EXHAUST OR FUEL SUPPLY OF PROPULSION UNITS IN VEHICLES
- B60K35/00—Instruments specially adapted for vehicles; Arrangement of instruments in or on vehicles
- B60K35/10—Input arrangements, i.e. from user to vehicle, associated with vehicle functions or specially adapted therefor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76841—Barrier, adhesion or liner layers
- H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
- H01L21/76846—Layer combinations
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/15—Structures with periodic or quasi periodic potential variation, e.g. multiple quantum wells, superlattices
- H01L29/157—Doping structures, e.g. doping superlattices, nipi superlattices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
- H01L29/51—Insulating materials associated therewith
- H01L29/516—Insulating materials associated therewith with at least one ferroelectric layer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/6684—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a ferroelectric gate insulator
-
- B60K2370/12—
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Chemical & Material Sciences (AREA)
- Combustion & Propulsion (AREA)
- Transportation (AREA)
- Mechanical Engineering (AREA)
- Semiconductor Memories (AREA)
Abstract
로직 스위칭 소자 및 그 제조방법에 관해 개시되어 있다. 개시된 로직 스위칭 소자는 게이트전극에 인접한 도메인 스위칭층(domain switching layer)을 포함할 수 있다. 상기 도메인 스위칭층은 강유전 물질 영역과 반강유전 물질 영역을 포함할 수 있다. 상기 도메인 스위칭층은 비메모리 요소일 수 있다. 상기 로직 스위칭 소자는 채널요소, 상기 채널요소에 연결된 소오스 및 드레인, 상기 채널요소에 대향하여 배치된 상기 게이트전극 및 상기 채널요소와 상기 게이트전극 사이에 배치된 상기 도메인 스위칭층을 포함할 수 있다.
Description
개시된 실시예들은 로직 스위칭 소자 및 그 제조방법에 관한 것이다.
기존 실리콘 기반의 트랜지스터는 동작 특성의 개선 및 스케일 다운(scaling down)에 한계가 있다. 예를 들어, 기존 실리콘 기반의 트랜지스터에서 동작 전압과 전류 특성을 측정하면, 서브문턱 스윙(subthreshold swing)(SS) 값은 아래의 수식과 같이 주어지는데, SS 값은 약 60 mV/dec가 한계인 것으로 알려져있다.
여기서, kB는 볼츠만 상수(Boltzmann constant), T는 절대 온도(absolute temperature), q는 기본 전하(elementary charge), CD는 공핍층(depletion layer)의 커패시턴스, Cins는 게이트절연체(gate insulator)의 커패시턴스이다.
트랜지스터의 사이즈가 감소함에 따라, 동작 전압을 약 0.8 V 이하로 낮추기 어려운 요인으로 인해, 파워 밀도(power density)는 증가하게 된다. 따라서, 소자의 스케일 다운에 한계가 있다. 서브문턱 스윙(SS)과 같은 동작 특성을 개선할 수 있고 스케일 다운에 유리하며 제어 효율을 높일 수 있는 소자의 개발이 요구된다.
네거티브 커패시턴스(negative capacitance) 효과를 이용한 로직 스위칭 소자를 제공한다. 강유전(ferroelectric) 물질 및 반강유전(anti-ferroelectric) 물질을 이용하는 로직 스위칭 소자를 제공한다. 서브문턱 스윙(SS)과 같은 동작 특성을 개선할 수 있고 제어 효율을 높일 수 있으며 스케일 다운에 유리한 로직 스위칭 소자를 제공한다. 상기한 로직 스위칭 소자의 제조방법을 제공한다.
일 측면(aspect)에 따르면, 채널요소; 상기 채널요소에 연결된 소오스 및 드레인; 상기 채널요소에 대향하여 배치된 게이트전극; 및 상기 채널요소와 상기 게이트전극 사이에 배치된 도메인 스위칭층(domain switching layer);을 포함하고, 상기 도메인 스위칭층은 비메모리(non-memory) 요소이고, 강유전 도메인을 포함하는 강유전(ferroelectric) 물질 영역과 반강유전 도메인을 포함하는 반강유전(anti-ferroelectric) 물질 영역을 구비하는, 로직 스위칭 소자가 제공된다.
상기 도메인 스위칭층은, 외부 전기장에 따른 분극의 변화에서, 실질적으로 비이력(non-hysteresis) 거동 특성을 가질 수 있다.
상기 도메인 스위칭층은 적어도 하나의 상기 강유전 물질 영역과 적어도 하나의 상기 반강유전 물질 영역이 상기 게이트전극에 평행한 방향으로 배열된 구조를 가질 수 있다.
상기 도메인 스위칭층은 적어도 하나의 상기 강유전 물질 영역과 적어도 하나의 상기 반강유전 물질 영역이 상기 게이트전극에 수직한 방향으로 배열된 구조를 가질 수 있다.
상기 도메인 스위칭층은 적어도 하나의 상기 강유전 물질 영역과 적어도 하나의 상기 반강유전 물질 영역이 상기 게이트전극에 평행한 방향으로 배열된 구조와 수직한 방향으로 배열된 구조의 조합을 포함할 수 있다.
상기 강유전 물질 영역과 상기 반강유전 물질 영역은 동일한 베이스 물질을 포함할 수 있고, 서로 다른 결정상을 가질 수 있다.
상기 강유전 물질 영역은 orthorhombic 결정상을 포함할 수 있고, 상기 반강유전 물질 영역은 tetragonal 결정상을 포함할 수 있다.
상기 강유전 물질 영역과 상기 반강유전 물질 영역은 서로 다른 도핑 농도를 가질 수 있다.
상기 강유전 물질 영역과 상기 반강유전 물질 영역은 서로 다른 도핑 물질을 포함할 수 있다.
상기 강유전 물질 영역 및 상기 반강유전 물질 영역 중 적어도 하나는 Hf계 산화물 및 Zr계 산화물 중 적어도 하나를 포함할 수 있다.
상기 강유전 물질 영역 및 상기 반강유전 물질 영역 중 적어도 하나는 도펀트(dopant)를 포함할 수 있고, 상기 도펀트는 Si, Al, Zr, Y, La, Gd, Sr 및 Hf 중 적어도 하나를 포함할 수 있다.
상기 도메인 스위칭층에서 상기 강유전 물질 영역과 상기 반강유전 물질 영역의 부피 비율은 약 10:90 내지 약 90:10 범위일 수 있다.
상기 도메인 스위칭층은 상기 채널요소에 직접 접촉될 수 있다.
상기 채널요소와 상기 도메인 스위칭층 사이에 배치된 절연층을 더 포함할 수 있다.
상기 채널요소와 상기 도메인 스위칭층 사이에 배치된 절연층; 및 상기 절연층과 상기 도메인 스위칭층 사이에 배치된 도전층;을 더 포함할 수 있다.
상기 채널요소는 Si, Ge, SiGe, Ⅲ-Ⅴ족 반도체, 산화물 반도체, 질화물 반도체, 질산화물 반도체, 이차원 물질(2D material), 양자점(quantum dot) 및 유기 반도체 중 적어도 하나를 포함할 수 있다.
다른 측면에 따르면, 채널요소를 포함하는 기판을 마련하는 단계; 상기 채널요소 상에 비정질 박막을 형성하는 단계; 상기 비정질 박막 상에 도전성 물질층을 형성하는 단계; 및 상기 비정질 박막을 어닐링(annealing)하여 상기 비정질 박막으로부터 도메인 스위칭층을 형성하는 단계;를 포함하고, 상기 도메인 스위칭층은 비메모리(non-memory) 요소이고, 강유전 도메인을 포함하는 강유전 물질 영역과 반강유전 도메인을 포함하는 반강유전 물질 영역을 구비하도록 형성되는, 로직 스위칭 소자의 제조방법이 제공된다.
상기 강유전 물질 영역과 상기 반강유전 물질 영역은 서로 다른 결정상을 가질 수 있다.
상기 강유전 물질 영역은 orthorhombic 결정상을 포함할 수 있고, 상기 반강유전 물질 영역은 tetragonal 결정상을 포함할 수 있다.
상기 강유전 물질 영역과 상기 반강유전 물질 영역은 서로 다른 도핑 농도를 가질 수 있다.
상기 강유전 물질 영역과 상기 반강유전 물질 영역은 서로 다른 도핑 물질을 포함할 수 있다.
상기 강유전 물질 영역 및 상기 반강유전 물질 영역 중 적어도 하나는 Hf계 산화물 및 Zr계 산화물 중 적어도 하나를 포함할 수 있다.
상기 어닐링은 약 400℃ 내지 약 1200℃의 온도로 수행할 수 있다.
상기 제조방법은 상기 도전성 물질층으로부터 게이트전극을 형성하는 단계를 더 포함할 수 있다.
상기 제조방법은 상기 채널요소에 연결된 소오스 및 드레인을 형성하는 단계를 더 포함할 수 있다.
네거티브 커패시턴스 효과를 이용하는 로직 스위칭 소자를 구현할 수 있다. 강유전 물질 및 반강유전 물질을 모두 적용한 로직 스위칭 소자를 구현할 수 있다. 서브문턱 스윙(SS)과 같은 동작 특성을 개선할 수 있고 제어 효율을 높일 수 있으며 스케일 다운에도 유리한 로직 스위칭 소자를 구현할 수 있다. 상기 로직 스위칭 소자를 이용하여 다양한 전자소자/장치/회로/시스템을 구현할 수 있다.
도 1은 일 실시예에 따른 로직 스위칭 소자를 보여주는 단면도이다.
도 2 및 도 3은 다른 실시예들에 따른 로직 스위칭 소자에 적용할 수 있는 도메인 스위칭층 및 게이트전극의 적층 구조를 보여주는 단면도이다.
도 4는 다른 실시예에 따른 로직 스위칭 소자의 도메인 스위칭층 아래에 적용될 수 있는 하부 구조를 보여주는 단면도이다.
도 5는 다른 실시예에 따른 로직 스위칭 소자의 도메인 스위칭층 아래에 적용될 수 있는 하부 구조를 보여주는 단면도이다.
도 6은 다른 실시예에 따른 로직 스위칭 소자에 적용할 수 있는 도메인 스위칭층 및 게이트전극의 적층 구조를 보여주는 단면도이다.
도 7은 다른 실시예에 따른 로직 스위칭 소자에 적용할 수 있는 도메인 스위칭층 및 게이트전극의 적층 구조를 보여주는 단면도이다.
도 8은 일 실시예에 따른 것으로, 도메인 스위칭층을 구성함에 있어서, 강유전체와 반강유전체를 이용한 커패시턴스 매칭(capacitance matching)을 예시적으로 보여주는 그래프이다.
도 9는 비교예에 따른 소자의 구성을 보여주는 단면도이다.
도 10은 비교예에 따른 것으로, 강유전체와 유전체를 이용한 커패시턴스 매칭(capacitance matching)을 보여주는 그래프이다.
도 11 내지 도 14는 각각 강유전체, 반강유전체, 강유전체와 반강유전체의 조합 및 유전체의 특성을 보여주는 그래프이다.
도 15는 실시예에 따른 것으로, 금속/HfZrO층/금속 구조에서 HfZrO층의 구성/물성에 따른 유전상수(dielectric constant)-전압(voltage) 특성을 측정한 결과를 보여주는 그래프이다.
도 16은 실시예에 따른 것으로, 도 15에서 설명한 금속/HfZrO층/금속 구조에서 분극(polarization)-전압(voltage) 특성을 측정한 결과를 보여주는 그래프이다.
도 17a는 반강유전 도미넌트(anti-ferroelectric dominant)한 경우의 도메인층(DL1)의 구성(도메인 배열)을 예시적으로 보여주는 단면도이다.
도 17b를 참조하면, 강유전 도미넌트(ferroelectric dominant)한 경우의 도메인층(DL2)의 구성(도메인 배열)을 예시적으로 보여주는 단면도이다.
도 18은 실시예에 따라 제조한 Al:HfO 박막의 구성/물성에 따른 유전상수-전압 특성을 측정한 결과를 보여주는 그래프이다.
도 19는 도 18의 결과를 얻는데 사용한 소자의 구조를 보여주는 단면도이다.
도 20은 일 실시예에 따른 로직 스위칭 소자의 서브문턱 스윙(subthreshold swing)(SS) 특성이 개선되는 효과를 설명하기 위한 그래프이다.
도 21은 다른 실시예에 따른 로직 스위칭 소자를 보여주는 단면도이다.
도 22a 내지 도 22c는 일 실시예에 따른 로직 스위칭 소자의 제조방법을 보여주는 단면도이다.
도 23은 일 실시예에 따른 전자 소자의 아키텍쳐(architecture)를 개략적으로 보여주는 개념도이다.
도 24는 다른 실시예에 따른 전자 소자의 아키텍쳐(architecture)를 개략적으로 보여주는 개념도이다.
도 2 및 도 3은 다른 실시예들에 따른 로직 스위칭 소자에 적용할 수 있는 도메인 스위칭층 및 게이트전극의 적층 구조를 보여주는 단면도이다.
도 4는 다른 실시예에 따른 로직 스위칭 소자의 도메인 스위칭층 아래에 적용될 수 있는 하부 구조를 보여주는 단면도이다.
도 5는 다른 실시예에 따른 로직 스위칭 소자의 도메인 스위칭층 아래에 적용될 수 있는 하부 구조를 보여주는 단면도이다.
도 6은 다른 실시예에 따른 로직 스위칭 소자에 적용할 수 있는 도메인 스위칭층 및 게이트전극의 적층 구조를 보여주는 단면도이다.
도 7은 다른 실시예에 따른 로직 스위칭 소자에 적용할 수 있는 도메인 스위칭층 및 게이트전극의 적층 구조를 보여주는 단면도이다.
도 8은 일 실시예에 따른 것으로, 도메인 스위칭층을 구성함에 있어서, 강유전체와 반강유전체를 이용한 커패시턴스 매칭(capacitance matching)을 예시적으로 보여주는 그래프이다.
도 9는 비교예에 따른 소자의 구성을 보여주는 단면도이다.
도 10은 비교예에 따른 것으로, 강유전체와 유전체를 이용한 커패시턴스 매칭(capacitance matching)을 보여주는 그래프이다.
도 11 내지 도 14는 각각 강유전체, 반강유전체, 강유전체와 반강유전체의 조합 및 유전체의 특성을 보여주는 그래프이다.
도 15는 실시예에 따른 것으로, 금속/HfZrO층/금속 구조에서 HfZrO층의 구성/물성에 따른 유전상수(dielectric constant)-전압(voltage) 특성을 측정한 결과를 보여주는 그래프이다.
도 16은 실시예에 따른 것으로, 도 15에서 설명한 금속/HfZrO층/금속 구조에서 분극(polarization)-전압(voltage) 특성을 측정한 결과를 보여주는 그래프이다.
도 17a는 반강유전 도미넌트(anti-ferroelectric dominant)한 경우의 도메인층(DL1)의 구성(도메인 배열)을 예시적으로 보여주는 단면도이다.
도 17b를 참조하면, 강유전 도미넌트(ferroelectric dominant)한 경우의 도메인층(DL2)의 구성(도메인 배열)을 예시적으로 보여주는 단면도이다.
도 18은 실시예에 따라 제조한 Al:HfO 박막의 구성/물성에 따른 유전상수-전압 특성을 측정한 결과를 보여주는 그래프이다.
도 19는 도 18의 결과를 얻는데 사용한 소자의 구조를 보여주는 단면도이다.
도 20은 일 실시예에 따른 로직 스위칭 소자의 서브문턱 스윙(subthreshold swing)(SS) 특성이 개선되는 효과를 설명하기 위한 그래프이다.
도 21은 다른 실시예에 따른 로직 스위칭 소자를 보여주는 단면도이다.
도 22a 내지 도 22c는 일 실시예에 따른 로직 스위칭 소자의 제조방법을 보여주는 단면도이다.
도 23은 일 실시예에 따른 전자 소자의 아키텍쳐(architecture)를 개략적으로 보여주는 개념도이다.
도 24는 다른 실시예에 따른 전자 소자의 아키텍쳐(architecture)를 개략적으로 보여주는 개념도이다.
이하, 실시예들에 따른 로직 스위칭 소자 및 그 제조방법을 첨부된 도면을 참조하여 상세하게 설명한다. 첨부된 도면에 도시된 층이나 영역들의 폭 및 두께는 명세서의 명확성 및 설명의 편의성을 위해 다소 과장되어 있을 수 있다. 상세한 설명 전체에 걸쳐 동일한 참조번호는 동일한 구성요소를 나타낸다.
도 1은 일 실시예에 따른 로직 스위칭 소자를 보여주는 단면도이다. 여기서, 로직 스위칭 소자는 로직 트랜지스터일 수 있다. '로직 스위칭 소자'라는 용어는 메모리 소자(메모리 트랜지스터)와 대비되는 개념으로, 비메모리용의 ON/OFF용 스위칭 소자를 의미할 수 있다.
도 1을 참조하면, 채널요소(10)가 구비되고, 채널요소(10)에 전기적으로 연결된 소오스(20) 및 드레인(30)이 구비될 수 있다. 소오스(20)는 채널요소(10)의 제1 영역에 전기적으로 연결/접촉될 수 있고, 드레인(30)은 채널요소(10)의 제2 영역에 전기적으로 연결/접촉될 수 있다. 채널요소(10), 소오스(20) 및 드레인(30)은 소정의 기판(100) 내에 구비될 수 있다. 기판(100)의 서로 다른 영역에 불순물을 주입하여 소오스(20) 및 드레인(30)을 형성할 수 있고, 소오스(20)와 드레인(30) 사이의 기판(100) 영역이 채널요소(채널영역)(10)로 정의될 수 있다. 기판(100)은, 예컨대, Si 기판일 수 있지만, Si 이외에 다른 물질, 예컨대, Ge, SiGe, Ⅲ-Ⅴ족 반도체 등을 포함하는 기판일 수 있다. 이 경우, 채널요소(10)는 Si, Ge, SiGe 또는 Ⅲ-Ⅴ족 반도체를 포함할 수 있다. 기판(100)의 물질은 전술한 바에 한정되지 않고 다양하게 변화될 수 있다. 또한, 채널요소(10)는 기판(100)의 일부가 아닌 기판(100)과 별개의 물질층(박막)으로 구비될 수 있다. 이 경우, 채널요소(10)의 물질 구성은 다양할 수 있다. 예를 들어, 채널요소(10)는 산화물(oxide) 반도체, 질화물(nitride) 반도체, 질산화물(oxynitride) 반도체, 이차원 물질(two-dimensional material)(2D material), 양자점(quantum dot) 및 유기 반도체 중 적어도 하나를 포함할 수 있다. 상기 산화물 반도체는, 예컨대, InGaZnO 등을 포함할 수 있고, 상기 이차원 물질은, 예컨대, TMD(transition metal dichalcogenide)나 그래핀(graphene)을 포함할 수 있고, 상기 양자점은 콜로이달 양자점(colloidal QD), 나노결정(nanocrystal) 구조 등을 포함할 수 있으나, 이는 예시적인 것에 불과하고, 본원 실시예는 이에 한정되지 않는다.
채널요소(10)에 대향하도록 배치된 게이트전극(500)이 구비될 수 있다. 게이트전극(500)은 소오스(20)와 드레인(30) 사이에서 채널요소(10)와 이격하도록 구비될 수 있다. 채널요소(10)와 게이트전극(500) 사이에 도메인 스위칭층(domain switching layer)(300A)이 구비될 수 있다. 도메인 스위칭층(300A)은 비메모리(non-memory) 요소일 수 있다. 도메인 스위칭층(300A)은 강유전 도메인을 포함하는 강유전(ferroelectric) 물질 영역(F)과 반강유전 도메인을 포함하는 반강유전(anti-ferroelectric) 물질 영역(AF)을 구비할 수 있다. 강유전 물질 영역(F)과 반강유전 물질 영역(AF)의 조합에 의해, 도메인 스위칭층(300A)은, 외부 전기장에 따른 분극(polarization) 변화에서, 실질적으로 비이력(non-hysteresis) 거동 특성을 가질 수 있다. 다시 말해, 도메인 스위칭층(300A)은 히스테리시스(hysteresis) 특성을 갖지 않거나 실질적으로 갖지 않을 수 있다.
강유전(ferroelectric) 물질은 결정화된 물질 구조에서 단위셀(unit cell) 내 전하 분포가 non-centrosymmetric 하여 자발적인 dipole(electric dipole), 즉, 자발 분극(spontaneous polarization)을 갖는다. 강유전 물질은 외부 전기장이 없는 상태에서도 dipole에 의한 잔류 분극(remnant polarization)을 갖는다. 아울러 외부 전기장에 의해 분극의 방향이 도메인 단위로 바뀔(switching) 수 있다.
반강유전(anti-ferroelectric) 물질은 전기적 dipole들의 어레이를 포함할 수 있지만, 잔류 분극(remnant polarization)이 0 이거나 0에 가까울 수 있다. 전기장이 없는 상태에서 인접한 dipole들의 방향이 반대가 되어 분극이 상쇄되므로, 전체적인 자발 분극 및 잔류 분극은 0 이거나 0에 가까울 수 있다. 하지만, 외부 전기장이 인가된 상태에서는 분극 특성 및 스위칭 특성을 나타낼 수 있다.
본 실시예에서는 상호 접촉된 적어도 하나의 강유전 물질 영역(F)과 적어도 하나의 반강유전 물질 영역(AF)의 조합을 이용해서 커패시턴스 매칭(capacitance matching)을 함으로써, 도메인 스위칭층(300A)이 히스테리시스(hysteresis) 특성을 갖지 않도록 만들 수 있다. 따라서, 강유전 물질 영역(F)과 반강유전 물질 영역(AF) 각각에서 도메인 스위칭(domain switching)이 일어나 도메인 스위칭시 발생하는 전압 증폭(voltage amplification)에 의해, 로직 스위칭 소자(로직 트랜지스터)의 스위칭 특성을 개선할 수 있다. 특히, 로직 스위칭 소자(로직 트랜지스터)의 서브문턱 스윙(subthreshold swing)(SS) 값을 더욱 낮추는 효과를 얻을 수 있다. 또한, 도메인 스위칭층(300A)은 비이력(non-hysteresis) 거동 특성을 갖기 때문에, 메모리가 아닌 ON/OFF 특성을 갖는 우수한 스위칭 소자를 얻을 수 있다.
부가해서, 도 1의 실시예에서 도메인 스위칭층(300A)은 채널요소(10)에 직접 접촉할 수 있다. 이 경우, 채널요소(10)와 도메인 스위칭층(300A) 사이에 별도의 유전체층(dielectric layer)을 사용하지 않을 수 있고, 유전상수가 낮은 유전체층에 의한 특성 저하를 방지할 수 있다.
도 1에서는 도메인 스위칭층(300A)의 강유전 물질 영역(F)과 반강유전 물질 영역(AF)이 게이트전극(500)에 평행한 방향으로 배열된, 즉, 옆으로(laterally) 배열된 구조를 갖는 경우를 도시하였지만, 다른 실시예에 따르면, 강유전 물질 영역(F)과 반강유전 물질 영역(AF)은 게이트전극(500)에 수직한 방향, 즉, 상하로 배열된 구조를 가질 수 있다. 그 예들이 도 2 및 도 3에 도시되어 있다.
도 2 및 도 3은 다른 실시예들에 따른 로직 스위칭 소자에 적용할 수 있는 도메인 스위칭층 및 게이트전극의 적층 구조를 보여주는 단면도이다.
도 2 및 도 3을 참조하면, 도메인 스위칭층(300B, 300C)은 적어도 하나의 강유전 물질 영역(F)과 적어도 하나의 반강유전 물질 영역(AF)이 게이트전극(500)에 수직한 방향으로 배열된 구조를 가질 수 있다. 도 2에서는 강유전 물질 영역(F)이 게이트전극(500)에 접촉되고, 강유전 물질 영역(F) 아래에 반강유전 물질 영역(AF)이 구비된다. 도 3에서는 반강유전 물질 영역(AF)이 게이트전극(500)에 접촉되고, 반강유전 물질 영역(AF) 아래에 강유전 물질 영역(F)이 구비된다. 도 2 및 도 3의 도메인 스위칭층(300B, 300C)을 도 1의 도메인 스위칭층(300A) 대신 적용할 수 있다. 도 2 및 도 3의 구조에서도 강유전 물질 영역(F)과 반강유전 물질 영역(AF)의 조합에 의해 커패시턴스 매칭(capacitance matching)이 됨으로써, 도메인 스위칭층(300B, 300C)은 히스테리시스(hysteresis) 특성을 갖지 않을 수 있다.
도 1에서는 도메인 스위칭층(300A)이 채널요소(10)에 직접 접촉되는 경우를 도시하고 설명하였지만, 도메인 스위칭층(300A) 아래에 배치되는 하부 구조는 달라질 수 있다. 그 예들이 도 4 및 도 5에 도시되어 있다.
도 4는 다른 실시예에 따른 로직 스위칭 소자의 도메인 스위칭층 아래에 적용될 수 있는 하부 구조를 보여주는 단면도이다.
도 4를 참조하면, 채널요소(10) 상에 절연층(150)이 구비될 수 있다. 절연층(150) 상에 도 1 내지 도 3의 도메인 스위칭층(300A, 300B, 300C) 및 게이트전극(500)이 배치될 수 있다. 절연층(150)의 두께는 약 5 nm 이하 또는 약 3 nm 이하로 얇을 수 있다. 그러나 절연층(150)의 두께는 상기한 바에 한정되지 않고, 5 nm 이상일 수도 있다. 절연층(150)으로는, 예를 들어, Si 산화물, Al 산화물, Hf 산화물, Zr 산화물 등을 적용하거나 h-BN (hexagonal boron nitride)과 같은 이차원 절연체(2D insulator)를 사용할 수 있다. 그러나, 절연층(150)의 물질은 이에 한정되지 않고 달라질 수 있다. 강유전 물질 영역(F) 및 반강유전 물질 영역(AF)을 사용해서, capacitance matching을 하기 때문에, 절연층(150)으로 비교적 유전상수가 높은 유전체를 적용하기가 용이할 수 있다. 절연층(150)의 유전상수가 높을수록 스위칭 소자의 성능을 향상하는데 유리할 수 있다. 또한, 절연층(150)을 사용하면, 전기적 누설(leakage)을 억제 또는 방지하는 효과를 얻을 수 있다.
도 5는 다른 실시예에 따른 로직 스위칭 소자의 도메인 스위칭층 아래에 적용될 수 있는 하부 구조를 보여주는 단면도이다.
도 5를 참조하면, 채널요소(10) 상에 절연층(160)이 구비될 수 있고, 절연층(160) 상에 도전층(200)이 더 구비될 수 있다. 도전층(200) 상에 도 1 내지 도 3의 도메인 스위칭층(300A, 300B, 300C) 및 게이트전극(500)이 배치될 수 있다. 절연층(160)의 물질은 도 4의 절연층(150)과 동일하거나 유사할 수 있다. 도전층(200)은 금속이나 금속 화합물로 형성될 수 있다. 도전층(200)은 플로팅 전극(floating electrode)일 수 있고, 도메인 스위칭층(300A, 300B, 300C)의 제조 공정이나 특성 제어에 관여될 수 있다. 절연층(160)은 채널요소(10)와 도전층(200)을 절연하는 역할을 할 수 있고, 예컨대, 약 10 nm 이상의 두께를 가질 수 있다.
도 1에서는 도메인 스위칭층(300A)이 하나의 강유전 물질 영역(F)과 하나의 반강유전 물질 영역(AF)으로 구성된 경우를 도시하였지만, 다른 실시예에 따르면, 복수의 강유전 물질 영역(F)과 복수의 반강유전 물질 영역(AF)이 하나의 도메인 스위칭층을 구성할 수 있다. 그 일례가 도 6에 도시되어 있다.
도 6은 다른 실시예에 따른 로직 스위칭 소자에 적용할 수 있는 도메인 스위칭층 및 게이트전극의 적층 구조를 보여주는 단면도이다.
도 6을 참조하면, 도메인 스위칭층(300D)은 복수의 강유전 물질 영역(F)과 복수의 반강유전 물질 영역(AF)이 수평 방향(옆으로)으로 교대로 배치된 구조를 가질 수 있다. 강유전 물질 영역(F)과 반강유전 물질 영역(AF)의 비율 및 사이즈는 예시적인 것이고 달라질 수 있다.
다른 실시예에 따르면, 도메인 스위칭층은 적어도 하나의 상기 강유전 물질 영역과 적어도 하나의 상기 반강유전 물질 영역이 게이트전극에 평행한 방향으로 배열된 구조와 게이트전극에 수직한 방향으로 배열된 구조의 조합을 포함할 수 있다. 그 일례가 도 7에 도시되어 있다.
도 7은 다른 실시예에 따른 로직 스위칭 소자에 적용할 수 있는 도메인 스위칭층 및 게이트전극의 적층 구조를 보여주는 단면도이다.
도 7을 참조하면, 도메인 스위칭층(300E)은 복수의 강유전 물질 영역(F)과 복수의 반강유전 물질 영역(AF)이 수평 방향(옆으로)으로 배열된 구조 및 수직 방향으로(상하로) 배열된 구조의 조합을 포함할 수 있다. 제조공정의 조건에 따라서, 이러한 조합 배열이 형성될 수 있다. 그러나 도 7의 구조는 예시적인 것이고, 이는 다양하게 변화될 수 있다.
이상의 실시예들에서 강유전 물질 영역(F)과 반강유전 물질 영역(AF)은 동일한 베이스 물질을 포함하되, 서로 다른 결정상(crystalline phase)을 가질 수 있다. 강유전 물질 영역(F)과 반강유전 물질 영역(AF)은 동일한 계열의 물질로 구성되면서 서로 다른 결정상을 가짐으로써, 하나(F)는 강유전 특성을, 다른 하나(AF)는 반강유전 특성을 나타낼 수 있다. 예컨대, 강유전 물질 영역(F)은 orthorhombic 결정상을 가질 수 있고, 반강유전 물질 영역(AF)은 tetragonal 결정상을 가질 수 있다. 예를 들어, 강유전 물질 영역(F) 및 반강유전 물질 영역(AF)은 Hf계 산화물 또는 Zr계 산화물을 포함할 수 있다. 일례로, HfO 계열의 비정질 박막을 형성한 후, 어닐링(annealing)(열처리) 제어를 통해서 그의 일부는 orthorhombic 결정상을 갖는 강유전 물질 영역(F)으로, 다른 일부는 tetragonal 결정상을 갖는 반강유전 물질 영역(AF)으로 만들 수 있다.
어닐링(열처리) 제어뿐 아니라 도핑 농도나 도핑 물질을 다르게 제어함으로써, 강유전 물질 영역(F)과 반강유전 물질 영역(AF)을 형성할 수도 있다. 예컨대, HfO 계열의 비정질 박막의 일부는 제1 도핑 농도를 갖고, 다른 일부는 제2 도핑 농도를 가질 수 있고, 이들을 소정 조건으로 어닐링(열처리)함으로써, 상기 제1 도핑 농도를 갖는 영역은 강유전 물질 영역(F)으로, 상기 제2 도핑 농도를 갖는 영역은 반강유전 물질 영역(AF)으로 만들 수 있다. 도핑 농도 대신에 도핑 물질을 다르게 함으로써도, 이러한 효과를 얻을 수 있다. 따라서, 경우에 따라, 강유전 물질 영역(F)과 반강유전 물질 영역(AF)은 서로 다른 도핑 농도를 가질 수 있고, 및/또는, 서로 다른 도핑 물질을 포함할 수 있다. 강유전 물질 영역(F) 및 반강유전 물질 영역(AF) 중 적어도 하나가 도펀트(dopant)를 포함하는 경우, 상기 도펀트는 Si, Al, Zr, Y, La, Gd, Sr 및 Hf 중 적어도 하나를 포함할 수 있다.
다른 실시예의 경우, 강유전 물질 영역(F)의 베이스 물질과 반강유전 물질 영역(AF)의 베이스 물질이 서로 다를 수도 있다.
이상의 실시예에서 도메인 스위칭층(300A∼300E)의 강유전 물질 영역(A)과 반강유전 물질 영역(AF)의 부피 비율(vol%)은 약 0.1:99.9 내지 99.9:0.1의 범위 내에서 결정될 수 있다. 예컨대, 도메인 스위칭층(300A∼300E)의 강유전 물질 영역(A)과 반강유전 물질 영역(AF)의 부피 비율(vol%)은 약 10:90 내지 90:10 정도의 범위에서 결정될 수 있다. 도메인 스위칭층(300A∼300E)이 히스테리시스(hysteresis) 특성을 갖지 않거나 실질적으로 갖지 않는 조건을 만족하도록, 상기 부피 비율이 결정될 수 있다.
도 8은 일 실시예에 따른 것으로, 도메인 스위칭층을 구성함에 있어서, 강유전체와 반강유전체를 이용한 커패시턴스 매칭(capacitance matching)을 예시적으로 보여주는 그래프이다. 도 8에서 X축은 해당 물질의 전하(charge)(Q)를 나타내고, Y축은 해당 물질의 에너지(energy)(U)를 나타낸다.
도 8을 참조하면, 강유전체(Ferro)의 그래프는 좌우 양측에 우물 형태를 갖는다. 두 개의 우물 형태는 두 개의 안정한 분극 상태에 대응하는 것이고, 이러한 그래프 형태는 히스테리시스(hysteresis) 거동을 의미한다. 두 개의 우물 사이의 전이부(transition region)에 네거티브 커패시턴스(negative capacitance)를 갖는 지점이 존재한다. 실시예에 따른 소자는 강유전체를 포함하고, 강유전체의 네거티브 커패시턴스(negative capacitance) 효과를 이용하기 때문에, 이런 측면에서, 네거티브 커패시턴스 효과를 이용한 로직 스위칭 소자라 할 수 있다.
반강유전체(Anti-ferro)의 그래프는 강유전체(Ferro)의 그래프와 다른 굴곡을 갖는다. 강유전체와 반강유전체를 적절히 혼합하여 디자인할 경우, 강유전체와 반강유전체의 조합(Ferro + Anti-ferro)은 두 개의 우물을 갖는 형태가 아닌 U자 형태의 그래프가 되어, 실질적으로 히스테리시스(hysteresis) 거동을 나타내지 않는다. 다시 말해, 강유전체와 반강유전체를 이용한 capacitance matching을 통해 히스테리시스(hysteresis)를 없애는 결과를 얻을 수 있다.
이때, 도메인 스위칭층이 채널영역에 접촉하는 경우, 채널영역의 커패시턴스도 고려하여, 상기한 capacitance matching을 수행할 수 있다. 또한, 상기한 capacitance matching은 채널영역과 소오스 및 드레인 사이의 기생 커패시턴스까지 고려하여 수행할 수도 있다. 또한, 도메인 스위칭층이 그 아래의 절연층(유전체층)에 접촉하는 경우, 절연층(유전체층)의 커패시턴스도 고려하여, 상기한 capacitance matching을 수행할 수 있다. 결과적으로, 도메인 스위칭층은 capacitance matching에 의해 히스테리시스(hysteresis)를 갖지 않을 수 있다.
도메인 스위칭층이 채널영역에 접촉하고, 채널영역의 커패시턴스도 고려하여, 상기 capacitance matching을 수행한 경우, 도메인 스위칭층과 채널영역의 조합이 히스테리시스(hysteresis)를 갖지 않는다고 할 수 있다. 또는, 도메인 스위칭층과 채널영역이 접촉된 상태에서, 도메인 스위칭층이 히스테리시스(hysteresis)를 갖지 않는다고 할 수 있다. 이와 유사하게, 도메인 스위칭층이 절연층(유전체층)에 접촉하고, 절연층(유전체층)의 커패시턴스도 고려하여, 상기 capacitance matching을 수행한 경우, 도메인 스위칭층과 절연층(유전체층)의 조합이 히스테리시스(hysteresis)를 갖지 않는다고 할 수 있다. 또는, 도메인 스위칭층과 절연층(유전체층)이 접촉된 상태에서, 도메인 스위칭층이 히스테리시스(hysteresis)를 갖지 않는다고 할 수 있다.
도 9는 비교예에 따른 소자의 구성을 보여주는 단면도이다.
도 9를 참조하면, 기판(1)에 채널요소(2), 소오스(3) 및 드레인(4)이 구비될 수 있다. 채널요소(2) 상에 유전체층(5)이 배치될 수 있고, 유전체층(5) 상에 강유전체층(6)이 배치될 수 있으며, 강유전체층(6) 상에 게이트전극(7)이 배치될 수 있다. 채널요소(2)와 게이트전극(7) 사이에 강유전체층(6)이 구비되고, 강유전체층(6)과 채널요소(2) 사이에 유전체층(5)이 구비된다. 본 비교예는 강유전체층(6)과 유전체층(5)을 이용해서 capacitance matching을 수행하는 경우이다.
도 10은 비교예에 따른 것으로, 강유전체와 유전체를 이용한 커패시턴스 매칭(capacitance matching)을 보여주는 그래프이다.
도 10을 참조하면, 강유전체(Ferro)는 도 8을 참조하여 설명한 바와 같은 그래프 모양을 갖는다. 유전체(Dielectric)는 비교적 폭이 좁은 U자형 그래프 형태를 갖는다. 강유전체와 유전체가 조합된 경우(Ferro + Dielectric)에는 capacitance matching에 의해 히스테리시스(hysteresis)가 없어지고, 비교적 폭이 넓은 U자형 그래프 형태를 나타낸다.
그러나, 도 10의 비교예에서와 같이 강유전체와 유전체를 이용해서 capacitance matching을 하는 경우에는, 유전상수가 낮은 유전체를 사용하기 때문에, 게이트의 효율이 떨어지는 문제가 발생할 수 있다. 본원의 실시예에서는 유전상수가 낮은 유전체의 사용을 배제할 수 있기 때문에, 이와 관련된 문제를 해소할 수 있다. 예를 들어, 실시예에서 도메인 스위칭층에 적용될 수 있는 HfZrO의 유전상수와 비교예에서 유전체로 사용되는 SiO2의 유전상수는 약 50 대 4 정도로 큰 차이가 있다. 또한, 유전체는 강유전 도메인(ferroelectric domain)이 없는 상태로, 게이트 전압 동작 시, 도메인 스위칭(domain switching)이 없지만, 본원의 실시예에서 사용하는 반강유전체(anti-ferroelectric)는 도메인 스위칭(domain switching) 특성을 갖기 때문에, 스위칭시 발생하는 전압 증폭(voltage amplification)에 의해 스위칭 소자의 서브문턱 스윙(SS) 값이 더욱 낮아지는 효과를 얻을 수 있다. 따라서, 반강유전체와 강유전체의 조합으로 도메인 스위칭(domain switching) 효과를 극대화하면서 capacitance matching을 통해 히스테리시스(hysteresis)를 제거한 로직 스위칭 소자를 구현할 수 있다.
도 11 내지 도 14는 각각 강유전체, 반강유전체, 강유전체와 반강유전체의 조합 및 유전체의 특성을 보여주는 그래프이다. 도 11 내지 도 14 각각에서 (A)그래프는 해당 물질층에 인가되는 전기장(electric field)(E)과 분극(polarization)(P) 사이의 관계이고, (B)그래프는 해당 물질층의 전하(charge)(Q)와 에너지(U) 사이의 관계이다. 특히, 도 13은 실시예에 따른 도메인 스위칭층에 적용될 수 있는 강유전체와 반강유전체의 조합(혼합체)의 특성에 대응될 수 있다.
도 15는 실시예에 따른 것으로, 금속/HfZrO층/금속 구조에서 HfZrO층의 구성/물성에 따른 유전상수(dielectric constant)-전압(voltage) 특성을 측정한 결과를 보여주는 그래프이다. 도 15는 HfZrO층이 유전체(dielectric)인 경우와, HfZrO층이 반강유전 도미넌트(anti-ferroelectric dominant)한 경우와, HfZrO층이 강유전 도미넌트(ferroelectric dominant)한 경우의 결과를 포함한다.
도 15를 참조하면, 어닐링(열처리)하지 않은 비정질 HfZrO층은 유전체의 특성을 나타낼 수 있고, 비정질 HfZrO층을 제1 조건으로 어닐링한 경우, 반강유전 도미넌트(anti-ferroelectric dominant)한 특성을 나타낼 수 있으며, 비정질 HfZrO층을 제2 조건으로 어닐링한 경우, 강유전 도미넌트(ferroelectric dominant)한 특성을 나타낼 수 있다. HfO 박막이나 HfO 계열의 박막에 대한 어닐링 조건에 따라서, 강유전체와 반강유전체의 비율을 제어할 수 있다.
도 16은 실시예에 따른 것으로, 도 15에서 설명한 금속/HfZrO층/금속 구조에서 분극(polarization)-전압(voltage) 특성을 측정한 결과를 보여주는 그래프이다.
도 16을 참조하면, 반강유전 도미넌트(anti-ferroelectric dominant)한 경우, 잔류 분극(remnant polarization)이 0 에 가깝고 히스테리시스(hysteresis)도 감소하지만, 강유전 도미넌트(ferroelectric dominant)한 경우, 잔류 분극(remnant polarization)이 10 정도로 상승하고 히스테리시스(hysteresis)도 커진 것을 알 수 있다.
도 17a는 반강유전 도미넌트(anti-ferroelectric dominant)한 경우의 도메인층(DL1)의 구성(도메인 배열)을 예시적으로 보여주는 단면도이다.
도 17b를 참조하면, 강유전 도미넌트(ferroelectric dominant)한 경우의 도메인층(DL2)의 구성(도메인 배열)을 예시적으로 보여주는 단면도이다.
도 17a 및 도 17b를 참조하면, 반강유전 도미넌트한 경우의 도메인층(DL1)은 반강유전체(AF)의 총 부피가 강유전체(F)의 총 부피보다 상당히 클 수 있고, 강유전 도미넌트한 경우의 도메인층(DL2)은 강유전체(F)의 총 부피가 반강유전체(AF)의 총 부피보다 상당히 클 수 있다. 어닐링(열처리) 조건에 따라서, 강유전 특성을 갖는 orthorhombic 결정 영역과 반강유전 특성을 갖는 tetragonal 결정 영역이 박막 내에 혼합되어 있을 수 있다. 도 17a 및 도 17b에서 M1 및 M2는 금속층을 나타낸다.
도 18은 실시예에 따라 제조한 Al:HfO 박막의 구성/물성에 따른 유전상수(dielectric constant)-전압(voltage) 특성을 측정한 결과를 보여주는 그래프이다. 도 18은 Al:HfO 박막이 유전체(dielectric)인 경우와, Al:HfO 박막이 반강유전 도미넌트(anti-ferroelectric dominant)한 경우와, Al:HfO 박막이 강유전 도미넌트(ferroelectric dominant)한 경우의 결과를 포함한다. 여기서, Al:HfO 박막은 Al이 도핑된 HfO 박막을 의미한다.
도 18을 참조하면, Al의 도핑 레벨이 19 at% 이고, 어닐링 온도가 500℃인 경우, 유전체 특성을 갖는 Al:HfO 박막을 얻을 수 있다. Al의 도핑 레벨이 7 at% 이고, 어닐링 온도가 700℃인 경우, 반강유전 도미넌트한 특성을 갖는 Al:HfO 박막을 얻을 수 있다. Al의 도핑 레벨이 12 at% 이고, 어닐링 온도가 800℃인 경우, 강유전 도미넌트한 특성을 갖는 Al:HfO 박막을 얻을 수 있다. Al의 도핑 레벨 및/또는 비정질 Al:HfO 박막에 대한 어닐링 조건을 조절함으로써, Al:HfO 박막의 물성을 변화시킬 수 있다.
도 19는 도 18의 결과를 얻는데 사용한 소자의 구조를 보여주는 단면도이다.
도 19를 참조하면, 실리콘 기판(51) 상에 실리콘 산화물층(52)을 형성하고, 그 위에 제1 금속층(53)을 형성하고, 제1 금속층(53) 상에 Al:HfO 박막(54)을 형성할 수 있다. 다음, Al:HfO 박막(54) 상에 제2 금속층(55)을 형성할 수 있다. 이때, 제1 및 제2 금속층(53, 55)은 모두 Mo층일 수 있고, Al:HfO 박막(54)의 두께는 약 10 nm 일 수 있다. Al:HfO 박막(54)의 폭은 약 5 ㎛ 내지 400 ㎛ 정도일 수 있다.
Al:HfO 박막(54)의 도핑 레벨 및/또는 어닐링 온도에 따라서, Al:HfO 박막(54)의 강유전 특성 및 반강유전 특성을 제어할 수 있다. 즉, Al:HfO 박막(54)의 도핑 레벨 및/또는 어닐링 온도에 따라, Al:HfO 박막(54)은 유전체 특성을 갖거나, 반강유전 도미넌트(anti-ferroelectric dominant)한 특성을 갖거나, 강유전 도미넌트(ferroelectric dominant)한 특성을 가질 수 있다. 따라서, Al:HfO 박막(54) 내에 형성되는 강유전체 및 반강유전체의 비율을 제어할 수 있다.
예를 들어, 도핑 레벨 및 어닐링 온도에 따른 특성 변화를 정리하면 아래의 표 1과 같을 수 있다.
| 7 at% | 12 at% | 19 at% | 22 at% | |
| 500℃ | D | D | D | D |
| 600℃ | F dominant | D | D | D |
| 700℃ | F dominant | D | D | D |
| 800℃ | F dominant | AF dominant | D | D |
| 900℃ | AF dominant | AF dominant | D | D |
상기 표 1에서 D는 유전체 특성을 나타내고, F dominant는 강유전 도미넌트(ferroelectric dominant)한 특성을 나타내고, AF dominant는 반강유전 도미넌트(anti-ferroelectric dominant)한 특성을 나타낸다. 사용하는 물질 및 도핑 정도에 따라서, 적절한 어닐링 온도는 달라질 수 있다. 이와 관련해서, 실시예에 따른 로직 스위칭 소자의 제조시 사용되는 어닐링 온도는 약 400℃ 내지 1200℃ 정도일 수 있다.
도 20은 일 실시예에 따른 로직 스위칭 소자의 서브문턱 스윙(subthreshold swing)(SS) 특성이 개선되는 효과를 설명하기 위한 그래프이다.
도 20을 참조하면, 기존 실리콘 기반의 트랜지스터의 경우(쇄선 그래프), 서브문턱 스윙(SS) 값은 약 60 mV/dec가 한계인 것으로 알려져있다. 그러나, 실시예에 따른 로직 스위칭 소자의 경우(실선 그래프), 네거티브 커패시턴스(negative capacitance) 효과 및 반강유전체의 도메인 스위칭 효과에 의해 서브문턱 스윙(SS) 값이 약 60 mV/dec 이하로 감소할 수 있다.
도 21은 다른 실시예에 따른 로직 스위칭 소자를 보여주는 단면도이다.
도 21을 참조하면, 기판(101) 상에 채널층(11)이 구비될 수 있다. 다시 말해, 채널층(11)은 기판(101)의 일부가 아닌 기판(101)과 별개의 물질층(박막)으로 구비될 수 있다. 채널층(11)은, 예를 들어, 산화물(oxide) 반도체, 질화물(nitride) 반도체, 질산화물(oxynitride) 반도체, 이차원 물질(two-dimensional material)(2D material), 양자점(quantum dot) 및 유기 반도체 중 적어도 하나를 포함할 수 있다. 상기 산화물 반도체는, 예컨대, InGaZnO 등을 포함할 수 있고, 상기 이차원 물질은, 예컨대, TMD(transition metal dichalcogenide)나 그래핀(graphene)을 포함할 수 있고, 상기 양자점은 콜로이달 양자점(colloidal QD), 나노결정(nanocrystal) 구조 등을 포함할 수 있으나, 이는 예시적인 것에 불과하고, 본원 실시예는 이에 한정되지 않는다.
채널층(11)의 서로 다른 영역에 전기적으로 접촉된 소오스전극(21) 및 드레인전극(31)이 구비될 수 있다. 채널층(11)의 제1 단부 상에 소오스전극(21)이 구비될 수 있고, 채널층(11)의 제2 단부 상에 드레인전극(31)이 구비될 수 있다. 소오스전극(21) 및 드레인전극(31)은 금속, 금속 화합물, 도전성 폴리머와 같은 도전성 물질로 형성될 수 있다.
소오스전극(21) 및 드레인전극(31) 사이의 채널층(11) 영역 상에 도메인 스위칭층(301)이 구비될 수 있다. 도메인 스위칭층(301)은 도 1을 참조하여 설명한 도메인 스위칭층(300A)과 동일하거나 유사할 수 있다. 도메인 스위칭층(301)은 적어도 하나의 강유전 물질 영역(F) 및 적어도 하나의 반강유전 물질 영역(AF)을 포함할 수 있다. 도메인 스위칭층(301) 상에 게이트전극(501)이 구비될 수 있다. 도 21의 소자는 도 2 내지 도 7을 참조하여 설명한 바와 같이 변형될 수 있다.
도 22a 내지 도 22c는 일 실시예에 따른 로직 스위칭 소자의 제조방법을 보여주는 단면도이다.
도 22a를 참조하면, 채널요소(15)를 포함하는 기판(105)을 마련할 수 있고, 채널요소(15) 상에 비정질 박막(305a) 및 게이트전극(505)의 적층 구조체를 형성할 수 있다. 기판(105) 상에 비정질 물질층 및 도전성 물질층을 차례로 증착한 후에, 이들을 패터닝하여, 상기 비정질 물질층으로부터 비정질 박막(305a)을, 상기 도전성 물질층으로부터 게이트전극(505)을 형성할 수 있다. 비정질 박막(305a) 및 게이트전극(505)의 적층 구조체는 '게이트 스택'이라 할 수 있다. 상기 비정질 물질층은, 예컨대, ALD(atomic layer deposition) 또는 CVD(chemical vapor deposition) 등의 공정으로 증착할 수 있고, 상기 도전성 물질층은, 예컨대, ALD, CVD 또는 PVD(physical vapor deposition) 등의 공정으로 증착할 수 있다.
비정질 박막(305a)은 비교적 높은 유전상수를 갖는 박막일 수 있다. 예를 들어, 비정질 박막(305a)의 유전상수는 약 10 이상일 수 있다. 이와 관련해서, 비정질 박막(305a)은 고유전율층(high-k dielectric layer)이라 할 수 있다. 비정질 박막(305a)은, 예를 들어, Hf계 산화물 및 Zr계 산화물 중 적어도 하나를 포함할 수 있다. 상기 Hf계 산화물은 HfO 또는 HfZrO 등일 수 있다. 상기 Zr계 산화물은 ZrO 등일 수 있다. 여기서, HfO, HfZrO, ZrO는 구성원소들의 조성비를 무시하고 표기한 것이다. 필요에 따라, 비정질 박막(305a)은 도펀트(dopant)를 더 포함할 수 있다. 상기 도펀트는 Si, Al, Zr, Y, La, Gd, Sr 및 Hf 중 적어도 하나를 포함할 수 있다. 비정질 박막(305a)이 도펀트를 포함하는 경우, 전체적으로 동일한 농도(실질적으로 동일한 농도)로 도핑되거나, 영역에 따라 서로 다른 농도(레벨)로 도핑될 수도 있다. 또한, 비정질 박막(305a)의 영역에 따라, 서로 다른 도펀트가 도핑될 수도 있다. 비정질 박막(305a)에 대한 도핑은 상기 비정질 물질층을 형성하는 동안에 이루어질 수도 있고, 상기 비정질 물질층을 형성한 이후에 별도의 공정으로 수행될 수도 있다.
비정질 박막(305a) 및 게이트전극(505)을 형성하기 전에, 기판(105)에 소오스(25) 및 드레인(35)을 형성할 수 있다. 소정의 도펀트를 기판(105)의 서로 다른 영역에 이온주입하여 소오스(25) 및 드레인(35)을 형성한 후에, 비정질 박막(305a) 및 게이트전극(505)을 형성할 수 있다. 그러나, 소오스(25) 및 드레인(35)의 형성 시점은 달라질 수 있다. 비정질 박막(305a) 및 게이트전극(505)을 형성한 후에, 기판(105) 내에 소오스(25) 및 드레인(35)을 형성할 수도 있다.
도 22b를 참조하면, 비정질 박막(305a)에 대한 어닐링(annealing) 공정을 수행할 수 있다. 상기 어닐링 공정은 약 400℃ 내지 1200℃ 범위의 온도에서 수행할 수 있다. 상기 어닐링 공정을 통해서 비정질 박막(305a)을 결정화할 수 있고, 비정질 박막(305a)으로부터 강유전 물질 영역 및 반강유전 물질 영역을 형성할 수 있다. 게이트전극(505)이 비정질 박막(305a)에 콘택된 상태로, 상기 어닐링 공정을 진행하면, 비정질 박막(305a)의 결정화가 보다 용이하게 이루어질 수 있다. 어닐링 공정의 결과물이 도 22c에 도시되어 있다.
도 22c를 참조하면, 비정질 박막(도 22b의 305a)으로부터 도메인 스위칭층(305b)이 형성될 수 있다. 도메인 스위칭층(305b)은 적어도 하나의 강유전 물질 영역(F) 및 적어도 하나의 반강유전 물질 영역(AF)을 포함할 수 있다. 강유전 물질 영역(F)과 반강유전 물질 영역(AF)은 서로 다른 결정상을 가질 수 있다. 예를 들어, 강유전 물질 영역(F)은 orthorhombic 결정상을 포함할 수 있고, 반강유전 물질 영역(AF)은 tetragonal 결정상을 포함할 수 있다. 이때, 강유전 물질 영역(F)은 게이트전극(505)에 접하도록 구비될 수 있고, 반강유전 물질 영역(AF)은 강유전 물질 영역(F)과 채널요소(15) 사이에 배치될 수 있다. 어닐링 조건 및 비정질 박막(도 22b의 305a)의 구성에 따라서, 강유전 물질 영역(F)과 반강유전 물질 영역(AF)의 배열 및 배치 관계가 달라질 수 있다. 여기서는, 예시적으로, 반강유전 물질 영역(AF) 상에 강유전 물질 영역(F)이 구비된 경우를 도시하였지만, 이들의 배열 및 배치 관계는 도 1 내지 도 7을 참조하여 설명한 바와 같이 달라질 수 있다.
어닐링 조건에 따라, 도메인 스위칭층(305b) 내에 형성되는 강유전성 물질 영역(F)과 반강유전성 물질 영역(AF)의 비율이 제어될 수 있고, 이들에 의해 capacitance matching이 이루어질 수 있다. 따라서, 도메인 스위칭층(305b)은 비메모리(non-memory) 요소일 수 있다. 강유전 물질 영역(F)과 반강유전 물질 영역(AF)의 조합에 의해, 도메인 스위칭층(305b)은, 외부 전기장에 따른 분극 변화에서, 실질적으로 비이력(non-hysteresis) 거동 특성을 가질 수 있다. 다시 말해, 도메인 스위칭층(305b)은 히스테리시스(hysteresis) 특성을 갖지 않거나 실질적으로 갖지 않을 수 있다. 경우에 따라, 강유전 물질 영역(F)과 반강유전 물질 영역(AF)은 서로 다른 도핑 농도를 갖거나 서로 다른 도펀트로 도핑된 영역일 수 있다.
필요에 따라서, 도메인 스위칭층(305b)은 2단계 이상의 증착 공정 또는 2단계 이상의 도핑 공정을 거쳐서 형성될 수 있다. 또한, 도메인 스위칭층(305b)은 한 번의 어닐링 공정이 아닌 2단계 이상의 어닐링 공정을 거쳐서 형성될 수도 있다. 또한, 본 실시예의 공정을 변형하여, 도 1 내지 도 7에서 설명한 바와 같은 다양한 변형 구조를 형성할 수 있다.
실시예들에 따른 로직 스위칭 소자(로직 트랜지스터)는 다양한 전자소자, 논리소자 등에 적용될 수 있다. 로직 스위칭 소자(로직 트랜지스터)는 다양한 전자소자/논리소자의 기본 구성요소가 될 수 있다. 실시예에 따르면, 서브문턱 스윙(SS)과 같은 동작 특성을 개선할 수 있고 제어 효율을 높일 수 있으며 스케일 다운에도 유리한 로직 스위칭 소자를 구현할 수 있기 때문에, 이를 적용하여 우수한 성능의 전자소자/논리소자를 제조할 수 있다.
도 23은 일 실시예에 따른 전자 소자의 아키텍쳐(architecture)를 개략적으로 보여주는 개념도이다.
도 23을 참조하면, 하나의 칩(1000)에 메모리 유닛(memory unit)(1010), ALU(arithmetic logic unit)(1020) 및 제어 유닛(control unit)(1030)이 형성될 수 있다. 동일한 기판 상에 메모리 유닛(1010), ALU(1020) 및 제어 유닛(1030)을 모놀리식(monolithic)하게 집적하여 칩(1000)을 형성할 수 있다. ALU(1020) 및 제어 유닛(1030) 각각은 전술한 실시예들에 따른 '로직 스위칭 소자'를 포함할 수 있다. 예를 들어, 로직 스위칭 소자는 강유전 도메인을 포함하면서 실질적으로 비이력(non-hysteresis) 거동 특성을 갖는 도메인 스위칭층을 포함할 수 있다. 메모리 유닛(1010)은 메모리 소자를 포함할 수 있다. 예를 들어, 상기 메모리 소자는 강유전 도메인을 포함하면서 이력(hysteresis) 거동 특성을 갖는 도메인층을 포함할 수 있다. 메모리 유닛(1010), ALU(1020) 및 제어 유닛(1030)은 온-칩(on-chip)에서 메탈 라인(metal line)으로 상호 연결되어 직접 통신할 수 있다. 메모리 유닛(1010)은 메인 메모리 및 캐시 메모리를 모두 포함할 수 있다. 이러한 칩(1000)은 on-chip memory processing unit이라고 할 수 있다. 칩(1000)과 연결된 입출력 소자(2000)가 더 구비될 수 있다.
이러한 전자 소자는 하나의 칩에 메모리 유닛과 로직 소자 유닛을 함께 집적하여 제조할 수 있기 때문에, 비용 측면에서 유리할 수 있다. 또한, 메모리 유닛과 로직 소자 유닛 간에 데이터 전송량이 크고 데이터 전송이 연속적으로 이루어지는 응용 분야, 예컨대, 뉴로모픽 소자(neuromorphic device) 분야에 실시예의 전자 소자를 적용하면, 효율 향상, 속도 향상, 전력 소모 감소 등 다양한 효과를 얻을 수 있다. 뉴로모픽 소자(neuromorphic device)의 기본적인 구성 및 동작방식은 잘 알려진 바와 같기 때문에, 이에 대한 자세한 설명은 배제한다.
경우에 따라, 실시예에 따른 전자소자는, 하나의 칩에서 서브-유닛들(sub-units)의 구분없이, 컴퓨팅(computing) 단위 소자들과 메모리 단위 소자들이 상호 인접하여 형성되는 아키텍쳐(architecture)로도 구현될 수 있다.
도 24는 다른 실시예에 따른 전자 소자의 아키텍쳐(architecture)를 개략적으로 보여주는 개념도이다.
도 24를 참조하면, CPU 칩(1500)은 캐시 메모리(cache memory)(1510), ALU(1520) 및 제어 유닛(1530)을 포함할 수 있다. ALU(1520) 및 제어 유닛(1530) 각각은 전술한 실시예들에 따른 '로직 스위칭 소자'를 포함할 수 있다. 예를 들어, 로직 스위칭 소자는 강유전 도메인을 포함하면서 실질적으로 비이력(non-hysteresis) 거동 특성을 갖는 도메인 스위칭층을 포함할 수 있다.
CPU 칩(1500)과 별개로 메인 메모리(1600) 및 보조 스토리지(1700)가 구비될 수 있고, 입출력 소자(2500)가 구비될 수 있다. 예를 들어, 캐시 메모리(1510)는 SRAM(static random access memory)으로 구성될 수 있고, 메인 메모리(1600)는 DRAM(dynamic random access memory)으로 구성될 수 있다.
상기한 설명에서 많은 사항이 구체적으로 기재되어 있으나, 그들은 발명의 범위를 한정하는 것이라기보다, 구체적인 실시예의 예시로서 해석되어야 한다. 예들 들어, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자라면, 도 1 내지 도 7 및 도 21의 로직 스위칭 소자의 구성은 다양하게 변형될 수 있음을 알 수 있을 것이다. 또한, 도 22a 내지 도 22c를 참조하여 설명한 로직 스위칭 소자의 제조방법도 다양하게 변형될 수 있음을 알 수 있을 것이다. 때문에 본 발명의 범위는 설명된 실시예에 의하여 정하여 질 것이 아니고 특허 청구범위에 기재된 기술적 사상에 의해 정하여져야 한다.
* 도면의 주요 부분에 대한 부호설명 *
AF : 반강유전 물질 영역 F : 강유전 물질 영역
10 : 채널요소 20 : 소오스
30 : 드레인 100 : 기판
150, 160 : 절연층 200 : 도전층
300A∼300E : 도메인 스위칭층 500 : 게이트전극
AF : 반강유전 물질 영역 F : 강유전 물질 영역
10 : 채널요소 20 : 소오스
30 : 드레인 100 : 기판
150, 160 : 절연층 200 : 도전층
300A∼300E : 도메인 스위칭층 500 : 게이트전극
Claims (25)
- 채널요소;
상기 채널요소에 연결된 소오스 및 드레인;
상기 채널요소에 대향하여 배치된 게이트전극; 및
상기 채널요소와 상기 게이트전극 사이에 배치된 도메인 스위칭층(domain switching layer);을 포함하고,
상기 도메인 스위칭층은 비메모리(non-memory) 요소이고, 강유전 도메인을 포함하는 강유전(ferroelectric) 물질 영역과 반강유전 도메인을 포함하는 반강유전(anti-ferroelectric) 물질 영역을 구비하는, 로직 스위칭 소자. - 제 1 항에 있어서,
상기 도메인 스위칭층은, 외부 전기장에 따른 분극의 변화에서, 실질적으로 비이력(non-hysteresis) 거동 특성을 갖는 로직 스위칭 소자. - 제 1 항에 있어서,
상기 도메인 스위칭층은 적어도 하나의 상기 강유전 물질 영역과 적어도 하나의 상기 반강유전 물질 영역이 상기 게이트전극에 평행한 방향으로 배열된 구조를 갖는 로직 스위칭 소자. - 제 1 항에 있어서,
상기 도메인 스위칭층은 적어도 하나의 상기 강유전 물질 영역과 적어도 하나의 상기 반강유전 물질 영역이 상기 게이트전극에 수직한 방향으로 배열된 구조를 갖는 로직 스위칭 소자. - 제 1 항에 있어서,
상기 도메인 스위칭층은 적어도 하나의 상기 강유전 물질 영역과 적어도 하나의 상기 반강유전 물질 영역이 상기 게이트전극에 평행한 방향으로 배열된 구조와 수직한 방향으로 배열된 구조의 조합을 포함하는 로직 스위칭 소자. - 제 1 항에 있어서,
상기 강유전 물질 영역과 상기 반강유전 물질 영역은 동일한 베이스 물질을 포함하되, 서로 다른 결정상을 갖는 로직 스위칭 소자. - 제 1 항에 있어서,
상기 강유전 물질 영역은 orthorhombic 결정상을 포함하고, 상기 반강유전 물질 영역은 tetragonal 결정상을 포함하는 로직 스위칭 소자. - 제 1 항에 있어서,
상기 강유전 물질 영역과 상기 반강유전 물질 영역은 서로 다른 도핑 농도를 갖는 로직 스위칭 소자. - 제 1 항에 있어서,
상기 강유전 물질 영역과 상기 반강유전 물질 영역은 서로 다른 도핑 물질을 포함하는 로직 스위칭 소자. - 제 1 항에 있어서,
상기 강유전 물질 영역 및 상기 반강유전 물질 영역 중 적어도 하나는 Hf계 산화물 및 Zr계 산화물 중 적어도 하나를 포함하는 로직 스위칭 소자. - 제 1 항에 있어서,
상기 강유전 물질 영역 및 상기 반강유전 물질 영역 중 적어도 하나는 도펀트(dopant)를 포함하고, 상기 도펀트는 Si, Al, Zr, Y, La, Gd, Sr 및 Hf 중 적어도 하나를 포함하는 로직 스위칭 소자. - 제 1 항에 있어서,
상기 도메인 스위칭층에서 상기 강유전 물질 영역과 상기 반강유전 물질 영역의 부피 비율은 10:90 내지 90:10 범위인 로직 스위칭 소자. - 제 1 항에 있어서,
상기 도메인 스위칭층은 상기 채널요소에 직접 접촉된 로직 스위칭 소자. - 제 1 항에 있어서,
상기 채널요소와 상기 도메인 스위칭층 사이에 배치된 절연층을 더 포함하는 로직 스위칭 소자. - 제 1 항에 있어서,
상기 채널요소와 상기 도메인 스위칭층 사이에 배치된 절연층; 및
상기 절연층과 상기 도메인 스위칭층 사이에 배치된 도전층;을 더 포함하는 로직 스위칭 소자. - 제 1 항에 있어서,
상기 채널요소는 Si, Ge, SiGe, Ⅲ-Ⅴ족 반도체, 산화물 반도체, 질화물 반도체, 질산화물 반도체, 이차원 물질(2D material), 양자점(quantum dot) 및 유기 반도체 중 적어도 하나를 포함하는 로직 스위칭 소자. - 채널요소를 포함하는 기판을 마련하는 단계;
상기 채널요소 상에 비정질 박막을 형성하는 단계;
상기 비정질 박막 상에 도전성 물질층을 형성하는 단계; 및
상기 비정질 박막을 어닐링(annealing)하여 상기 비정질 박막으로부터 도메인 스위칭층을 형성하는 단계;를 포함하고,
상기 도메인 스위칭층은 비메모리(non-memory) 요소이고, 강유전 도메인을 포함하는 강유전 물질 영역과 반강유전 도메인을 포함하는 반강유전 물질 영역을 구비하도록 형성되는, 로직 스위칭 소자의 제조방법. - 제 17 항에 있어서,
상기 강유전 물질 영역과 상기 반강유전 물질 영역은 서로 다른 결정상을 갖는 로직 스위칭 소자의 제조방법. - 제 17 항에 있어서,
상기 강유전 물질 영역은 orthorhombic 결정상을 포함하고, 상기 반강유전 물질 영역은 tetragonal 결정상을 포함하는 로직 스위칭 소자의 제조방법. - 제 17 항에 있어서,
상기 강유전 물질 영역과 상기 반강유전 물질 영역은 서로 다른 도핑 농도를 갖는 로직 스위칭 소자의 제조방법. - 제 17 항에 있어서,
상기 강유전 물질 영역과 상기 반강유전 물질 영역은 서로 다른 도핑 물질을 포함하는 로직 스위칭 소자의 제조방법. - 제 17 항에 있어서,
상기 강유전 물질 영역 및 상기 반강유전 물질 영역 중 적어도 하나는 Hf계 산화물 및 Zr계 산화물 중 적어도 하나를 포함하는 로직 스위칭 소자의 제조방법. - 제 17 항에 있어서,
상기 어닐링은 400℃ 내지 1200℃의 온도로 수행하는 로직 스위칭 소자의 제조방법. - 제 17 항에 있어서,
상기 도전성 물질층으로부터 게이트전극을 형성하는 단계를 더 포함하는 로직 스위칭 소자의 제조방법. - 제 17 항에 있어서,
상기 채널요소에 연결된 소오스 및 드레인을 형성하는 단계를 더 포함하는 로직 스위칭 소자의 제조방법.
Priority Applications (6)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US16/391,477 US10702940B2 (en) | 2018-08-20 | 2019-04-23 | Logic switching device and method of manufacturing the same |
| CN201910438194.6A CN110854198B (zh) | 2018-08-20 | 2019-05-24 | 逻辑开关器件及其制造方法 |
| EP19192485.1A EP3614440A1 (en) | 2018-08-20 | 2019-08-20 | Logic switching device and method of manufacturing the same |
| JP2019150490A JP7566397B2 (ja) | 2018-08-20 | 2019-08-20 | ロジックスイッチング素子及びその製造方法 |
| US16/881,377 US11305365B2 (en) | 2018-08-20 | 2020-05-22 | Logic switching device and method of manufacturing the same |
| US17/722,746 US11701728B2 (en) | 2018-08-20 | 2022-04-18 | Logic switching device and method of manufacturing the same |
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020180096828 | 2018-08-20 | ||
| KR20180096828 | 2018-08-20 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR20200024067A true KR20200024067A (ko) | 2020-03-06 |
Family
ID=69802386
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020190008347A KR20200024067A (ko) | 2018-08-20 | 2019-01-22 | 로직 스위칭 소자 및 그 제조방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR20200024067A (ko) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2021215638A1 (ko) * | 2020-04-20 | 2021-10-28 | 울산과학기술원 | 초고밀도 메모리 및 멀티레벨 메모리 소자, 및 그 제조 방법 |
| KR20220014794A (ko) * | 2020-07-29 | 2022-02-07 | 한국과학기술원 | 이온제어 트랜지스터 기반 뉴로모픽 시냅스 소자 및 그 제조 방법 |
| US11855204B2 (en) | 2020-04-20 | 2023-12-26 | Unist (Ulsan National Institute Of Science And Technology) | Ultra high-density memory and multi-level memory device and method of fabricating the same |
-
2019
- 2019-01-22 KR KR1020190008347A patent/KR20200024067A/ko not_active Application Discontinuation
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2021215638A1 (ko) * | 2020-04-20 | 2021-10-28 | 울산과학기술원 | 초고밀도 메모리 및 멀티레벨 메모리 소자, 및 그 제조 방법 |
| US11855204B2 (en) | 2020-04-20 | 2023-12-26 | Unist (Ulsan National Institute Of Science And Technology) | Ultra high-density memory and multi-level memory device and method of fabricating the same |
| KR20220014794A (ko) * | 2020-07-29 | 2022-02-07 | 한국과학기술원 | 이온제어 트랜지스터 기반 뉴로모픽 시냅스 소자 및 그 제조 방법 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP7566397B2 (ja) | ロジックスイッチング素子及びその製造方法 | |
| KR102693426B1 (ko) | 전자 소자 및 그 제조방법 | |
| KR20210138993A (ko) | 박막 구조체 및 이를 포함하는 반도체 소자 | |
| EP3996148A2 (en) | Semiconductor device and semiconductor apparatus including the same | |
| JP2021052184A (ja) | ドメインスイッチング素子及びその製造方法 | |
| KR20210081180A (ko) | 전자 소자 및 그 제조방법 | |
| KR20210036714A (ko) | 강유전 박막 구조체 및 그 제조방법과, 강유전 박막 구조체를 포함하는 전자 소자 | |
| US11646375B2 (en) | Ferroelectric thin-film structure and electronic device including the same | |
| US11824118B2 (en) | Electronic device and method of manufacturing the same | |
| KR20200024067A (ko) | 로직 스위칭 소자 및 그 제조방법 | |
| US11978798B2 (en) | Semiconductor device | |
| US20220169530A1 (en) | Fluorite-based material thin film and semiconductor device comprising the same | |
| KR20210047592A (ko) | 전자 소자 및 그 제조방법 | |
| KR20210119199A (ko) | 전자 소자 및 그 제조방법 | |
| CN115117172A (zh) | 半导体器件和制造半导体器件的方法 | |
| US20240194761A1 (en) | Electronic device and electronic apparatus including the same | |
| US20240213349A1 (en) | Electronic device including ferroelectric material and electronic apparatus including the electronic device | |
| KR20240068207A (ko) | 도메인 조절된 강유전체 재료를 포함하는 전계 효과 트랜지스터, 커패시터, 및 전자 장치 | |
| CN118159034A (zh) | 包括铁电薄膜的电子器件、半导体器件和制造铁电薄膜的方法 | |
| KR20230071631A (ko) | 반도체 소자 및 이를 포함하는 반도체 장치 | |
| KR20220131121A (ko) | 반도체 소자 및 그 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal |