JP7566397B2 - ロジックスイッチング素子及びその製造方法 - Google Patents

ロジックスイッチング素子及びその製造方法 Download PDF

Info

Publication number
JP7566397B2
JP7566397B2 JP2019150490A JP2019150490A JP7566397B2 JP 7566397 B2 JP7566397 B2 JP 7566397B2 JP 2019150490 A JP2019150490 A JP 2019150490A JP 2019150490 A JP2019150490 A JP 2019150490A JP 7566397 B2 JP7566397 B2 JP 7566397B2
Authority
JP
Japan
Prior art keywords
material region
layer
antiferroelectric
switching element
domain
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2019150490A
Other languages
English (en)
Other versions
JP2020031213A (ja
Inventor
鎭盛 許
潤姓 李
常▲ヒョン▼ 趙
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from KR1020190008347A external-priority patent/KR102778194B1/ko
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of JP2020031213A publication Critical patent/JP2020031213A/ja
Application granted granted Critical
Publication of JP7566397B2 publication Critical patent/JP7566397B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/60—Electrodes characterised by their materials
    • H10D64/66—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes
    • H10D64/68—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes characterised by the insulator, e.g. by the gate insulator
    • H10D64/689—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes characterised by the insulator, e.g. by the gate insulator having ferroelectric layers
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K3/00—Tools, devices, or special appurtenances for soldering, e.g. brazing, or unsoldering, not specially adapted for particular methods
    • B23K3/08—Auxiliary devices therefor
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K3/00—Tools, devices, or special appurtenances for soldering, e.g. brazing, or unsoldering, not specially adapted for particular methods
    • B23K3/06—Solder feeding devices; Solder melting pans
    • B23K3/0607—Solder feeding devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B51/00—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory transistors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B51/00—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory transistors
    • H10B51/30—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory transistors characterised by the memory core region
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/0415—Manufacture or treatment of FETs having insulated gates [IGFET] of FETs having ferroelectric gate insulators
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/701—IGFETs having ferroelectric gate insulators, e.g. ferroelectric FETs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/711—Insulated-gate field-effect transistors [IGFET] having floating bodies
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/124—Shapes, relative sizes or dispositions of the regions of semiconductor bodies or of junctions between the regions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/60—Electrodes characterised by their materials
    • H10D64/66—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes
    • H10D64/68—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes characterised by the insulator, e.g. by the gate insulator
    • H10D64/681—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes characterised by the insulator, e.g. by the gate insulator having a compositional variation, e.g. multilayered
    • H10D64/683—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes characterised by the insulator, e.g. by the gate insulator having a compositional variation, e.g. multilayered being parallel to the channel plane
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/60—Electrodes characterised by their materials
    • H10D64/66—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes
    • H10D64/68—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes characterised by the insulator, e.g. by the gate insulator
    • H10D64/681—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes characterised by the insulator, e.g. by the gate insulator having a compositional variation, e.g. multilayered
    • H10D64/685—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes characterised by the insulator, e.g. by the gate insulator having a compositional variation, e.g. multilayered being perpendicular to the channel plane

Landscapes

  • Engineering & Computer Science (AREA)
  • Mechanical Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Semiconductor Memories (AREA)
  • Electroluminescent Light Sources (AREA)
  • Thin Film Transistor (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Description

本発明は、ロジックスイッチング素子及びその製造方法に関する。
既存シリコン基板のトランジスタは、動作特性の改善、及びスケールダウン（ｓｃａｌｉｎｇ ｄｏｗｎ）に限界がある。例えば、既存シリコン基板のトランジスタにおいて、動作電圧及び電流特性を測定すれば、サブスレショルドスイング（ＳＳ：ｓｕｂｔｈｒｅｓｈｏｌｄ ｓｗｉｎｇ）（ＳＳ）値は、下記数式１のように与えられるが、ＳＳ値は、約６０ｍＶ／ｄｅｃが限界であると知られている。
ここで、ｋＢはボルツマン定数（Ｂｏｌｔｚｍａｎｎ ｃｏｎｓｔａｎｔ）であり、Ｔは絶対温度（ａｂｓｏｌｕｔｅ ｔｅｍｐｅｒａｔｕｒｅ）であり、ｑは電荷素量（ｅｌｅｍｅｎｔａｒｙ ｃｈａｒｇｅ）であり、ＣＤは空乏層（ｄｅｐｌｅｔｉｏｎ ｌａｙｅｒ）のキャパシタンスであり、Ｃｉｎｓはゲート絶縁体（ｇａｔｅ ｉｎｓｕｌａｔｏｒ）のキャパシタンスである。
トランジスタのサイズが小さくなるにつれ、動作電圧を約０．８Ｖ以下に低くし難い要因により、パワー密度（ｐｏｗｅｒ ｄｅｎｓｉｔｙ）は増大している。従って、素子のスケールダウンに限界がある。サブスレショルドスイング（ＳＳ）のような動作特性を改善させることができ、スケールダウンに有利であり、制御効率を高めることができる素子の開発が要求される。
本発明が解決しようとする課題は、ネガティブキャパシタンス（ｎｅｇａｔｉｖｅ ｃａｐａｃｉｔａｎｃｅ）効果を利用したロジックスイッチング素子を提供し、強誘電（ｆｅｒｒｏｅｌｅｃｔｒｉｃ）物質及び反強誘電（ａｎｔｉ－ｆｅｒｒｏｅｌｅｃｔｒｉｃ）物質を利用するロジックスイッチング素子を提供し、サブスレショルドスイング（ＳＳ）のような動作特性を改善させることができ、制御効率を高めることができ、スケールダウンに有利なロジックスイッチング素子を提供し、前述のロジックスイッチング素子の製造方法を提供することである。
一側面によれば、チャネル要素と、前記チャネル要素に連結されたソース及びドレインと、前記チャネル要素に対向して配置されたゲート電極と、前記チャネル要素と前記ゲート電極との間に配置されたドメインスイッチング層（ｄｏｍａｉｎ ｓｗｉｔｃｈｉｎｇ ｌａｙｅｒ）と、を含み、前記ドメインスイッチング層は、非メモリ（ｎｏｎ－ｍｅｍｏｒｙ）要素であり、強誘電ドメインを含む強誘電（ｆｅｒｒｏｅｌｅｃｔｒｉｃ）物質領域と、反強誘電ドメインを含む反強誘電（ａｎｔｉ－ｆｅｒｒｏｅｌｅｃｔｒｉｃ）物質領域と、を具備するロジックスイッチング素子が提供される。
前記ドメインスイッチング層は、外部電場による分極の変化において、非履歴（ｎｏｎ－ｈｙｓｔｅｒｅｓｉｓ）挙動特性を有することができる。
前記ドメインスイッチング層は、少なくとも１つの前記強誘電物質領域と、少なくとも１つの前記反強誘電物質領域とが、前記ゲート電極に平行な方向に配列された構造を有することができる。
前記ドメインスイッチング層は、少なくとも１つの前記強誘電物質領域と、少なくとも１つの前記反強誘電物質領域とが、前記ゲート電極に垂直方向に配列された構造を有することができる。
前記ドメインスイッチング層は、少なくとも１つの前記強誘電物質領域と、少なくとも１つの前記反強誘電物質領域とが、前記ゲート電極に平行な方向に配列された構造と、それに垂直方向に配列された構造との組み合わせを含んでもよい。
前記強誘電物質領域と前記反強誘電物質領域は、同一ベース物質を含み、互いに異なる結晶相を有することができる。
前記強誘電物質領域は、直方晶系（ｏｒｔｈｏｒｈｏｍｂｉｃ）結晶相を含み、前記反強誘電物質領域は、正方晶系（ｔｅｔｒａｇｏｎａｌ）結晶相を含んでもよい。
前記強誘電物質領域と前記反強誘電物質領域は、互いに異なるドーピング濃度を有することができる。
前記強誘電物質領域と前記反強誘電物質領域は、互いに異なるドーピング物質を含んでもよい。
前記強誘電物質領域及び前記反強誘電物質領域のうち少なくとも一つは、Ｈｆ系酸化物及びＺｒ系酸化物のうち少なくとも一つを含んでもよい。
前記強誘電物質領域及び前記反強誘電物質領域のうち少なくとも一つは、ドーパント（ｄｏｐａｎｔ）を含み、前記ドーパントは、Ｓｉ、Ａｌ、Ｚｒ、Ｙ、Ｌａ、Ｇｄ、Ｓｒ及びＨｆのうち少なくとも一つを含んでもよい。
前記ドメインスイッチング層において、前記強誘電物質領域と前記反強誘電物質領域との体積比は、約１０：９０ないし約９０：１０の範囲でもある。
前記ドメインスイッチング層は、前記チャネル要素に直接接触されてもよい。
前記チャネル要素と前記ドメインスイッチング層との間に配置された絶縁層をさらに含んでもよい。
前記チャネル要素と前記ドメインスイッチング層との間に配置された絶縁層と、前記絶縁層と前記ドメインスイッチング層との間に配置された導電層と、をさらに含んでもよい。
前記チャネル要素は、Ｓｉ、Ｇｅ、ＳｉＧｅ、ＩＩＩ・Ｖ族半導体、酸化物半導体、窒化物半導体、窒化酸化物半導体、二次元物質（２Ｄ ｍａｔｅｒｉａｌ）、量子点（ｑｕａｎｔｕｍ ｄｏｔ）及び有機半導体のうち少なくとも一つを含んでもよい。
他の側面によれば、チャネル要素を含む基板を設ける段階と、前記チャネル要素上に、非晶質薄膜を形成する段階と、前記非晶質薄膜上に、導電性物質層を形成する段階と、前記非晶質薄膜をアニーリング（ａｎｎｅａｌｉｎｇ）し、前記非晶質薄膜からドメインスイッチング層を形成する段階と、を含み、前記ドメインスイッチング層は、非メモリ要素であり、強誘電ドメインを含む強誘電物質領域と、反強誘電ドメインを含む反強誘電物質領域と、を具備するように形成されるロジックスイッチング素子の製造方法が提供される。
前記強誘電物質領域と前記反強誘電物質領域は、互いに異なる結晶相を有することができる。
前記強誘電物質領域は、直方晶系結晶相を含み、前記反強誘電物質領域は、正方晶系結晶相を含んでもよい。
前記強誘電物質領域と前記反強誘電物質領域は、互いに異なるドーピング濃度を有することができる。
前記強誘電物質領域と前記反強誘電物質領域は、互いに異なるドーピング物質を含んでもよい。
前記強誘電物質領域及び前記反強誘電物質領域のうち少なくとも一つは、Ｈｆ系酸化物及びＺｒ系酸化物のうち少なくとも一つを含んでもよい。
前記アニーリングは、約４００℃ないし約１，２００℃の温度で行うことができる。
前記製造方法は、前記導電性物質層からゲート電極を形成する段階をさらに含んでもよい。
前記製造方法は、前記チャネル要素に連結されたソース及びドレインを形成する段階をさらに含んでもよい。
本発明によれば、ネガティブキャパシタンス効果を利用するロジックスイッチング素子を具現することができ、強誘電物質及び反強誘電物質をいずれも適用したロジックスイッチング素子を具現することができ、サブスレショルドスイング（ＳＳ）のような動作特性を改善させることができ、制御効率を高めることができ、スケールダウンにも有利なロジックスイッチング素子を具現することができ、前記ロジックスイッチング素子を利用し、多様な電子素子／装置／回路／システムを具現することができる。
一実施形態によるロジックスイッチング素子を示す断面図である。 他の実施形態によるロジックスイッチング素子に適用することができるドメインスイッチング層及びゲート電極の積層構造を示す断面図である。 他の実施形態によるロジックスイッチング素子に適用することができるドメインスイッチング層及びゲート電極の積層構造を示す断面図である。 他の実施形態によるロジックスイッチング素子のドメインスイッチング層下にも適用される下部構造を示す断面図である。 他の実施形態によるロジックスイッチング素子のドメインスイッチング層下にも適用される下部構造を示す断面図である。 他の実施形態によるロジックスイッチング素子に適用することができるドメインスイッチング層及びゲート電極の積層構造を示す断面図である。 他の実施形態によるロジックスイッチング素子に適用することができるドメインスイッチング層及びゲート電極の積層構造を示す断面図である。 一実施形態によるものであり、ドメインスイッチング層構成において、強誘電体及び反強誘電体を利用したキャパシタンスマッチング（ｃａｐａｃｉｔａｎｃｅ ｍａｔｃｈｉｎｇ）を例示的に示すグラフである。 比較例による素子の構成を示す断面図である。 比較例によるものであり、強誘電体と誘電体とを利用したキャパシタンスマッチングを示すグラフである。 強誘電体の特性を示すグラフである。 強誘電体の特性を示すグラフである。 反強誘電体の特性を示すグラフである。 反強誘電体の特性を示すグラフである。 強誘電体と反強誘電体との組み合わせの特性を示すグラフである。 強誘電体と反強誘電体との組み合わせの特性を示すグラフである。 誘電体の特性を示すグラフである。 誘電体の特性を示すグラフである。 一実施形態によるものであり、金属／ＨｆＺｒＯ層／金属構造において、ＨｆＺｒＯ層の構成／物性による誘電定数（ｄｉｅｌｅｃｔｒｉｃ ｃｏｎｓｔａｎｔ）・電圧特性を測定した結果を示すグラフである。 一実施形態によるものであり、図１５で説明した金属／ＨｆＺｒＯ層／金属構造において、分極（ｐｏｌａｒｉｚａｔｉｏｎ）・電圧特性を測定した結果を示すグラフである。 反強誘電ドミナント（ａｎｔｉ－ｆｅｒｒｏｅｌｅｃｔｒｉｃ ｄｏｍｉｎａｎｔ）である場合のドメイン層ＤＬ１の構成（ドメイン配列）を例示的に示す断面図である。 強誘電ドミナント（ｆｅｒｒｏｅｌｅｃｔｒｉｃ ｄｏｍｉｎａｎｔ）である場合のドメイン層ＤＬ２の構成（ドメイン配列）を例示的に示す断面図である。 一実施形態によって製造したＡｌ：ＨｆＯ薄膜の構成／物性による誘電定数・電圧特性を測定した結果を示すグラフである。 図１８の結果を得るのに使用した素子の構造を示す断面図である。 一実施形態によるロジックスイッチング素子のサブスレショルドスイング（ＳＳ：ｓｕｂｔｈｒｅｓｈｏｌｄ ｓｗｉｎｇ）特性が改善される効果について説明するためのグラフである。 他の実施形態によるロジックスイッチング素子を示す断面図である。 一実施形態によるロジックスイッチング素子の製造方法を示す断面図である。 一実施形態によるロジックスイッチング素子の製造方法を示す断面図である。 一実施形態によるロジックスイッチング素子の製造方法を示す断面図である。 一実施形態による電子素子のアーキテクチャを概略的に示す概念図である。 他の実施形態による電子素子のアーキテクチャを概略的に示す概念図である。
以下、本実施形態によるロジックスイッチング素子及びその製造方法について、添付された図面を参照し、詳細に説明する。添付された図面に図示された層や領域の幅及び厚みは、明細書の明確性、及び説明の便宜性のために若干誇張されている。詳細な説明全体にわたり、同一参照番号は同一構成要素を示す。
図１は、一実施形態によるロジックスイッチング素子を示す断面図である。ここで、該ロジックスイッチング素子は、ロジックトランジスタでもある。「ロジックスイッチング素子」という用語は、メモリ素子（メモリトランジスタ）と対比される概念であり、非メモリ用のオン／オフ用スイッチング素子を意味する。
図１を参照すれば、チャネル要素１０が具備され、チャネル要素１０に電気的に連結されたソース２０及びドレイン３０が具備されてもよい。ソース２０は、チャネル要素１０の第１領域にも、電気的に連結／接触し、ドレイン３０は、チャネル要素１０の第２領域に電気的に連結／接触されてもよい。チャネル要素１０、ソース２０及びドレイン３０は、所定基板１００内にも具備される。基板１００の互いに異なる領域に不純物を注入し、ソース２０及びドレイン３０を形成することができ、ソース２０とドレイン３０との間の基板１００領域が、チャネル要素（チャネル領域）１０とも定義される。基板１００は、例えば、Ｓｉ基板でもあるが、Ｓｉ以外の他の物質、例えば、Ｇｅ、ＳｉＧｅ、ＩＩＩ・Ｖ族半導体などを含む基板でもある。その場合、チャネル要素１０は、Ｓｉ、Ｇｅ、ＳｉＧｅまたはＩＩＩ・Ｖ族半導体を含んでもよい。基板１００の物質は、前述のものに限定されるものではなく、多様に変化される。また、チャネル要素１０は、基板１００の一部ではない基板１００と別個の物質層（薄膜）によっても具備される。その場合、チャネル要素１０の物質構成は、多様でもある。例えば、チャネル要素１０は、酸化物半導体、窒化物半導体、窒化酸化物半導体、二次元物質（２Ｄ（ｔｗｏ－ｄｉｍｅｎｓｉｏｎａｌ ｍａｔｅｒｉａｌ）、量子点（ＱＤ：ｑｕａｎｔｕｍ ｄｏｔ）及び有機半導体のうち少なくとも一つを含んでもよい。前記酸化物半導体は、例えば、ＩｎＧａＺｎＯなどを含み、前記二次元物質は、例えば、ＴＭＤ（ｔｒａｎｓｉｔｉｏｎ ｍｅｔａｌ ｄｉｃｈａｌｃｏｇｅｎｉｄｅ）やグラフェンを含み、前記量子点は、コロイダル量子点（ｃｏｌｌｏｉｄａｌ ＱＤ）、ナノ結晶（ｎａｎｏｃｒｙｓｔａｌ）構造などを含んでもよいが、それらは、例示的なものに過ぎず、本願実施形態は、それらに限定されるものではない。
チャネル要素１０に対向するように配置されたゲート電極（ｇａｔｅ）５００が具備されてもよい。ゲート電極５００は、ソース２０とドレイン３０との間において、チャネル要素１０と離隔されるようにも具備される。チャネル要素１０とゲート電極５００との間に、ドメインスイッチング層（ｄｏｍａｉｎ ｓｗｉｔｃｈｉｎｇ ｌａｙｅｒ）３００Ａが具備されてもよい。ドメインスイッチング層３００Ａは、非メモリ（ｎｏｎ－ｍｅｍｏｒｙ）要素でもある。ドメインスイッチング層３００Ａは、強誘電（ｆｅｒｒｏｅｌｅｃｔｒｉｃ）ドメインを含む強誘電物質領域Ｆと、反強誘電ドメイン（ａｎｔｉ－ｆｅｒｒｏｅｌｅｃｔｒｉｃ）を含む反強誘電物質領域ＡＦを具備することができる。強誘電物質領域Ｆと反強誘電物質領域ＡＦとの組み合わせにより、ドメインスイッチング層３００Ａは、外部電場による分極（ｐｏｌａｒｉｚａｔｉｏｎ）変化において、実質的に非履歴（ｎｏｎ－ｈｙｓｔｅｒｅｓｉｓ）挙動特性を有することができる。言い換えれば、ドメインスイッチング層３００Ａは、ヒステリシス（ｈｙｓｔｅｒｅｓｉｓ）特性を有さないか、あるいは実質的に有さない。
強誘電物質は、結晶化された物質構造において、単位セル（ｕｎｉｔ ｃｅｌｌ）内電荷分布が中心対称的ではなく（ｎｏｎ－ｃｅｎｔｒｏｓｙｍｍｅｔｒｉｃ）、自発的な双極子（ｄｉｐｏｌｅ）（ｅｌｅｃｔｒｉｃ ｄｉｐｏｌｅ）、すなわち、自発分極（ｓｐｏｎｔａｎｅｏｕｓ ｐｏｌａｒｉｚａｔｉｏｎ）を有する。該強誘電物質は、外部電場がない状態でも、双極子（ｄｉｐｏｌｅ）による残留分極（ｒｅｍｎａｎｔ ｐｏｌａｒｉｚａｔｉｏｎ）を有する。同時に、外部電場により、分極方向がドメイン単位において変わる（ｓｗｉｔｃｈ）。
反強誘電物質は、電気双極子（ｄｉｐｏｌｅ）のアレイを含んでもよいが、残留分極が０であるか、あるいは０に近い。電場がない状態において、隣接双極子（ｄｉｐｏｌｅ）の方向が反対になり、分極が相殺されるので、全体的な自発分極及び残留分極は、０であるか、あるいは０に近い。しかし、外部電場が印加された状態においては、分極特性及びスイッチング特性を示すことができる。
本実施形態においては、相互接触した少なくとも１つの強誘電物質領域Ｆと、少なくとも１つの反強誘電物質領域ＡＦとの組み合わせを利用し、キャパシタンスマッチング（ｃａｐａｃｉｔａｎｃｅ ｍａｔｃｈｉｎｇ）を行うことにより、ドメインスイッチング層３００Ａがヒステリシス特性を有さないようにすることができる。従って、強誘電物質領域Ｆと反強誘電物質領域ＡＦとのそれぞれにおいて、ドメインスイッチングが起こり、ドメインスイッチング時に生じる電圧増幅（ｖｏｌｔａｇｅ ａｍｐｌｉｆｉｃａｔｉｏｎ）により、ロジックスイッチング素子（ロジックトランジスタ）のスイッチング特性を改善させることができる。特に、ロジックスイッチング素子（ロジックトランジスタ）のサブスレショルドスイング（ＳＳ：ｓｕｂｔｈｒｅｓｈｏｌｄ ｓｗｉｎｇ）値をさらに低くする効果を得ることができる。また、ドメインスイッチング層３００Ａは、非履歴挙動特性を有するために、メモリではないオン／オフ特性を有する優秀なスイッチング素子を得ることができる。
さらに、図１の実施形態において、ドメインスイッチング層３００Ａは、チャネル要素１０に直接接触することができる。その場合、チャネル要素１０とドメインスイッチング層３００Ａとの間に別途の誘電体層を使用せず、誘電定数が低い誘電体層による特性低下を防止することができる。
図１においては、ドメインスイッチング層３００Ａの強誘電物質領域Ｆと反強誘電物質領域ＡＦとがゲート電極５００に平行な方向に配列された、すなわち、横に（ｌａｔｅｒａｌｌｙ）配列された構造を有する場合を図示したが、他の実施形態によれば、強誘電物質領域Ｆと反強誘電物質領域ＡＦは、ゲート電極５００に垂直方向、すなわち、上下に配列された構造を有することができる。その例が、図２及び図３に図示されている。
図２及び図３は、他の実施形態によるロジックスイッチング素子に適用することができるドメインスイッチング層及びゲート電極の積層構造を示す断面図である。
図２及び図３を参照すれば、ドメインスイッチング層３００Ｂ，３００Ｃは、少なくとも１つの強誘電物質領域Ｆと、少なくとも１つの反強誘電物質領域ＡＦとがゲート電極５００に垂直方向に配列された構造を有することができる。図２においては、強誘電物質領域Ｆがゲート電極５００に接触し、強誘電物質領域Ｆ下に、反強誘電物質領域ＡＦが具備される。図３においては、反強誘電物質領域ＡＦがゲート電極５００に接触し、反強誘電物質領域ＡＦ下に、強誘電物質領域Ｆが具備される。図２及び図３のドメインスイッチング層３００Ｂ，３００Ｃを、図１のドメインスイッチング層３００Ａの代わりに適用することができる。図２及び図３の構造においても、強誘電物質領域Ｆと反強誘電物質領域ＡＦとの組み合わせにより、キャパシタンスマッチングされることにより、ドメインスイッチング層３００Ｂ，３００Ｃは、ヒステリシス特性を有さないことになる。
図１においては、ドメインスイッチング層３００Ａが、チャネル要素１０に直接接触する場合を図示して説明したが、ドメインスイッチング層３００Ａ下に配置される下部構造は、異なってもよい。その例が、図４及び図５に図示されている。
図４は、他の実施形態によるロジックスイッチング素子のドメインスイッチング層下に適用される下部構造を示す断面図である。
図４を参照すれば、チャネル要素１０上に、絶縁層１５０が具備されてもよい。絶縁層１５０上に、図１ないし図３のドメインスイッチング層３００Ａ，３００Ｂ，３００Ｃ及びゲート電極５００が配置されてもよい。絶縁層１５０の厚みは、約５ｎｍ以下または約３ｎｍ以下と薄い。しかし、絶縁層１５０の厚みは、前述のところに限定されるものではなく、５ｎｍ以上であってもよい。絶縁層１５０としては、例えば、Ｓｉ酸化物、Ａｌ酸化物、Ｈｆ酸化物、Ｚｒ酸化物などを適用するか、あるいはｈ－ＢＮ（ｈｅｘａｇｏｎａｌ ｂｏｒｏｎ ｎｉｔｒｉｄｅ）のような二次元絶縁体（２Ｄ ｉｎｓｕｌａｔｏｒ）を使用することができる。しかし、絶縁層１５０の物質は、それらに限定されるものではなく、異なってもよい。強誘電物質領域Ｆ及び反強誘電物質領域ＡＦを使用し、キャパシタンスマッチングを行うために、絶縁層１５０において、比較的誘電定数が高い誘電体を適用しやすい。絶縁層１５０の誘電定数が高いほど、スイッチング素子の性能向上に有利である。また、絶縁層１５０を使用すれば、電気的漏れ（ｌｅａｋａｇｅ）を抑制したり防止したりする効果を得ることができる。
図５は、他の実施形態によるロジックスイッチング素子のドメインスイッチング層下にも適用される下部構造を示す断面図である。
図５を参照すれば、チャネル要素１０上に、絶縁層１６０が具備され、絶縁層１６０上に、導電層２００がさらに具備されてもよい。導電層２００上に、図１ないし図３のドメインスイッチング層３００Ａ，３００Ｂ，３００Ｃ及びゲート電極５００が配置されてもよい。絶縁層１６０の物質は、図４の絶縁層１５０と同一であるか、あるいは類似している。導電層２００は、金属や金属化合物によっても形成される。導電層２００は、フローティング電極（ｆｌｏａｔｉｎｇ ｅｌｅｃｔｒｏｄｅ）であってもよく、ドメインスイッチング層３００Ａ，３００Ｂ，３００Ｃの製造工程や特性制御に関与することができる。絶縁層１６０は、チャネル要素１０と導電層２００とを絶縁する役割を行うことができ、例えば、約１０ｎｍ以上の厚みを有することができる。
図１においては、ドメインスイッチング層３００Ａが、１つの強誘電物質領域Ｆと、１つの反強誘電物質領域ＡＦとから構成された場合を図示したが、他の実施形態によれば、複数の強誘電物質領域Ｆと、複数の反強誘電物質領域ＡＦとが、１つのドメインスイッチング層を構成することができる。その一例が、図６に図示されている。
図６は、他の実施形態によるロジックスイッチング素子に適用することができるドメインスイッチング層及びゲート電極の積層構造を示す断面図である。
図６を参照すれば、ドメインスイッチング層３００Ｄは、複数の強誘電物質領域Ｆと、複数の反強誘電物質領域ＡＦとが、水平方向（横）に相互に配置された構造を有することができる。強誘電物質領域Ｆと反強誘電物質領域ＡＦとの比率及びサイズは、例示的なものであり、異なってもよい。
他の実施形態によれば、ドメインスイッチング層は、少なくとも１つの前記強誘電物質領域と、少なくとも１つの前記反強誘電物質領域とが、ゲート電極に平行な方向に配列された構造と、ゲート電極に垂直方向に配列された構造との組み合わせを含んでもよい。その一例が、図７に図示されている。
図７は、他の実施形態によるロジックスイッチング素子に適用することができるドメインスイッチング層及びゲート電極の積層構造を示す断面図である。
図７を参照すれば、ドメインスイッチング層３００Ｅは、複数の強誘電物質領域Ｆと、複数の反強誘電物質領域ＡＦとが水平方向（横）に配列された構造、及び垂直方向（上下）に配列された構造の組み合わせを含んでもよい。製造工程の条件により、そのような組み合わせ配列が形成されてもよい。しかし、図７の構造は、例示的なものであり、それは多様に変化されもする。
以上の実施形態において、強誘電物質領域Ｆと反強誘電物質領域ＡＦは、同一ベース物質を含むが、互いに異なる結晶相（ｃｒｙｓｔａｌｌｉｎｅ ｐｈａｓｅ）を有することができる。強誘電物質領域Ｆと反強誘電物質領域ＡＦは、同一系列の物質で構成されながら、互いに異なる結晶相を有することにより、一方（Ｆ）は、強誘電特性を示し、他方（ＡＦ）は、反強誘電特性を示すことができる。例えば、強誘電物質領域Ｆは、直方晶系（ｏｒｔｈｏｒｈｏｍｂｉｃ）結晶相を有することができ、反強誘電物質領域ＡＦは、正方晶系（ｔｅｔｒａｇｏｎａｌ）結晶相を有することができる。例えば、強誘電物質領域Ｆ及び反強誘電物質領域ＡＦは、Ｈｆ系酸化物またはＺｒ系酸化物を含んでもよい。一例として、ＨｆＯ系の非晶質薄膜を形成した後、アニーリング（ａｎｎｅａｌｉｎｇ）（熱処理）制御を介して、その一部は、直方晶系結晶相を有する強誘電物質領域Ｆにし、他の一部は、正方晶系結晶相を有する反強誘電物質領域ＡＦにする。
アニーリング（熱処理）制御だけではなく、ドーピング濃度やドーピング物質を異なるように制御することにより、強誘電物質領域Ｆと反強誘電物質領域ＡＦとを形成することもできる。例えば、ＨｆＯ系の非晶質薄膜の一部は、第１ドーピング濃度を有し、他の一部は、第２ドーピング濃度を有することができ、それらを所定条件でアニーリング（熱処理）することにより、前記第１ドーピング濃度を有する領域は、強誘電物質領域Ｆにし、前記第２ドーピング濃度を有する領域は、反強誘電物質領域ＡＦにすることができる。ドーピング濃度の代わりに、ドーピング物質を異ならせることによっても、そのような効果を得ることができる。従って、場合により、強誘電物質領域Ｆと反強誘電物質領域ＡＦは、互いに異なるドーピング濃度を有することができ、かつ／または互いに異なるドーピング物質を含んでもよい。強誘電物質領域Ｆ及び反強誘電物質領域ＡＦのうち少なくとも一つがドーパントを含む場合、前記ドーパントは、Ｓｉ、Ａｌ、Ｚｒ、Ｙ、Ｌａ、Ｇｄ、Ｓｒ及びＨｆのうち少なくとも一つを含んでもよい。
他の実施形態の場合、強誘電物質領域Ｆのベース物質と、反強誘電物質領域ＡＦのベース物質とが、互いに異なってもよい。
以上の実施形態において、ドメインスイッチング層３００Ａ～３００Ｅの強誘電物質領域Ｆと反強誘電物質領域ＡＦとの体積比（ｖｏｌ％）は、約０．１：９９．９ないし９９．９：０．１の範囲内でも決定される。例えば、ドメインスイッチング層３００Ａ～３００Ｅの強誘電物質領域Ｆと反強誘電物質領域ＡＦとの体積比（ｖｏｌ％）は、約１０：９０ないし９０：１０ほどの範囲でも決定される。ドメインスイッチング層３００Ａ～３００Ｅがヒステリシス特性を有さないか、あるいは実質的に有さない条件を満足するように、前記体積比が決定されてもよい。
図８は、一実施形態によるものであり、ドメインスイッチング層構成において、強誘電体と反強誘電体とを利用したキャパシタンスマッチングを例示的に示すグラフである。図８においてＸ軸は、当該物質の電荷（ｃｈａｒｇｅ）（Ｑ）を示し、Ｙ軸は、当該物質のエネルギー（ｅｎｅｒｇｙ）（Ｕ）を示す。
図８を参照すれば、強誘電体（ｆｅｒｒｏ）のグラフは、左右両側にウェル形態を有する。２つのウェル形態は、２つの安定した分極状態に対応するものであり、そのようなグラフ形態は、ヒステリシス挙動を意味する。２つのウェル間の転移部（ｔｒａｎｓｉｔｉｏｎ ｒｅｇｉｏｎ）に、ネガティブキャパシタンス（ｎｅｇａｔｉｖｅ ｃａｐａｃｉｔａｎｃｅ）を有する地点が存在する。本実施形態による素子は、強誘電体を含み、強誘電体のネガティブキャパシタンス効果を利用するために、そのような側面において、ネガティブキャパシタンス効果を利用したロジックスイッチング素子であるとされる。
反強誘電体（ａｎｔｉ－ｆｅｒｒｏ）のグラフは、強誘電体（ｆｅｒｒｏ）のグラフと異なる屈曲を有する。強誘電体と反強誘電体とを適切に混合してデザインする場合、強誘電体と反強誘電体との組み合わせ（ｆｅｒｒｏ＋ａｎｔｉ－ｆｅｒｒｏ）は、２つのウェルを有する形態ではないＵ字形のグラフになり、実質的にヒステリシス挙動を示さない。言い換えれば、強誘電体と反強誘電体とを利用したキャパシタンスマッチングを介して、ヒステリシスのない結果を得ることができる。
このとき、ドメインスイッチング層がチャネル領域に接触する場合、該チャネル領域のキャパシタンスも考慮し、前述のキャパシタンスマッチングを行うことができる。また、前述のキャパシタンスマッチングは、チャネル領域と、ソース及びドレインとの間の寄生キャパシタンスまで考慮して行うこともできる。また、ドメインスイッチング層が、その下の絶縁層（誘電体層）に接触する場合、絶縁層（誘電体層）のキャパシタンスも考慮し、前述のキャパシタンスマッチングを行うことができる。結果として、ドメインスイッチング層は、キャパシタンスマッチングにより、ヒステリシスを有さない。
ドメインスイッチング層がチャネル領域に接触し、チャネル領域のキャパシタンスも考慮し、前記キャパシタンスマッチングを行った場合、ドメインスイッチング層とチャネル領域との組み合わせがヒステリシスを有さないとされる。または、ドメインスイッチング層とチャネル領域とが接触した状態で、ドメインスイッチング層がヒステリシスを有さないとされる。それと類似し、ドメインスイッチング層が絶縁層（誘電体層）に接触し、絶縁層（誘電体層）のキャパシタンスも考慮し、前記キャパシタンスマッチングを行った場合、ドメインスイッチング層と絶縁層（誘電体層）との組み合わせが、ヒステリシスを有さないとされる。または、ドメインスイッチング層と絶縁層（誘電体層）とが接触した状態で、ドメインスイッチング層がヒステリシスを有さないとされる。
図９は、比較例による素子の構成を示す断面図である。
図９を参照すれば、基板１に、チャネル要素２、ソース３及びドレイン４が具備されてもよい。チャネル要素２上に、誘電体層（ｄｉｅｌｅｃｔｒｉｃ）５が配置され、誘電体層５上に、強誘電体層（ｆｅｒｒｏｅｌｅｃｔｒｉｃ）６が配置され、強誘電体層６上に、ゲート電極７が配置されてもよい。チャネル要素２とゲート電極７との間に、強誘電体層６が具備され、強誘電体層６とチャネル要素２との間に、誘電体層５が具備される。本比較例は、強誘電体層６と誘電体層５とを利用し、キャパシタンスマッチングを行う場合である。
図１０は、比較例によるものであり、強誘電体と誘電体とを利用したキャパシタンスマッチングを示すグラフである。
図１０を参照すれば、強誘電体（ｆｅｒｒｏ）は、図８を参照して説明したようなグラフ形態を有する。誘電体（ｄｉｅｌｅｃｔｒｉｃ）は、比較的幅が狭いＵ字形グラフ形態を有する。強誘電体と誘電体とが組み合わされた場合（ｆｅｒｒｏ＋ｄｉｅｌｅｃｔｒｉｃ）には、キャパシタンスマッチングによってヒステリシスが消え、比較的幅が広いＵ字形グラフ形態を示す。
しかし、図１０の比較例のように、強誘電体と誘電体とを利用してキャパシタンスマッチングを行う場合には、誘電定数が低い誘電体を使用するために、ゲート効率が落ちるという問題が生じてしまう。本実施形態においては、誘電定数が低い誘電体の使用を排除することができるため、それに係わる問題を解消することができる。例えば、本実施形態において、ドメインスイッチング層に適用されるＨｆＺｒＯの誘電定数と、比較例において誘電体として使用されるＳｉＯ２の誘電定数は、約５０対４ほどと大きな差がある。また、該誘電体は、強誘電ドメイン（ｆｅｒｒｏｅｌｅｃｔｒｉｃ ｄｏｍａｉｎ）がない状態であり、ゲート電圧動作時、ドメインスイッチングがないが、本願の実施形態で使用する反強誘電体は、ドメインスイッチング特性を有するために、スイッチング時に生じる電圧増幅により、スイッチング素子のサブスレショルドスイング（ＳＳ）値がさらに低くなる効果を得ることができる。従って、反強誘電体と強誘電体との組み合わせにより、ドメインスイッチング効果を極大化させながら、キャパシタンスマッチングを介して、ヒステリシスを除去したロジックスイッチング素子を具現することができる。
図１１Ａないし図１４Ｂは、それぞれ強誘電体（ｆｅｒｒｏ）、反強誘電体（ａｎｔｉ－ｆｅｒｒｏ）、強誘電体と反強誘電体との組み合わせ（ｆｅｒｒｏ＋ａｎｔｉ－ｆｅｒｒｏ）、及び誘電体（ｄｉｅｌｅｃｔｒｉｃ）の特性を示すグラフである。図１１Ａ、図１２Ａ、図１３Ａ及び図１４Ａのグラフは、当該物質層に印加される電場（ｅｌｅｃｔｒｉｃ ｆｉｅｌｄ）（Ｅ）と分極（Ｐ）との関係であり、図１１Ｂ、図１２Ｂ、図１３Ｂ及び図１４Ｂのグラフは、当該物質層の電荷（Ｑ）とエネルギー（Ｕ）との関係である。特に、図１３Ａ及び図１３Ｂは、本実施形態によるドメインスイッチング層にも適用される強誘電体と反強誘電体との組み合わせ（混合体）の特性に対応する。
図１５は、本実施形態によるものであり、金属／ＨｆＺｒＯ層／金属構造において、ＨｆＺｒＯ層の構成／物性による誘電定数（ｄｉｅｌｅｃｔｒｉｃ ｃｏｎｓｔａｎｔ）・電圧特性を測定した結果を示すグラフである。図１５は、ＨｆＺｒＯ層が誘電体（ｄｉｅｌｅｃｔｒｉｃ）である場合と、ＨｆＺｒＯ層が反強誘電ドミナント（ａｎｔｉ－ｆｅｒｒｏｅｌｅｃｔｒｉｃ ｄｏｍｉｎａｎｔ）である場合と、ＨｆＺｒＯ層が強誘電ドミナント（ｆｅｒｒｏｅｌｅｃｔｒｉｃ ｄｏｍｉｎａｎｔ）である場合との結果を含む。
図１５を参照すれば、アニーリング（熱処理）を行っていない非晶質ＨｆＺｒＯ層は、誘電体の特性を示し、非晶質ＨｆＺｒＯ層を第１条件でアニーリングした場合、反強誘電ドミナントである特性を示すことができ、非晶質ＨｆＺｒＯ層を第２条件でアニーリングした場合、強誘電ドミナントである特性を示すことができる。ＨｆＯ薄膜やＨｆＯ系の薄膜に対するアニーリング条件により、強誘電体と反強誘電体との比率を制御することができる。
図１６は、本実施形態によるものであり、図１５で説明した金属／ＨｆＺｒＯ層／金属構造において、分極・電圧特性を測定した結果を示すグラフである。
図１６を参照すれば、反強誘電ドミナントである場合、残留分極が０に近く、ヒステリシスも低減するが、強誘電ドミナントである場合、残留分極が１０ほどに上昇し、ヒステリシスも大きくなったということが分かる。
図１７Ａは、反強誘電ドミナントである場合のドメイン層ＤＬ１の構成（ドメイン配列）を例示的に示す断面図である。
図１７Ｂを参照すれば、強誘電ドミナントである場合のドメイン層ＤＬ２の構成（ドメイン配列）を例示的に示す断面図である。
図１７Ａ及び図１７Ｂを参照すれば、反強誘電ドミナントである場合のドメイン層ＤＬ１は、反強誘電体ＡＦの総体積が、強誘電体Ｆの総体積よりかなり大きくなり、強誘電ドミナントである場合のドメイン層ＤＬ２は、強誘電体Ｆの総体積が、反強誘電体ＡＦの総体積よりかなり大きくなる。アニーリング（熱処理）条件により、強誘電特性を有する直方晶系結晶領域と、反強誘電特性を有する正方晶系結晶領域とが薄膜内に混合している。図１７Ａ及び図１７Ｂにおいて、Ｍ１及びＭ２は、金属層（ｍｅｔａｌ）を示す。
図１８は、本実施形態によって製造したＡｌ：ＨｆＯ薄膜の構成／物性による誘電定数・電圧特性を測定した結果を示すグラフである。図１８は、Ａｌ：ＨｆＯ薄膜が誘電体（ｄｉｅｌｅｃｔｒｉｃ）である場合と、Ａｌ：ＨｆＯ薄膜が反強誘電ドミナントである場合と、Ａｌ：ＨｆＯ薄膜が強誘電ドミナントである場合との結果を含む。ここで、Ａｌ：ＨｆＯ薄膜は、ＡｌがドーピングされたＨｆＯ薄膜を意味する。
図１８を参照すれば、Ａｌのドーピングレベルが１９ａｔ％であり、アニーリング温度が５００℃である場合、誘電体特性を有するＡｌ：ＨｆＯ薄膜を得ることができる。Ａｌのドーピングレベルが７ａｔ％であり、アニーリング温度が７００℃である場合、反強誘電ドミナントである特性を有するＡｌ：ＨｆＯ薄膜を得ることができる。Ａｌのドーピングレベルが１２ａｔ％であり、アニーリング温度が８００℃である場合、強誘電ドミナントである特性を有するＡｌ：ＨｆＯ薄膜を得ることができる。Ａｌのドーピングレベル及び／または非晶質Ａｌ：ＨｆＯ薄膜に対するアニーリング条件を調節することにより、Ａｌ：ＨｆＯ薄膜の物性を変化させることができる。
図１９は、図１８の結果を得るのに使用した素子の構造を示す断面図である。
図１９を参照すれば、シリコン基板５１上に、シリコン酸化物層５２を形成し、その上に、第１金属層５３を形成し、第１金属層５３上に、Ａｌ：ＨｆＯ薄膜５４を形成することができる。次に、Ａｌ：ＨｆＯ薄膜５４上に、第２金属層５５を形成することができる。このとき、第１金属層５３及び第２金属層５５は、いずれもＭｏ層であり、Ａｌ：ＨｆＯ薄膜５４の厚みは、約１０ｎｍである。Ａｌ：ＨｆＯ薄膜５４の幅は、約５μｍないし４００μｍほどである。
Ａｌ：ＨｆＯ薄膜５４のドーピングレベル及び／またはアニーリング温度により、Ａｌ：ＨｆＯ薄膜５４の強誘電特性及び反強誘電特性を制御することができる。すなわち、Ａｌ：ＨｆＯ薄膜５４のドーピングレベル及び／またはアニーリング温度により、Ａｌ：ＨｆＯ薄膜５４は、誘電体特性を有するか、反強誘電ドミナントである特性を有するか、あるいは強誘電ドミナントである特性を有することができる。従って、Ａｌ：ＨｆＯ薄膜５４内に形成される強誘電体及び反強誘電体の比率を制御することができる。
例えば、ドーピングレベル及びアニーリング温度による特性変化を整理すれば、下記表１の通りである。
前記表１において、Ｄは、誘電体特性を示し、Ｆ ｄｏｍｉｎａｎｔは、強誘電ドミナントである特性を示し、ＡＦ ｄｏｍｉｎａｎｔは、反強誘電ドミナントである特性を示す。使用する物質及びドーピング程度により、適切なアニーリング温度は、異なってもよい。それと係わり、本実施形態によるロジックスイッチング素子の製造時に使用されるアニーリング温度は、約４００℃ないし１，２００℃ほどでもある。
図２０は、一実施形態によるロジックスイッチング素子のサブスレショルドスイング（ＳＳ）特性が改善される効果について説明するためのグラフである。
図２０を参照すれば、既存シリコン基板のトランジスタの場合（一点鎖線グラフ）、サブスレショルドスイング（ＳＳ）値は、約６０ｍＶ／ｄｅｃが限界であると知られている。しかし、本実施形態によるロジックスイッチング素子の場合（実線グラフ）、ネガティブキャパシタンス効果、及び反強誘電体のドメインスイッチング効果により、サブスレショルドスイング（ＳＳ）値が約６０ｍＶ／ｄｅｃ以下に低下する。
図２１は、他の実施形態によるロジックスイッチング素子を示す断面図である。
図２１を参照すれば、基板１０１上に、チャネル層１１が具備されてもよい。言い換えれば、チャネル層１１は、基板１０１の一部ではない基板１０１と別個の物質層（薄膜）としても具備される。チャネル層１１は、例えば、酸化物半導体、窒化物半導体、窒化酸化物半導体、二次元（２Ｄ）物質、量子点及び有機半導体のうち少なくとも一つを含んでもよい。前記酸化物半導体は、例えば、ＩｎＧａＺｎＯなどを含み、前記二次元物質は、例えば、ＴＭＤやグラフェンを含み、前記量子点は、コロイダル量子点、ナノ結晶構造などを含んでもよいが、それらは、例示的なものに過ぎず、本願実施形態は、それらに限定されるものではない。
チャネル層１１の互いに異なる領域に電気的に接触したソース電極２１及びドレイン電極３１が具備されてもよい。チャネル層１１の第１端部上に、ソース電極２１が具備され、チャネル層１１の第２端部上に、ドレイン電極３１が具備されてもよい。ソース電極２１及びドレイン電極３１は、金属、金属化合物、導電性ポリマーのような導電性物質によって形成されてもよい。
ソース電極２１とドレイン電極３１との間のチャネル層１１領域上に、ドメインスイッチング層３０１が具備されてもよい。ドメインスイッチング層３０１は、図１を参照して説明したドメインスイッチング層３００Ａと同一であるか、あるいは類似している。ドメインスイッチング層３０１は、少なくとも１つの強誘電物質領域Ｆ、及び少なくとも１つの反強誘電物質領域ＡＦを含んでもよい。ドメインスイッチング層３０１上に、ゲート電極５０１が具備されてもよい。図２１の素子は、図２ないし図７を参照して説明したように変形されてもよい。
図２２Ａないし図２２Ｃは、一実施形態によるロジックスイッチング素子の製造方法を示す断面図である。
図２２Ａを参照すれば、チャネル要素１５を含む基板１０５を設けることができ、チャネル要素１５上に、非晶質薄膜３０５ａ及びゲート電極５０５の積層構造体を形成することができる。基板１０５上に、非晶質物質層及び導電性物質層を順に蒸着した後、それらをパターニングし、前記非晶質物質層から非晶質薄膜３０５ａを、前記導電性物質層からゲート電極５０５を形成することができる。非晶質薄膜３０５ａ及びゲート電極５０５の積層構造体は、「ゲートスタック」とも言う。前記非晶質物質層は、例えば、ＡＬＤ（ａｔｏｍｉｃ ｌａｙｅｒ ｄｅｐｏｓｉｔｉｏｎ）またはＣＶＤ（ｃｈｅｍｉｃａｌ ｖａｐｏｒ ｄｅｐｏｓｉｔｉｏｎ）などの工程によって蒸着することができ、前記導電性物質層は、例えば、ＡＬＤ、ＣＶＤまたはＰＶＤ（ｐｈｙｓｉｃａｌ ｖａｐｏｒ ｄｅｐｏｓｉｔｉｏｎ）などの工程によって蒸着することができる。
非晶質薄膜３０５ａは、比較的高い誘電定数を有する薄膜である。例えば、非晶質薄膜３０５ａの誘電定数は、約１０以上である。それと係わり、非晶質薄膜３０５ａは、高誘電層（ｈｉｇｈ－ｋ ｄｉｅｌｅｃｔｒｉｃ ｌａｙｅｒ）と言うことができる。非晶質薄膜３０５ａは、例えば、Ｈｆ系酸化物及びＺｒ系酸化物のうち少なくとも一つを含んでもよい。前記Ｈｆ系酸化物は、ＨｆＯまたはＨｆＺｒＯなどでもある。前記Ｚｒ系酸化物はＺｒＯなどでもある。ここで、ＨｆＯ、ＨｆＺｒＯ、ＺｒＯは、構成元素の組成比を無視して表記したものである。必要により、非晶質薄膜３０５ａは、ドーパントをさらに含んでもよい。前記ドーパントは、Ｓｉ、Ａｌ、Ｚｒ、Ｙ、Ｌａ、Ｇｄ、Ｓｒ及びＨｆのうち少なくとも一つを含んでもよい。非晶質薄膜３０５ａがドーパントを含む場合、全体的に、同一濃度（実質的に、同一濃度）にドーピングされるか、あるいは領域により、互いに異なる濃度（レベル）にもドーピングされる。また、非晶質薄膜３０５ａの領域により、互いに異なるドーパントがドーピングされてもよい。非晶質薄膜３０５ａに対するドーピングは、前記非晶質物質層を形成する間にも行われ、前記非晶質物質層を形成した後、別途の工程によっても行われる。
非晶質薄膜３０５ａ及びゲート電極５０５を形成する前に、基板１０５に、ソース２５及びドレイン３５を形成することができる。所定ドーパントを、基板１０５の互いに異なる領域にイオン注入し、ソース２５及びドレイン３５を形成した後、非晶質薄膜３０５ａ及びゲート電極５０５を形成することができる。しかし、ソース２５及びドレイン３５の形成時点は、異なってもよい。非晶質薄膜３０５ａ及びゲート電極５０５を形成した後、基板１０５内に、ソース２５及びドレイン３５を形成することもできる。
図２２Ｂを参照すれば、非晶質薄膜３０５ａに対するアニーリング工程を遂行することができる。前記アニーリング工程は、約４００℃ないし１，２００℃範囲の温度で遂行することができる。前記アニーリング工程を介して、非晶質薄膜３０５ａを結晶化させることができ、非晶質薄膜３０５ａから、強誘電物質領域及び反強誘電物質領域を形成することができる。ゲート電極５０５が非晶質薄膜３０５ａに接触した状態で前記アニーリング工程を進めれば、非晶質薄膜３０５ａの結晶化がさらに容易に行われる。アニーリング工程の結果物が図２２Ｃに図示されている。
図２２Ｃを参照すれば、非晶質薄膜３０５ａ（図２２Ｂ）から、ドメインスイッチング層３０５ｂが形成されてもよい。ドメインスイッチング層３０５ｂは、少なくとも１つの強誘電物質領域Ｆ、及び少なくとも１つの反強誘電物質領域ＡＦを含んでもよい。強誘電物質領域Ｆと反強誘電物質領域ＡＦは、互いに異なる結晶相を有することができる。例えば、強誘電物質領域Ｆは、直方晶系結晶相を含み、反強誘電物質領域ＡＦは、正方晶系結晶相を含んでもよい。このとき、強誘電物質領域Ｆは、ゲート電極５０５に接するように具備され、反強誘電物質領域ＡＦは、強誘電物質領域Ｆとチャネル要素１５との間に配置されてもよい。アニーリング条件及び非晶質薄膜３０５ａ（図２２Ｂ）の構成により、強誘電物質領域Ｆと反強誘電物質領域ＡＦとの配列及び配置関係が異なってもよい。ここでは、例示的に、反強誘電物質領域ＡＦ上に、強誘電物質領域Ｆが具備された場合を図示したが、それらの配列及び配置関係は、図１ないし図７を参照して説明したように異なってもよい。
アニーリング条件により、ドメインスイッチング層３０５ｂ内に形成される強誘電性物質領域Ｆと反強誘電性物質領域ＡＦとの比率が制御され、それらにより、キャパシタンスマッチングがなされる。従って、ドメインスイッチング層３０５ｂは、非メモリ要素でもある。強誘電物質領域Ｆと反強誘電物質領域ＡＦとの組み合わせにより、ドメインスイッチング層３０５ｂは、外部電場による分極変化において、実質的に非履歴挙動特性を有することができる。言い換えれば、ドメインスイッチング層３０５ｂは、ヒステリシス特性を有さないか、あるいは実質的に有さない。場合により、強誘電物質領域Ｆと反強誘電物質領域ＡＦは、互いに異なるドーピング濃度を有するか、あるいは互いに異なるドーパントによってドーピングされた領域でもある。
必要により、ドメインスイッチング層３０５ｂは、２段階以上の蒸着工程、または２段階以上のドーピング工程を経て形成されてもよい。また、ドメインスイッチング層３０５ｂは、１回のアニーリング工程ではない２段階以上のアニーリング工程を経て形成されてもよい。また、本実施形態の工程を変形し、図１ないし図７で説明したような多様な変形構造を形成することができる。
本実施形態によるロジックスイッチング素子（ロジックトランジスタ）は、多様な電子素子、論理素子などにも適用される。ロジックスイッチング素子（ロジックトランジスタ）は、多様な電子素子／論理素子の基本構成要素にもなる。本実施形態によれば、サブスレショルドスイング（ＳＳ）のような動作特性を改善させることができ、制御効率を高めることができ、スケールダウンにも有利なロジックスイッチング素子を具現することができるために、それを適用し、優秀な性能の電子素子／論理素子を製造することができる。
図２３は、一実施形態による電子素子のアーキテクチャを概略的に示す概念図である。
図２３を参照すれば、１つのチップ１０００にメモリユニット（ｍｅｍｏｒｙ ｕｎｉｔ）１０１０、ＡＬＵ（ａｒｉｔｈｍｅｔｉｃ ｌｏｇｉｃ ｕｎｉｔ）１０２０及び制御ユニット（ｃｏｎｔｒｏｌ ｕｎｉｔ）１０３０が形成されてもよい。同一基板上に、メモリユニット１０１０、ＡＬＵ １０２０及び制御ユニット１０３０をモノリシック（ｍｏｎｏｌｉｔｈｉｃ）に集積し、チップ１０００を形成することができる。ＡＬＵ １０２０及び制御ユニット１０３０それぞれは、前述の実施形態による「ロジックスイッチング素子」を含んでもよい。例えば、ロジックスイッチング素子は、強誘電ドメインを含みながら、実質的に非履歴挙動特性を有するドメインスイッチング層を含んでもよい。メモリユニット１０１０は、メモリ素子を含んでもよい。例えば、前記メモリ素子は、強誘電ドメインを含みながら、履歴挙動特性を有するドメイン層を含んでもよい。メモリユニット１０１０、ＡＬＵ １０２０及び制御ユニット１０３０は、オンチップ（ｏｎ－ｃｈｉｐ）において、メタルライン（ｍｅｔａｌ ｌｉｎｅ）に相互連結され、直接通信することができる。メモリユニット１０１０は、メインメモリ（ｍａｉｎ ｍｅｍｏｒｙ）及びキャッシュメモリ（ｃａｃｈｅ ｍｅｍｏｒｙ）をいずれも含んでもよい。そのようなチップ１０００は、オンチップメモリ処理装置（ｏｎ－ｃｈｉｐ ｍｅｍｏｒｙ ｐｒｏｃｅｓｓｉｎｇ ｕｎｉｔ）とされる。チップ１０００と連結された入出力素子２０００がさらに具備されてもよい。
そのような電子素子は、１つのチップに、メモリユニットとロジック素子ユニットとを共に集積して製造することができるために、コスト側面で有利である。また、メモリユニットとロジック素子ユニットとの間に、データ伝送量が多く、データ伝送が連続的になされる応用分野、例えば、ニューロモーフィック素子（ｎｅｕｒｏｍｏｒｐｈｉｃ ｄｅｖｉｃｅ）分野に、本実施形態の電子素子を適用すれば、効率向上、速度向上、電力消耗低減のような多様な効果を得ることができる。ニューロモーフィック素子の基本的な構成及び動作方式は周知であるので、それに係わる詳細な説明は省略する。
場合により、本実施形態による電子素子は、１つのチップにおいて、サブユニット（ｓｕｂ－ｕｎｉｔｓ）の区分なしに、コンピューティング（ｃｏｍｐｕｔｉｎｇ）単位素子とメモリ単位素子とが相互隣接して形成されるアーキテクチャとしても具現される。
図２４は、他の実施形態による電子素子のアーキテクチャを概略的に示す概念図である。
図２４を参照すれば、ＣＰＵ（ｃｅｎｔｒａｌ ｐｒｏｃｅｓｓｉｎｇ ｕｎｉｔ）チップ１５００は、キャッシュメモリ（ｃａｃｈｅ ｍｅｍｏｒｙ）１５１０、ＡＬＵ １５２０及び制御ユニット１５３０を含んでもよい。ＡＬＵ １５２０及び制御ユニット１５３０それぞれは、前述の実施形態による「ロジックスイッチング素子」を含んでもよい。例えば、該ロジックスイッチング素子は、強誘電ドメインを含みながら、実質的に非履歴挙動特性を有するドメインスイッチング層を含んでもよい。
ＣＰＵチップ１５００と別個に、メインメモリ１６００及び補助ストレージ１７００が具備され、入出力素子２５００が具備されてもよい。例えば、キャッシュメモリ１５１０は、ＳＲＡＭ（ｓｔａｔｉｃ ｒａｎｄｏｍ ａｃｃｅｓｓ ｍｅｍｏｒｙ）で構成され、メインメモリ１６００は、ＤＲＡＭ（ｄｙｎａｍｉｃ ｒａｎｄｏｍ ａｃｃｅｓｓ ｍｅｍｏｒｙ）で構成されてもよい。
本開示によれば、ネガティブキャパシタンス効果を利用するロジックスイッチング素子を具現することができる。本開示によれば、強誘電物質及び反強誘電物質をいずれも適用したロジックスイッチング素子を具現することができる。本開示によれば、サブスレショルドスイング（ＳＳ）のような動作特性を改善させることができ、制御効率を高めることができ、スケールダウンにも有利なロジックスイッチング素子を具現することができる。本開示によれば、前記ロジックスイッチング素子を利用し、多様な電子素子／装置／回路／システムを具現することができる。
前述の説明において、多くの事項が具体的に記載されているが、それらは、発明の範囲を限定するものとするよりも、具体的な実施形態の例示として解釈されなければならない。例えば、本発明が属する技術分野において当業者であるならば、図１ないし図７、及び図２１のロジックスイッチング素子の構成は、多様に変形されるということが分かるであろう。また、図２２Ａないし図２２Ｃを参照して説明したロジックスイッチング素子の製造方法も、多様に変形されるということが分かるであろう。従って、本発明の範囲は、説明された実施形態によって決められるものではなく、特許請求の範囲に記載された技術的思想によって決められなければならない。
本発明の、ロジックスイッチング素子及びその製造方法は、例えば、電子素子関連の技術分野に効果的に適用可能である。
１０ チャネル要素
２０ ソース
３０ ドレイン
１００ 基板
１５０，１６０ 絶縁層
２００ 導電層
３００Ａ，３００Ｂ，３００Ｃ，３００Ｄ，３００Ｅ ドメインスイッチング層
５００ ゲート電極
ＡＦ 反強誘電物質領域
Ｆ 強誘電物質領域

Claims (25)

  1. チャネル要素と、
    前記チャネル要素に連結されたソース及びドレインと、
    前記チャネル要素に対向して配置されたゲート電極と、
    前記チャネル要素と前記ゲート電極との間に配置されたドメインスイッチング層と、を含み、
    前記ドメインスイッチング層は、ヒステリシス特性を有さず、強誘電ドメインを含む強誘電物質領域と、反強誘電ドメインを含む反強誘電物質領域と、を具備するロジックスイッチング素子。
  2. 前記ドメインスイッチング層は、外部電場による分極の変化において、非ヒステリシス特性を有することを特徴とする請求項１に記載のロジックスイッチング素子。
  3. 前記ドメインスイッチング層は、少なくとも１つの前記強誘電物質領域と、少なくとも１つの前記反強誘電物質領域とが、前記ゲート電極に平行な方向に配列された構造を有することを特徴とする請求項１または２に記載のロジックスイッチング素子。
  4. 前記ドメインスイッチング層は、少なくとも１つの前記強誘電物質領域と、少なくとも１つの前記反強誘電物質領域とが、前記ゲート電極に垂直方向に配列された構造を有することを特徴とする請求項１または２に記載のロジックスイッチング素子。
  5. 前記ドメインスイッチング層は、少なくとも１つの前記強誘電物質領域と、少なくとも１つの前記反強誘電物質領域とが、前記ゲート電極に平行な方向に配列された構造と、それに垂直方向に配列された構造との組み合わせを含むことを特徴とする請求項１または２に記載のロジックスイッチング素子。
  6. 前記強誘電物質領域と前記反強誘電物質領域は、同一ベース物質を含むが、互いに異なる結晶相を有することを特徴とする請求項１から５のいずれか一項に記載のロジックスイッチング素子。
  7. 前記強誘電物質領域は直方晶系結晶相を含み、前記反強誘電物質領域は正方晶系結晶相を含むことを特徴とする請求項１から６のいずれか一項に記載のロジックスイッチング素子。
  8. 前記強誘電物質領域と前記反強誘電物質領域は、互いに異なるドーピング濃度を有することを特徴とする請求項１から５のいずれか一項に記載のロジックスイッチング素子。
  9. 前記強誘電物質領域と前記反強誘電物質領域は、互いに異なるドーピング物質を含むことを特徴とする請求項１から５のいずれか一項に記載のロジックスイッチング素子。
  10. 前記強誘電物質領域及び前記反強誘電物質領域のうち少なくとも一つは、Ｈｆ系酸化物及びＺｒ系酸化物のうち少なくとも一つを含むことを特徴とする請求項１から９のいずれか一項に記載のロジックスイッチング素子。
  11. 前記強誘電物質領域及び前記反強誘電物質領域のうち少なくとも一つは、ドーパントを含み、前記ドーパントは、Ｓｉ、Ａｌ、Ｚｒ、Ｙ、Ｌａ、Ｇｄ、Ｓｒ及びＨｆのうち少なくとも一つを含むことを特徴とする請求項１から１０のいずれか一項に記載のロジックスイッチング素子。
  12. 前記ドメインスイッチング層において、前記強誘電物質領域と前記反強誘電物質領域との体積比は、１０：９０ないし９０：１０の範囲であることを特徴とする請求項１から１１のいずれか一項に記載のロジックスイッチング素子。
  13. 前記ドメインスイッチング層は、前記チャネル要素に直接接触していることを特徴とする請求項１から１２のいずれか一項に記載のロジックスイッチング素子。
  14. 前記チャネル要素と前記ドメインスイッチング層との間に配置された絶縁層をさらに含むことを特徴とする請求項１から１２のいずれか一項に記載のロジックスイッチング素子。
  15. 前記チャネル要素と前記ドメインスイッチング層との間に配置された絶縁層と、
    前記絶縁層と前記ドメインスイッチング層との間に配置された導電層と、をさらに含むことを特徴とする請求項１から１２のいずれか一項に記載のロジックスイッチング素子。
  16. 前記チャネル要素は、Ｓｉ、Ｇｅ、ＳｉＧｅ、ＩＩＩ・Ｖ族半導体、酸化物半導体、窒化物半導体、窒化酸化物半導体、二次元物質、量子点及び有機半導体のうち少なくとも一つを含むことを特徴とする請求項１から１５のいずれか一項に記載のロジックスイッチング素子。
  17. チャネル要素を含む基板を設ける段階と、
    前記チャネル要素上に、非晶質薄膜を形成する段階と、
    前記非晶質薄膜上に、導電性物質層を形成する段階と、
    前記非晶質薄膜をアニーリングし、前記非晶質薄膜からドメインスイッチング層を形成する段階と、を含み、
    前記ドメインスイッチング層は、ヒステリシス特性を有さず、強誘電ドメインを含む強誘電物質領域と、反強誘電ドメインを含む反強誘電物質領域と、を具備するように形成されるロジックスイッチング素子の製造方法。
  18. 前記強誘電物質領域と前記反強誘電物質領域は、互いに異なる結晶相を有することを特徴とする請求項１７に記載のロジックスイッチング素子の製造方法。
  19. 前記強誘電物質領域は直方晶系結晶相を含み、前記反強誘電物質領域は正方晶系結晶相を含むことを特徴とする請求項１７または１８に記載のロジックスイッチング素子の製造方法。
  20. 前記強誘電物質領域と前記反強誘電物質領域は、互いに異なるドーピング濃度を有することを特徴とする請求項１７に記載のロジックスイッチング素子の製造方法。
  21. 前記強誘電物質領域と前記反強誘電物質領域は、互いに異なるドーピング物質を含むことを特徴とする請求項１７に記載のロジックスイッチング素子の製造方法。
  22. 前記強誘電物質領域及び前記反強誘電物質領域のうち少なくとも一つは、Ｈｆ系酸化物及びＺｒ系酸化物のうち少なくとも一つを含むことを特徴とする請求項１７から２１のいずれか一項に記載のロジックスイッチング素子の製造方法。
  23. 前記アニーリングは、４００℃ないし１，２００℃の温度で行うことを特徴とする請求項１７から２２のいずれか一項に記載のロジックスイッチング素子の製造方法。
  24. 前記導電性物質層からゲート電極を形成する段階をさらに含むことを特徴とする請求項１７から２３のいずれか一項に記載のロジックスイッチング素子の製造方法。
  25. 前記チャネル要素に連結されたソース及びドレインを形成する段階をさらに含むことを特徴とする請求項１７から２４のいずれか一項に記載のロジックスイッチング素子の製造方法。
JP2019150490A 2018-08-20 2019-08-20 ロジックスイッチング素子及びその製造方法 Active JP7566397B2 (ja)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
KR10-2018-0096828 2018-08-20
KR20180096828 2018-08-20
KR10-2019-0008347 2019-01-22
KR1020190008347A KR102778194B1 (ko) 2018-08-20 2019-01-22 로직 스위칭 소자 및 그 제조방법

Publications (2)

Publication Number Publication Date
JP2020031213A JP2020031213A (ja) 2020-02-27
JP7566397B2 true JP7566397B2 (ja) 2024-10-15

Family

ID=67659414

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2019150490A Active JP7566397B2 (ja) 2018-08-20 2019-08-20 ロジックスイッチング素子及びその製造方法

Country Status (4)

Country Link
US (3) US10702940B2 (ja)
EP (1) EP3614440B1 (ja)
JP (1) JP7566397B2 (ja)
CN (1) CN110854198B (ja)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102494684B1 (ko) 2018-05-10 2023-02-02 에스케이하이닉스 주식회사 강유전성 반도체 소자 및 이의 제조 방법
DE102018212736B4 (de) * 2018-07-31 2022-05-12 Christian-Albrechts-Universität Zu Kiel Ferroelektrische Halbleitervorrichtung mit einer einen Mischkristall aufweisenden ferroelektrischen Speicherschicht und Verfahren zu deren Herstellung
US11855204B2 (en) 2020-04-20 2023-12-26 Unist (Ulsan National Institute Of Science And Technology) Ultra high-density memory and multi-level memory device and method of fabricating the same
KR20210138993A (ko) 2020-05-13 2021-11-22 삼성전자주식회사 박막 구조체 및 이를 포함하는 반도체 소자
KR102370148B1 (ko) 2020-08-05 2022-03-04 한국과학기술원 스팁-슬롭 전계 효과 트랜지스터와 그 제조 방법
EP4075481A1 (en) * 2021-04-15 2022-10-19 Terra Quantum AG Field effect transistor with a negative capacitance gate structure
US11574927B2 (en) * 2021-04-16 2023-02-07 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor devices and method for manufacturing the same
US20220352379A1 (en) * 2021-04-29 2022-11-03 Taiwan Semiconductor Manufacturing Company Limited Ferroelectric memory devices having improved ferroelectric properties and methods of making the same
CN113224170A (zh) * 2021-05-08 2021-08-06 西安电子科技大学 基于铁电掺杂的负电容场效应晶体管
KR102881018B1 (ko) 2021-07-22 2025-11-03 삼성전자주식회사 반강유전 박막 구조체 및 이를 포함하는 전자 소자
KR20230041520A (ko) 2021-09-17 2023-03-24 삼성전자주식회사 강유전체, 및 이를 포함하는 전자 소자
KR20230055288A (ko) * 2021-10-18 2023-04-25 삼성전자주식회사 커패시터 소자 및 이를 포함하는 반도체 소자
CN114927526A (zh) * 2022-06-02 2022-08-19 北京超弦存储器研究院 一种铁电存储器及其铁电电容和制备方法
WO2023238691A1 (ja) * 2022-06-07 2023-12-14 国立研究開発法人科学技術振興機構 不揮発性記憶装置
CN115483225A (zh) * 2022-08-08 2022-12-16 西安电子科技大学 一种横向同质异质结存储器器件及制备方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2003023858A1 (fr) 2001-09-05 2003-03-20 Seiko Epson Corporation Memoire ferroelectrique et procede de production de cette memoire
CN101047189A (zh) 2007-04-12 2007-10-03 复旦大学 一种铁电电容器和铁电场效应管及其制造方法
US20100006953A1 (en) 2008-07-10 2010-01-14 Qimonda Ag Integrated circuit including a dielectric layer
JP2017059751A (ja) 2015-09-18 2017-03-23 株式会社ユーテック 強誘電体メモリ及びその製造方法、強誘電体膜及びその製造方法
US20170162250A1 (en) 2015-12-03 2017-06-08 Namlab Ggmbh Multilevel Ferroelectric Memory Cell for an Integrated Circuit
US20180233573A1 (en) 2015-08-11 2018-08-16 James Lin Integrated circuit including ferroelectric memory cells and methods for manufacturing

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3246923B2 (ja) * 1991-08-16 2002-01-15 ローム株式会社 強誘電体デバイス
JP2002043538A (ja) 2000-07-27 2002-02-08 Mitsubishi Electric Corp 不揮発性半導体記憶装置
GB0427900D0 (en) * 2004-12-21 2005-01-19 Koninkl Philips Electronics Nv Semiconductor device with high dielectric constant gate insulator and method of manufacture
US7709359B2 (en) * 2007-09-05 2010-05-04 Qimonda Ag Integrated circuit with dielectric layer
WO2015141626A1 (ja) 2014-03-17 2015-09-24 株式会社 東芝 半導体装置、半導体装置の製造方法、および、強誘電体膜
US10056393B2 (en) * 2016-03-01 2018-08-21 Namlab Ggmbh Application of antiferroelectric like materials in non-volatile memory devices
US20170345831A1 (en) 2016-05-25 2017-11-30 Micron Technology, Inc. Ferroelectric Devices and Methods of Forming Ferroelectric Devices
TWI690080B (zh) 2016-06-08 2020-04-01 聯華電子股份有限公司 半導體元件
US20170365719A1 (en) 2016-06-15 2017-12-21 Taiwan Semiconductor Manufacturing Co., Ltd. Negative Capacitance Field Effect Transistor
CN109087949A (zh) * 2017-06-14 2018-12-25 萨摩亚商费洛储存科技股份有限公司 铁电场效应晶体管、铁电内存与数据读写方法及制造方法
KR20190001455A (ko) * 2017-06-27 2019-01-04 에스케이하이닉스 주식회사 강유전성 메모리 장치
JP2019169574A (ja) * 2018-03-23 2019-10-03 東芝メモリ株式会社 半導体記憶装置
KR102693426B1 (ko) * 2018-08-20 2024-08-09 삼성전자주식회사 전자 소자 및 그 제조방법

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2003023858A1 (fr) 2001-09-05 2003-03-20 Seiko Epson Corporation Memoire ferroelectrique et procede de production de cette memoire
CN101047189A (zh) 2007-04-12 2007-10-03 复旦大学 一种铁电电容器和铁电场效应管及其制造方法
US20100006953A1 (en) 2008-07-10 2010-01-14 Qimonda Ag Integrated circuit including a dielectric layer
US20180233573A1 (en) 2015-08-11 2018-08-16 James Lin Integrated circuit including ferroelectric memory cells and methods for manufacturing
JP2017059751A (ja) 2015-09-18 2017-03-23 株式会社ユーテック 強誘電体メモリ及びその製造方法、強誘電体膜及びその製造方法
US20170162250A1 (en) 2015-12-03 2017-06-08 Namlab Ggmbh Multilevel Ferroelectric Memory Cell for an Integrated Circuit

Also Published As

Publication number Publication date
US20200282484A1 (en) 2020-09-10
JP2020031213A (ja) 2020-02-27
CN110854198B (zh) 2024-06-21
CN110854198A (zh) 2020-02-28
EP3614440A1 (en) 2020-02-26
US10702940B2 (en) 2020-07-07
US11305365B2 (en) 2022-04-19
US11701728B2 (en) 2023-07-18
US20220241884A1 (en) 2022-08-04
US20200055134A1 (en) 2020-02-20
EP3614440B1 (en) 2025-01-01

Similar Documents

Publication Publication Date Title
JP7566397B2 (ja) ロジックスイッチング素子及びその製造方法
KR102693426B1 (ko) 전자 소자 및 그 제조방법
JP7601366B2 (ja) ドメインスイッチング素子及びその製造方法
KR20250036793A (ko) 박막 구조체 및 이를 포함하는 반도체 소자
KR102778194B1 (ko) 로직 스위칭 소자 및 그 제조방법
US20250331242A1 (en) Thin film structure and semiconductor device comprising the same
US20220140104A1 (en) Semiconductor device and semiconductor apparatus including the same
CN112531029A (zh) 电子器件和制造该电子器件的方法
US11978798B2 (en) Semiconductor device
EP4008810A2 (en) Fluorite-based material thin film and semiconductor device comprising the same
CN115440805A (zh) 薄膜结构、包括其的半导体器件、晶体管以及半导体装置
KR102881016B1 (ko) 박막 구조체 및 이를 포함하는 반도체 소자
US20240194761A1 (en) Electronic device and electronic apparatus including the same
KR20250101479A (ko) 반도체 소자 및 이를 포함하는 전자 장치
CN118159034A (zh) 包括铁电薄膜的电子器件、半导体器件和制造铁电薄膜的方法
KR20240068207A (ko) 도메인 조절된 강유전체 재료를 포함하는 전계 효과 트랜지스터, 커패시터, 및 전자 장치
KR20210047592A (ko) 전자 소자 및 그 제조방법

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20220726

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20230823

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20230911

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20231208

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20240311

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20240610

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20240902

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20240926

R150 Certificate of patent or registration of utility model

Ref document number: 7566397

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150