CN113224170A - 基于铁电掺杂的负电容场效应晶体管 - Google Patents

基于铁电掺杂的负电容场效应晶体管 Download PDF

Info

Publication number
CN113224170A
CN113224170A CN202110501037.2A CN202110501037A CN113224170A CN 113224170 A CN113224170 A CN 113224170A CN 202110501037 A CN202110501037 A CN 202110501037A CN 113224170 A CN113224170 A CN 113224170A
Authority
CN
China
Prior art keywords
source
electrode
drain
metal
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202110501037.2A
Other languages
English (en)
Inventor
刘艳
姜昊
周久人
韩根全
郝跃
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Xidian University
Original Assignee
Xidian University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Xidian University filed Critical Xidian University
Priority to CN202110501037.2A priority Critical patent/CN113224170A/zh
Publication of CN113224170A publication Critical patent/CN113224170A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/78391Field effect transistors with field effect produced by an insulated gate the gate comprising a layer which is used for its ferroelectric properties
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51Insulating materials associated therewith
    • H01L29/516Insulating materials associated therewith with at least one ferroelectric layer

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Non-Volatile Memory (AREA)
  • Thin Film Transistor (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

本发明公开了一种基于铁电掺杂的负电容场效应晶体管,主要解决现有器件亚阈值摆幅高及化学掺杂不稳定的问题。其自下而上包括衬底(1)、沟道(2)、栅极绝缘介质层(9)、栅极铁电层(10)、栅极金属电极(11),沟道两侧为源区(3)和漏区(4),该源、漏区的上方分别为源极金属电极(12)和漏极金属电极(13),该源区的左侧依次设有源极铁电层(5)和源极掺杂电极(7);该漏区的右侧依次设有漏极铁电层(6)和漏极掺杂电极(8),该源极掺杂电极和漏极掺杂电极上施加有极性相同的脉冲电压。本发明避免了传统掺杂的不稳定性,突破了亚阈值摆幅60mV/decade的限制,降低了器件的功耗,可用于制作大规模集成电路。

Description

基于铁电掺杂的负电容场效应晶体管
技术领域
本发明属于微电子器件技术领域,特别涉及一种负电容场效应晶体管,可用于制作大规模集成电路。
背景技术
“集成电路芯片上所集成的电路的数目,每隔18个月就翻一番”,随着摩尔定律的发展,晶体管尺寸正在进一步缩小。然而,在室温下,由于电子的玻尔兹曼分布特征,亚阈值摆幅SS极限值约60mV/decade,导致传统金属-氧化物-半导体场效应晶体管MOSFET集成电路的发展受到挑战。使用铁电薄膜材料代替了传统的氧化物材料,可放大栅压对沟道的作用效果,降低栅电容与沟道电容的比值,产生远低于60mV/decade极限的陡峭的亚阈值摆幅,这种现象被称之为负电容效应,具有负电容效应的晶体管称为负电容晶体管,此晶体管提高了硅表面势,使硅表面势的变化大于栅压变化,获得电压放大效应,可提高栅控能力,负电容晶体管在降低了工作电压的同时,由于不会减小开关电流比,因而拥有更高的性能,且缩小了器件尺寸,节省了电路面积。
现有的负电容晶体管,如图1所示,由上至下分别为栅极金属层,铁电层,绝缘介质层,半导体衬底,以NFET为例,用一块P型硅半导体材料作衬底,在其面上通过自对准工艺对沟道两侧进行掺杂形成两个N型区,再在上面覆盖一层二氧化硅绝缘层,绝缘层上面加入一层铁电层,最后在N区上方用腐蚀的方法做成两个孔,用金属化的方法分别在绝缘层上及两个孔内做成三个电极:栅极、源极及漏极。其用到的掺杂技术均为化学掺杂,主要包括扩散和离子注入,但这些工艺步骤具有随机性,注入杂质的区域范围并不完全可控,会导致随机掺杂波动,通常体现在注入的杂质数目和位置的波动,晶体管本身沟道内杂质原子总数较少,因此注入的杂质数目相对涨落将达到较大的比值,引起阈值电压剧烈波动,且沟道内粒子的位置的分布同样是随机的,这种随机分布会造成器件参数的失配和漏致势垒降低效应,对器件性能产生很大影响。
发明内容
本发明的目的在于针对传统掺杂技术的不足,提供一种基于铁电掺杂技术的负电容场效应晶体管及其制作方法,以避免掺杂引起的阈值电压波动和漏至势垒降低效应,提高器件性能。
本发明的技术方案是这样实现的:
1.一种基于铁电掺杂的负电容场效应晶体管自下而上包括衬底1、绝缘氧化层2、沟道3、栅极绝缘介质层10、栅极铁电层11、栅极金属电极12,沟道两侧为源区4和漏区5,源区4和漏区5的上方分别为源极金属电极13和漏极金属电极14,其特征在于:
所述源区4的左侧依次设有源极铁电层6和源极掺杂电极8;
所述漏区5的右侧依次设有漏极铁电层7和漏极掺杂电极9;
所述源极掺杂电极8和漏极掺杂电极9上施加有极性相同的脉冲电压。
进一步,所述衬底1采用Si、Ge、SiGe、SiC、GaN、GaAs、AlN、ZnO和碳纳米管中的任意一种。
进一步,所述沟道3采用Si、Ge、SiGe、GaN、GaAs、二维材料中任意一种。
进一步,所述栅极绝缘介质层10采用SiO2、硼硅酸盐玻璃和磷硅玻璃中的任意一种。
进一步,所述源极掺杂电极8、漏极掺杂电极9、栅极金属电极12、源极金属电极13和漏极金属电极14采用金属钨、金属钛、金属铜、金属铝、金属铂、金属铱、金属钌、氮化钨、氮化钛、氮化钽、氧化铱、氧化钌、碳化钨、碳化钛、硅化钨、硅化钛和硅化钽的任意一种。
进一步,所述源极铁电层6、漏极铁电层7和栅极铁电层11采用HZO、PZT、BFO、Al2O3、HfO2、ZrO2、KH2PO4、BaTiO3、Cd2Nb2O7、BiFeO3、SBT、ZnSnO3和PVDF中的任意一种。
2.一种基于铁电掺杂的负电容场效应晶体管的制作方法,其特征在于,包括如下:
1)选择依次由衬底1、绝缘氧化层2和沟道层3组成的基片;
2)将基片放入反应腔内,利用化学气相沉积工艺,先对反应腔内抽取5-15分钟真空,再同时通入Si3H4和N2O作为硅源和氧源,以75℃作为反应温度,在基片表面感应耦合生长形成SiO2作为绝缘栅介质层10;
3)利用原子层淀积工艺,在栅极绝缘介质层10上表面淀积铁电材料,即以四(二甲氨基)锆或铪或HfCl4作为前驱体源,H2O或O3作为前驱体氧源,以N2作为吹扫气体,在250-300℃的温度下反应淀积形成栅极铁电层11;
4)利用刻蚀工艺,将铁电层和绝缘介质层四周多余部分刻蚀掉,在中间形成铁电层、绝缘介质层和沟道垂直分布的结构;
5)利用原子层淀积工艺,在沟道层两侧分别淀积铁电材料生成源极铁电层6、漏极铁电层7;
6)利用反应溅射工艺,分别在栅极铁电层11、源区4、漏区5的上表面和源极铁电层6、漏极铁电层7的外侧淀积金属材料,用于制备金属电极;
7)利用刻蚀工艺,将栅极铁电层11上方的多余金属刻蚀掉,形成栅金属电极层12;将源区4上方的多余金属刻蚀掉,形成源极金属电极13;将漏区5上方的多余金属刻蚀掉,形成漏极金属电极14;将源极铁电层6侧面的多余金属刻蚀掉,形成源极掺杂电极8;将漏极铁电层7侧面的多余金属刻蚀掉,形成漏极掺杂电极9;
8)改变源极掺杂电极8和漏极掺杂电极9的脉冲电压,实现不同种类的掺杂类型,即施加正脉冲电压时,源区4与漏区5产生载流子为电子,施加负脉冲电压时,源区4与漏区5产生载流子为空穴,完成N型负电容场效应晶体管或P型负电容场效应晶体管的制作。
本发明具有如下优点:
第一,本发明由于通过改变脉冲电压的极性与大小来改变铁电材料的剩余极化状态,使得半导体靠近铁电层的一侧会感应出载流子,实现了铁电掺杂,拥有均匀的掺杂分布以及较大的掺杂浓度,克服了传统掺杂的不可控性,避免了传统掺杂引起的阈值电压波动和漏至势垒降低效应。
第二,本发明使用铁电材料代替绝缘介质材料制成的负电容场效应晶体管,不仅可以增强栅控能力,还可以使亚阈值摆幅降低到60mV/decade以下,且在降低工作电压的同时,不会减小开关电流比,使器件拥有更高的性能。
第三,本发明通过改变源极掺杂电极和漏极掺杂电极的脉冲电压极性,实现不同种类的掺杂,从而可制作不同类型的两种晶体管,减小了集成电路所需晶体管数量,在提高电路集成度的同时减小了电路面积。
附图说明
图1为传统负电容场效应晶体管结构示意图;
图2为本发明负电容场效应晶体管结构示意图;
图3为本发明制作负电容场效应晶体管的流程示意图。
具体实施方式
为了使本发明的目的及优点更加清楚明白,以下结合附图和实施例对本发明进行进一步详细说明。应当理解,此处所描述的具体实施例仅用于以解释本发明,并不用于限定本发明。
参照图2,本发明基于铁电掺杂的负电容场效应晶体管包括:衬底1、绝缘氧化层2、沟道3、源区4、漏区5、源极铁电层6、漏极铁电层7、源极掺杂电极8、漏极掺杂电极9、栅极绝缘介质层10、栅极铁电层11、栅极金属电极12、源极金属电极13、漏极金属电极14。其中,衬底1、绝缘氧化层2、沟道3、栅极绝缘介质层10、栅极铁电层11、栅极金属电极12自下而上排列,源区4和漏区5分别位于沟道3的两侧,源极金属电极13和漏极金属电极14分别位于源区4和漏区5的上方,源极铁电层6和源极掺杂电极8依次位于源区4的左侧;漏极铁电层7和漏极掺杂电极9依次位于漏区5的右侧,所述源极掺杂电极8和漏极掺杂电极9上施加有极性相同的脉冲电压。
所述衬底1采用Si、Ge、SiGe、SiC、GaN、GaAs、AlN、ZnO和碳纳米管中的任意一种;
所述沟道3采用Si、Ge、SiGe、GaN、GaAs、二维材料中的任意一种;栅极绝缘介质层10采用SiO2、硼硅酸盐玻璃和磷硅玻璃中的任意一种;
所述源极掺杂电极8、漏极掺杂电极9、栅极金属电极12、源极金属电极13和漏极金属电极14采用金属钨、金属钛、金属铜、金属铝、金属铂、金属铱、金属钌、氮化钨、氮化钛、氮化钽、氧化铱、氧化钌、碳化钨、碳化钛、硅化钨、硅化钛和硅化钽中的任意一种;
所述源极铁电层6、漏极铁电层7和栅极铁电层11采用HZO、PZT、BFO、Al2O3、HfO2、ZrO2、KH2PO4、BaTiO3、Cd2Nb2O7、BiFeO3、SBT、ZnSnO3和PVDF中的任意一种。
参照图3,本发明给出制作基于新型铁电掺杂的负电容场效应晶体管的三种实施例:
实施例1:制作基于HZO材料的Si沟道负电容场效应晶体管。
步骤1:选择基片。
选择依次由Si作为衬底1、SiO2作为绝缘氧化层2和Si作为沟道层3组成的SOI基片,如图3(a)。
步骤2:淀积绝缘介质层。
将SOI基片放入反应腔内,利用化学气相沉积工艺,先对反应腔内抽取10分钟真空,再同时通入Si3H4和N2O作为硅源和氧源,以75℃作为反应温度,在SOI基片表面感应耦合生长SiO2作为绝缘栅介质层10,如图3(b)。
步骤3:淀积铁电层。
利用原子层淀积工艺,先将铪源、锆源加热,把反应腔抽为真空,再充氮气至一个大气压,在250℃的温度下不断循环地通入去离子水前驱体源和铪前驱体源,然后用氮气吹扫反应腔室,直至完成预设的薄膜生长循环数,此时形成HZO栅极铁电层11,如图3(c)。
步骤4:刻蚀栅极。
利用低气压下惰性气体辉光放电产生离子,对该离子加速后入射到铁电层、绝缘介质层、沟道层表面进行刻蚀,以将铁电层、绝缘介质层、沟道层四周多余部分刻蚀掉,在中间形成电极、铁电层和沟道垂直分布的结构,如图3(d)。
步骤5:淀积掺杂铁电层。
利用与步骤3所述相同的工艺,在沟道层两侧分别淀积HZO材料形成源极铁电层6、漏极铁电层7,如图3(e)。
步骤6:淀积金属材料。
利用反应溅射工艺,先用分子泵和冷泵对反应腔体抽真空,直至真空压强为8E-6Torr,再在功率为350W,Ar压力5mTorr条件下,使用Al作为靶材对栅极铁电层11、源区4、漏区5的上表面和源极铁电层6、漏极铁电层7的外侧进行溅射,在其表面淀积一层Al材料,如图3(f)。
步骤7:刻蚀电极。
利用刻蚀工艺,将栅极铁电层11上方的多余金属Al刻蚀掉,形成栅金属电极层12;将源区4上方的多余金属Al刻蚀掉,形成源极金属电极13;将漏区5上方的多余金属Al刻蚀掉,形成漏极金属电极14;将源极铁电层6侧面的多余金属Al刻蚀掉,形成源极掺杂电极8;将漏极铁电层7侧面的多余金属Al刻蚀掉,形成漏极掺杂电极9,如图3(g)。
步骤8:铁电掺杂。
改变源极掺杂电极8和漏极掺杂电极9的脉冲电压,实现不同种类的掺杂类型,即施加正脉冲电压,源区4与漏区5产生载流子为电子,此时晶体管类型为N型负电容场效应晶体管;施加负脉冲电压,源区4与漏区5产生载流子为空穴,此时晶体管类型为P型负电容场效应晶体管,如图3(h),完成器件制备。
实施例2:制作基于HfO2材料的Ge沟道负电容场效应晶体管。
步骤一:选择基片,如图3(a)。
选择依次由Ge作为衬底1、硼硅酸盐玻璃作为绝缘氧化层2和Ge作为沟道层3组成的GOI基片。
步骤二:淀积绝缘介质层,如图3(b)。
将GOI基片放入反应腔内,利用化学气相沉积工艺,先对反应腔内抽取10分钟真空,再同时通入Si3H4和N2O作为硅源和氧源,以75℃作为反应温度,在GOI基片表面感应耦合生长SiO2作为绝缘栅介质层10。
步骤三:淀积铁电层,如图3(c)。
利用原子层淀积工艺,先将铪源加热,把反应腔抽为真空,再充氮气至一个大气压,在275℃的温度下不断循环地通入去离子水前驱体源和铪前驱体源,然后用氮气吹扫反应腔室,直至完成预设的薄膜生长循环数,此时形成HfO2栅极铁电层11。
步骤四:刻蚀栅极,如图3(d)。
利用低气压下惰性气体辉光放电产生离子,对该离子加速后入射到铁电层、绝缘介质层、沟道层表面进行刻蚀,将铁电层、绝缘介质层、沟道层四周的多余部分刻蚀掉,以在中间形成电极、铁电层和沟道垂直分布的结构。
步骤五:淀积掺杂铁电层,如图3(e)。
利用与步骤三所述相同的工艺,在沟道层两侧分别淀积HfO2形成源极铁电层6、漏极铁电层7。
步骤六:淀积金属材料,如图3(f)。
利用反应溅射工艺,即先用分子泵和冷泵对反应腔体抽真空,直至真空压强为8E-6Torr,再在功率为350W,Ar压力5mTorr条件下,使用Pt作为靶材对栅极铁电层11、源区4、漏区5的上表面和源极铁电层6、漏极铁电层7的外侧进行溅射,在其表面淀积一层Pt材料。
步骤七:刻蚀电极,如图3(g)。
利用刻蚀工艺,刻蚀掉如下位置的多余金属:
将栅极铁电层11上方的多余金属Pt刻蚀掉,形成栅金属电极层12;
将源区4上方的多余金属Pt刻蚀掉,形成源极金属电极13;
将漏区5上方的多余金属Pt刻蚀掉,形成漏极金属电极14;
将源极铁电层6侧面的多余金属Pt刻蚀掉,形成源极掺杂电极8;
将漏极铁电层7侧面的多余金属Pt刻蚀掉,形成漏极掺杂电极9。
步骤八:铁电掺杂,完成器件制备,如图3(h)。
改变源极掺杂电极8和漏极掺杂电极9的脉冲电压,实现不同种类的掺杂类型:
当对源极掺杂电极8和漏极掺杂电极9施加正脉冲电压,则源区4与漏区5产生载流子为电子,完成N型负电容场效应晶体管的制作;
当对源极掺杂电极8和漏极掺杂电极9施加负脉冲电压,则源区4与漏区5产生载流子为空穴,完成P型负电容场效应晶体管的制作。
实施例3:制作基于ZrO2材料的SiGe沟道铁电掺杂负电容晶体管。
步骤A:选择基片。
选择依次由SiGe作为衬底1、磷硅玻璃作为绝缘氧化层2和SiGe作为沟道层3组成的SiGeOI基片,如图3(a)。
步骤B:淀积绝缘介质层。
将SiGeOI基片放入反应腔内,利用化学气相沉积工艺,先对反应腔内抽取10分钟真空,再同时通入Si3H4和N2O作为硅源和氧源,以75℃作为反应温度,在SiGeOI基片表面感应耦合生长SiO2作为绝缘栅介质层10,如图3(b)。
步骤C:淀积铁电层。
利用原子层淀积工艺,先将锆源加热,把反应腔抽为真空,再充氮气至一个大气压,在300℃的温度下不断循环地通入去离子水前驱体源和锆前驱体源,然后用氮气吹扫反应腔室,直至完成预设的薄膜生长循环数,形成ZrO2栅极铁电层11,如图3(c)。
步骤D:刻蚀栅极。
先利用低气压下惰性气体辉光放电产生离子,再对该离子加速后入射到铁电层、绝缘介质层、沟道层表面进行刻蚀,以将铁电层、绝缘介质层、沟道层四周多余部分刻蚀掉,在中间形成电极、铁电层和沟道垂直分布的结构,如图3(d)。
步骤E:淀积掺杂铁电层。
利用与步骤C所述相同的工艺,在沟道层两侧分别淀积ZrO2形成源极铁电层6、漏极铁电层7,如图3(e)。
步骤F:淀积金属材料。
利用反应溅射工艺,先用分子泵和冷泵对反应腔体抽真空,直至真空压强为8E-6Torr,再在功率为350W,Ar压力5mTorr条件下,使用金属W作为靶材对栅极铁电层11、源区4、漏区5的上表面和源极铁电层6、漏极铁电层7的外侧进行溅射,在其表面淀积一层W材料,如图3(f)。
步骤G:刻蚀电极。
利用刻蚀工艺,进行以下操作:
将栅极铁电层11上方的多余金属W刻蚀掉,形成栅金属电极12;
将源区4上方的多余金属W刻蚀掉,形成源极金属电极13;
将漏区5上方的多余金属W刻蚀掉,形成漏极金属电极14;
将源极铁电层6侧面的多余金属W刻蚀掉,形成源极掺杂电极8;
将漏极铁电层7侧面的多余金属W刻蚀掉,形成漏极掺杂电极9,如图3(g)。
步骤H:铁电掺杂,完成器件制备,如图3(h)。
改变源极掺杂电极8和漏极掺杂电极9的脉冲电压,实现不同种类的掺杂类型:
施加正脉冲电压,则源区4与漏区5产生载流子为电子,此时晶体管类型为N型负电容场效应晶体管;
施加负脉冲电压,源区4与漏区5产生载流子为空穴,此时晶体管类型为P型负电容场效应晶体管。
以上描述仅是本发明的三个具体实例,并未构成对本发明的任何限制,显然对于本领域的专业人员来说,在了解了本发明内容和原理后,都可能在不背离本发明原理、结构的情况下,进行形式和细节上的各种修改和改变。例如沟道材料除了上述的Si、Ge、SiGe以外,还包括GaN、GaAs、二维材料和碳纳米管。铁电材料除了上述的HZO、HfO2、ZrO2以外,还包括Al2O3、BaTiO3、Cd2Nb2O7、BiFeO3、SBT、ZnSnO3和PVDF。金属电极除了上述的金属铝、金属铂、金属钨以外,还包括金属铱、金属钌、氮化钨、氧化铱、氧化钌、碳化钨、碳化钛、硅化钨、硅化钛和硅化钽。但是这些基于本发明思想的修正和改变仍在本发明的权利要求保护范围之内。

Claims (9)

1.一种基于铁电掺杂的负电容场效应晶体管,自下而上包括衬底(1)、绝缘氧化层(2)、沟道(3)、栅极绝缘介质层(10)、栅极铁电层(11)、栅极金属电极(12),沟道两侧为源区(4)和漏区(5),源区(4)和漏区(5)的上方分别为源极金属电极(13)和漏极金属电极(14),其特征在于:
所述源区(4)的左侧依次设有源极铁电层(6)和源极掺杂电极(8);
所述漏区(5)的右侧依次设有漏极铁电层(7)和漏极掺杂电极(9);
所述源极掺杂电极(8)和漏极掺杂电极(9)上施加有极性相同的脉冲电压。
2.如权利要求1所述的场效应晶体管,其特征在于,衬底(1)采用Si、Ge、SiGe、SiC、GaN、GaAs、AlN、ZnO和碳纳米管中的任意一种。
3.如权利要求1所述的场效应晶体管,其特征在于,沟道(3)采用采用Si、Ge、SiGe、GaN、GaAs、二维材料中任意一种。
4.根据权利要求1所述的器件,其特征在于,栅极绝缘介质层(10)采用SiO2、硼硅酸盐玻璃和磷硅玻璃中的任意一种。
5.根据权利要求1所述的器件,其特征在于,源极掺杂电极(8)、漏极掺杂电极(9)、栅极金属电极(12)、源极金属电极(13)和漏极金属电极(14)采用金属钨、金属钛、金属铜、金属铝、金属铂、金属铱、金属钌、氮化钨、氮化钛、氮化钽、氧化铱、氧化钌、碳化钨、碳化钛、硅化钨、硅化钛和硅化钽的任意一种。
6.根据权利要求1所述的器件,其特征在于,所述源极铁电层(6)、漏极铁电层(7)和栅极铁电层(11)采用HZO、PZT、BFO、Al2O3、HfO2、ZrO2、KH2PO4、BaTiO3、Cd2Nb2O7、BiFeO3、SBT、ZnSnO3和PVDF中的任意一种。
7.基于新型铁电掺杂的负电容晶体管制作方法,其特征在于,包括如下:
1)选择依次由衬底(1)、绝缘氧化层(2)和沟道层(3)组成的SOI基片;
2)将SOI基片放入反应腔内,利用化学气相淀积工艺,先对反应腔内抽取5~15分钟真空,再同时通入Si3H4和N2O作为硅源和氧源,以75℃作为反应温度,在该基片表面感应耦合生长形成SiO2作为绝缘栅介质层(10);
3)利用原子层淀积工艺,在栅极绝缘介质层(10)上表面淀积铁电材料,即以四(二甲氨基)锆或铪或HfCl4作为前驱体源,H2O或O3作为前驱体氧源,以N2作为吹扫气体,在250-300℃的温度下反应淀积形成栅极铁电层(11);
4)利用刻蚀工艺,将铁电层和绝缘介质层四周多余部分刻蚀掉,在中间形成铁电层、绝缘介质层和沟道垂直分布的结构;
5)利用原子层淀积工艺,在沟道层(3)两侧分别淀积铁电材料生成源极铁电层(6)和漏极铁电层(7);
6)利用反应溅射工艺,分别在栅极铁电层(11)、源区(4)、漏区(5)的上表面和源极铁电层(6)、漏极铁电层(7)的外侧淀积金属材料,用于制备金属电极;
7)利用刻蚀工艺,将栅极铁电层(11)上方多余的金属刻蚀掉,形成栅金属电极层(12);将源区(4)上方多余的金属刻蚀掉,形成源极金属电极(13);将漏区(5)上方的多余金属刻蚀掉,形成漏极金属电极(14);将源极铁电层(6)侧面的多余金属刻蚀掉,形成源极掺杂电极(8);将漏极铁电层(7)侧面的多余金属刻蚀掉,形成漏极掺杂电极(9);
8)改变源极掺杂电极(8)和漏极掺杂电极(9)的脉冲电压,实现不同种类的掺杂类型,即施加正脉冲电压时,源区(4)与漏区(5)产生载流子为电子,施加负脉冲电压时,源区(4)与漏区(5)产生载流子为空穴,完成N型负电容场效应晶体管或P型负电容场效应晶体管的制作。
8.根据权利要求7所述的方法,其特征在于,3)和5)中的原子层淀积工艺条件是:先将材料源加热,抽进样室真空;再充氮气至一个大气压,在250-300℃的温度下不断循环地通入去离子水前驱体源和材料前驱体源,氮气吹扫反应腔室,直至完成预设的薄膜生长循环数,形成铁电层。
9.根据权利要求7所述的方法,其特征在于6)中的反应溅射工艺条件是:先用分子泵和冷泵对反应腔体抽真空,直至真空压强为8E-6Torr;再在功率为350W,Ar压力5mTorr条件下,使用金属作为靶材进行溅射。
CN202110501037.2A 2021-05-08 2021-05-08 基于铁电掺杂的负电容场效应晶体管 Pending CN113224170A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202110501037.2A CN113224170A (zh) 2021-05-08 2021-05-08 基于铁电掺杂的负电容场效应晶体管

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110501037.2A CN113224170A (zh) 2021-05-08 2021-05-08 基于铁电掺杂的负电容场效应晶体管

Publications (1)

Publication Number Publication Date
CN113224170A true CN113224170A (zh) 2021-08-06

Family

ID=77094064

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110501037.2A Pending CN113224170A (zh) 2021-05-08 2021-05-08 基于铁电掺杂的负电容场效应晶体管

Country Status (1)

Country Link
CN (1) CN113224170A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115064555A (zh) * 2022-06-09 2022-09-16 西安电子科技大学 一种铁电组装栅场效应晶体管的多值存储器件

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107240606A (zh) * 2017-06-08 2017-10-10 湘潭大学 一种铁电场效应晶体管及其制备方法
CN108231901A (zh) * 2018-01-04 2018-06-29 中国科学院上海微系统与信息技术研究所 基于负电容的场效应晶体管、生物传感器及其制备方法
KR20190105179A (ko) * 2018-02-23 2019-09-16 서울대학교산학협력단 비휘발성 강유전체 메모리 소자 및 이의 구동 방법
US20200055134A1 (en) * 2018-08-20 2020-02-20 Samsung Electronics Co., Ltd. Logic switching device and method of manufacturing the same

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107240606A (zh) * 2017-06-08 2017-10-10 湘潭大学 一种铁电场效应晶体管及其制备方法
CN108231901A (zh) * 2018-01-04 2018-06-29 中国科学院上海微系统与信息技术研究所 基于负电容的场效应晶体管、生物传感器及其制备方法
KR20190105179A (ko) * 2018-02-23 2019-09-16 서울대학교산학협력단 비휘발성 강유전체 메모리 소자 및 이의 구동 방법
US20200055134A1 (en) * 2018-08-20 2020-02-20 Samsung Electronics Co., Ltd. Logic switching device and method of manufacturing the same

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
GUANGJIAN WU ET AL: "MoTe2 p-n Homojunctions Defined by Ferroelectric Polarization", 《ADVANCED MATERIALS》 *

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115064555A (zh) * 2022-06-09 2022-09-16 西安电子科技大学 一种铁电组装栅场效应晶体管的多值存储器件

Similar Documents

Publication Publication Date Title
CN103828061B (zh) 使用氩气稀释来沉积含硅层的方法
WO2022217964A1 (zh) 基于铁电材料的半导体掺杂方法
CN110120425B (zh) 垂直型的高压mosfet器件及制作方法
KR102213225B1 (ko) 멤리스터 소자 및 그 제조 방법
US20080061285A1 (en) Metal layer inducing strain in silicon
CN112038409A (zh) 双异质结增强型金属氧化物场效应晶体管及制备方法
CN106876256A (zh) SiC双槽UMOSFET器件及其制备方法
CN115498035A (zh) 一种可重构高迁移率场效应晶体管及其制备方法
CN113224170A (zh) 基于铁电掺杂的负电容场效应晶体管
CN113140675B (zh) 基于铁电掺杂的pn结存储器件
CN103451611A (zh) 适用于栅介质层的低漏电流HfO2 薄膜的制备方法
CN111063735B (zh) 多级耦合栅隧穿场效应晶体管及制作方法
CN113241370B (zh) 基于铁电掺杂的隧穿场效应晶体管及其制备方法
CN116013989A (zh) 具有SiO2阻挡层的垂直结构Ga2O3晶体管及制备方法
CN114429992A (zh) 基于铁电掺杂的拱形不对称可重构场效应晶体管及其制作方法
CN111785776B (zh) 垂直结构Ga2O3金属氧化物半导体场效应晶体管的制备方法
CN113921617A (zh) 一种Ga2O3金属氧化物半导体场效应管及制备方法
CN113241373B (zh) 基于铁电掺杂的场效应晶体管及其制备方法
CN117096191A (zh) 一种FinFET结构的Al1-xScxN铁电调控场效应晶体管及其制备方法
CN107634097B (zh) 一种石墨烯场效应晶体管及其制造方法
CN103839775A (zh) 选区GeSn层及其形成方法
CN113540225B (zh) 一种基于准断带异质结的高性能凹栅型隧穿场效应晶体管及其制备方法
CN220041869U (zh) 半导体器件
CN113675266A (zh) 负电容l型栅隧穿场效应晶体管及其制备方法
JP4031021B2 (ja) 薄膜トランジスタの作製方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20210806