CN112038409A - 双异质结增强型金属氧化物场效应晶体管及制备方法 - Google Patents
双异质结增强型金属氧化物场效应晶体管及制备方法 Download PDFInfo
- Publication number
- CN112038409A CN112038409A CN202010964518.2A CN202010964518A CN112038409A CN 112038409 A CN112038409 A CN 112038409A CN 202010964518 A CN202010964518 A CN 202010964518A CN 112038409 A CN112038409 A CN 112038409A
- Authority
- CN
- China
- Prior art keywords
- type
- dielectric layer
- heavily doped
- thickness
- sample
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 229910044991 metal oxide Inorganic materials 0.000 title claims abstract description 13
- 150000004706 metal oxides Chemical class 0.000 title claims abstract description 13
- 238000002360 preparation method Methods 0.000 title abstract description 9
- 238000002353 field-effect transistor method Methods 0.000 title description 2
- QZQVBEXLDFYHSR-UHFFFAOYSA-N gallium(III) oxide Inorganic materials O=[Ga]O[Ga]=O QZQVBEXLDFYHSR-UHFFFAOYSA-N 0.000 claims abstract description 39
- 239000000758 substrate Substances 0.000 claims abstract description 33
- 230000005669 field effect Effects 0.000 claims abstract description 18
- 238000004519 manufacturing process Methods 0.000 claims abstract description 16
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 claims description 46
- CSCPPACGZOOCGX-UHFFFAOYSA-N Acetone Chemical compound CC(C)=O CSCPPACGZOOCGX-UHFFFAOYSA-N 0.000 claims description 40
- YXFVVABEGXRONW-UHFFFAOYSA-N Toluene Chemical compound CC1=CC=CC=C1 YXFVVABEGXRONW-UHFFFAOYSA-N 0.000 claims description 30
- 238000004140 cleaning Methods 0.000 claims description 26
- 239000000463 material Substances 0.000 claims description 24
- 239000008367 deionised water Substances 0.000 claims description 23
- 229910021641 deionized water Inorganic materials 0.000 claims description 23
- 229910052757 nitrogen Inorganic materials 0.000 claims description 23
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Chemical compound O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 claims description 23
- LFQSCWFLJHTTHZ-UHFFFAOYSA-N Ethanol Chemical compound CCO LFQSCWFLJHTTHZ-UHFFFAOYSA-N 0.000 claims description 20
- KFZMGEQAYNKOFK-UHFFFAOYSA-N Isopropanol Chemical compound CC(C)O KFZMGEQAYNKOFK-UHFFFAOYSA-N 0.000 claims description 20
- 238000005406 washing Methods 0.000 claims description 19
- 238000000034 method Methods 0.000 claims description 13
- 238000001035 drying Methods 0.000 claims description 12
- 238000000861 blow drying Methods 0.000 claims description 11
- 238000005566 electron beam evaporation Methods 0.000 claims description 11
- 239000000428 dust Substances 0.000 claims description 10
- 239000003921 oil Substances 0.000 claims description 10
- 238000001259 photo etching Methods 0.000 claims description 10
- 238000005468 ion implantation Methods 0.000 claims description 9
- 239000002184 metal Substances 0.000 claims description 8
- 229910052751 metal Inorganic materials 0.000 claims description 8
- GWEVSGVZZGPLCZ-UHFFFAOYSA-N titanium dioxide Inorganic materials O=[Ti]=O GWEVSGVZZGPLCZ-UHFFFAOYSA-N 0.000 claims description 8
- OGIDPMRJRNCKJF-UHFFFAOYSA-N titanium oxide Inorganic materials [Ti]=O OGIDPMRJRNCKJF-UHFFFAOYSA-N 0.000 claims description 7
- 238000006243 chemical reaction Methods 0.000 claims description 6
- 150000002500 ions Chemical class 0.000 claims description 6
- 229910052710 silicon Inorganic materials 0.000 claims description 5
- 229910052782 aluminium Inorganic materials 0.000 claims description 4
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 claims description 4
- 229910052593 corundum Inorganic materials 0.000 claims description 4
- 229910052737 gold Inorganic materials 0.000 claims description 4
- 229910052759 nickel Inorganic materials 0.000 claims description 4
- 229910052697 platinum Inorganic materials 0.000 claims description 4
- 229910052719 titanium Inorganic materials 0.000 claims description 4
- 229910001845 yogo sapphire Inorganic materials 0.000 claims description 4
- 229910026161 MgAl2O4 Inorganic materials 0.000 claims description 3
- 238000005229 chemical vapour deposition Methods 0.000 claims description 3
- BERDEBHAJNAUOM-UHFFFAOYSA-N copper(I) oxide Inorganic materials [Cu]O[Cu] BERDEBHAJNAUOM-UHFFFAOYSA-N 0.000 claims description 3
- KRFJLUBVMFXRPN-UHFFFAOYSA-N cuprous oxide Chemical compound [O-2].[Cu+].[Cu+] KRFJLUBVMFXRPN-UHFFFAOYSA-N 0.000 claims description 3
- 229910052732 germanium Inorganic materials 0.000 claims description 3
- 239000003960 organic solvent Substances 0.000 claims description 3
- 229910052596 spinel Inorganic materials 0.000 claims description 3
- 229910052718 tin Inorganic materials 0.000 claims description 3
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 2
- 238000011010 flushing procedure Methods 0.000 claims description 2
- 238000002513 implantation Methods 0.000 claims description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 2
- 238000010894 electron beam technology Methods 0.000 claims 1
- 239000004065 semiconductor Substances 0.000 abstract description 10
- 230000015556 catabolic process Effects 0.000 abstract description 9
- 230000003068 static effect Effects 0.000 abstract description 2
- 238000001755 magnetron sputter deposition Methods 0.000 description 7
- 238000001704 evaporation Methods 0.000 description 6
- 229920002120 photoresistant polymer Polymers 0.000 description 5
- 239000013077 target material Substances 0.000 description 5
- 239000013078 crystal Substances 0.000 description 4
- 238000000151 deposition Methods 0.000 description 3
- 230000008020 evaporation Effects 0.000 description 3
- 238000010438 heat treatment Methods 0.000 description 3
- 238000004544 sputter deposition Methods 0.000 description 3
- 230000007547 defect Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 239000002019 doping agent Substances 0.000 description 2
- 239000007789 gas Substances 0.000 description 2
- 239000012535 impurity Substances 0.000 description 2
- 230000003647 oxidation Effects 0.000 description 2
- 238000007254 oxidation reaction Methods 0.000 description 2
- 230000001590 oxidative effect Effects 0.000 description 2
- 230000035484 reaction time Effects 0.000 description 2
- 230000009286 beneficial effect Effects 0.000 description 1
- 239000000969 carrier Substances 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000000779 depleting effect Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000007747 plating Methods 0.000 description 1
- 239000002210 silicon-based material Substances 0.000 description 1
- 238000001771 vacuum deposition Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
- H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
- H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
- H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
- H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
- H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/24—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only semiconductor materials not provided for in groups H01L29/16, H01L29/18, H01L29/20, H01L29/22
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
- H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
- H01L29/42364—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Electrodes Of Semiconductors (AREA)
- Thin Film Transistor (AREA)
Abstract
本发明公开了一种双异质结增强型金属氧化物场效应晶体管及制备方法，主要解决在现有技术中增强型Ga2O3晶体管难以制作及泄漏电流大的问题。其自下而上包括衬底(1)、n型Ga2O3导电沟道层(2)、p型介质层(3)、n型介质层(4)和栅电极(5)，p型介质层和n型介质层依次位于n型Ga2O3导电沟道层的中间区域上方，形成双异质结结构。该n型Ga2O3导电沟道层的两边区域分别设有重掺杂源区(6)和重掺杂漏区(7)，重掺杂源区和重掺杂漏区上表面分别设有源电极(8)和漏电极(9)，本发明降低了器件的静态功耗，提高了器件的反向击穿电压和栅极控制能力，且减小了制作成本和难度，可用于高压、高频、和大功率器件。
Description
技术领域
本发明属于半导体器件技术领域，特别涉及一种双异质结增强型金属氧化物场效应晶体管，可用于大功率器件和高压开关器件。
背景技术
随着集成电路的发展，硅材料作为第一代半导体制备的金属氧化物场效应晶体管MOSFET器件已经不能提供足够的功率密度，宽禁带半导体材料逐渐占据主要市场。宽禁带半导体具有高击穿场强、高饱和漂移速度、低能量损失等突出优点，能大幅度提高器件的耐压值、电流密度和开关度。如今，以SiC和GaN为代表的第三代宽禁带半导体占据着功率器件市场的大部分份额，但是其也面临一些问题，随着带隙能量升高，掺杂杂质的电离效率降低。Ga2O3作为新兴的第三代宽禁带半导体，具有超宽禁带、高击穿场强等优点。相较于SiC和GaN基功率器件，其有望实现更大功率和更低成本，因此在功率半导体器件领域前景广阔。Ga2O3有五种同分异构体，分别为三角晶系(α-Ga2O3)，单斜晶系(β-Ga2O3)，立方晶系(γ-Ga2O3)，立方晶系(δ-Ga2O3) 和六角晶系(ε-Ga2O3)，在Ga2O3的五种同分异构体中，其他的四种Ga2O3都可以被加热处理从而得到β-Ga2O3。该β-Ga2O3的禁带宽度为4.8～4.9eV，击穿场强高达 8MV/cm，β-Ga2O3的巴利加优值高达3400，大约是SiC的10倍、GaN的4倍。
由于Ga2O3难以实现p型材料，所以常见的Ga2O3晶体管是耗尽型器件，但增强型器件仍然是实际应用中的首选，提高栅电极对载流子的控制能力是实现增强型器件的主要考虑方向。传统的增强型氧化物场效应晶体管采用图1所示的平面型凹槽栅式结构，该结构通过实现沟道耗尽，从而在无栅极偏置时实现沟道关闭，该结构的反向击穿电压较低，器件最大正向导通电流仅为40mA/mm。为了解决传统平面型结构的问题，之后又出现了垂直结构的器件，如图2所示。这种结构更有利于制作出反向耐压值高的功率器件。其反向击穿电压超过1kV，正向导通电流达到300A/cm2，相对于平面型凹槽栅式结构反向击穿电压和正向导通电流均有很大的提升。但该结构制造工艺复杂，且因栅电极漏电会引起金半接触界面性能退化，从而造成过多的杂质和缺陷，降低了栅压的控制能力。
发明内容
本发明的目的在于针对上述已有金属氧化物场效应晶体管的不足，提出一种双异质结增强型金属氧化物场效应晶体管及制备方法，以在提高击穿电压的同时减小栅极泄漏电流，提高栅压的控制能力并降低制作成本。
本发明的技术方案是这样实现的：
1、一种双异质结增强型金属氧化物场效应晶体管，其自下而上包括：衬底、n型Ga2O3导电沟道层和栅电极，n型Ga2O3导电沟道层的两边区域分别设有重掺杂的源区和重掺杂的漏区，重掺杂源区和重掺杂漏区上表面分别设有源电极和漏电极，其特征在于：n型Ga2O3导电沟道层的中间区域上方与栅电极之间依次设有p型介质层和n 型介质层，形成双异质结结构。
进一步，所述衬底为Al2O3、MgO、MgAl2O4、Ga2O3中的任意一种。
进一步，所述n型Ga2O3导电沟道层的厚度范围为100-500nm，电子掺杂浓度范围为1016-1018cm-3。
进一步，所述重掺杂源区和重掺杂漏区的掺杂元素均为Si、Ge、Sn中的一种或多种，材料掺杂浓度范围为1017-1019cm-3，厚度范围为50-500nm。
进一步，所述源电极和漏电极的材料均为Pt、Ti、Al、Ni、Au中的一种或多种。
进一步，所述n型Ga2O3导电沟道层上表面的p型介质层，采用NiO或Cu2O材料，空穴浓度范围为1017-1019。
进一步，所述p型介质层上方的n型介质层，采用ZnO或TiO2材料，电子浓度范围为1016-1018。
2.一种双异质结增强型金属氧化物场效应晶体管的制作方法，其特征在于：包括如下：
1)对衬底进行预处理，即先将衬底依次用丙酮、异丙醇溶液分别清洗30-60s，再用去离子水冲洗，最后用高纯氮气吹干；
2)将预处理后的衬底放入材料生长设备中，用金属有机物化学气相沉淀MOCVD 方法生长厚度为200-500nm的n型Ga2O3导电沟道层，在生长过程中掺杂浓度为 1017-1018cm-3的Si或Sn元素；
3)对长有n型Ga2O3导电沟道层的衬底依次进行有机溶剂和去离子水清洗，并用高纯氮气吹干；
4)在清洗后的n型Ga2O3导电沟道层进行光刻显影，并在其两边的区域上制作出离子注入的窗口，再在这两个窗口内使用离子注入机注入能量为95keV，深度为 50-500nm的Si原子；注入完成后在600-950℃的N2氛围中热处理30mins，以对注入 Ga2O3中的Si原子进行激活，分别形成重掺杂源区和重掺杂漏区；
5)将完成步骤4)的样品依次用丙酮、异丙醇溶液分别清洗30-60s，并用去离子水冲洗，最后用高纯氮气吹干；
6)将经过5)处理后的样品放入电子束蒸发台中蒸发Ti/Ni/Au金属，再进行剥离，即在重掺杂源区和重掺杂漏区上方分别形成源电极和漏电极；
7)将经过6)处理后的样品再依次用丙酮、异丙醇溶液清洗30-60s，并用去离子水冲洗，最后用高纯氮气吹干后放入反应室；
8)在n型Ga2O3沟道中间区域的上表面进行光刻显影形成p型介质层区域，并在该区域上方生长空穴浓度为1017-1019cm-3，厚度为100-500nm的NiO或Cu2O，形成一层均匀致密的p型介质层；
9)将经过8)处理的样品依次用甲苯、丙酮、乙醇溶液超声清洗，除去油污和灰尘，然后用去离子水反复冲洗并用氮气枪吹干备用；
10)将经过9)处理后的样品放入反应室，在p型介质层上表面生长电子浓度为1016-1018cm-3，厚度为100-500nm的ZnO或TiO2，形成一层均匀致密的n型介质层；
11)将经过10)处理的样品依次用甲苯、丙酮、乙醇溶液超声清洗，除去油污和灰尘，并用去离子水反复冲洗后再用氮气枪吹干备用；
12)对经过11)处理后样品的n型介质层上方进行光刻显影，形成栅电极区域；
13)将形成栅电极区域的样品放入电子束蒸发台中蒸发Ni/Au，并进行金属剥离，形成栅电极，完成整个器件的制作。
本发明由于采用了双异质结结构，与现有技术相比具有如下优点：
1、能使p型材料中的空穴耗尽其下方的n型Ga2O3沟道中的电子，使得沟道在零偏压的时候处于关断状态，解决了Ga2O3难以实现p型掺杂，增强型器件难以制备的问题。
2、当栅电极加正向电压时，p型材料和n型材料形成的pn结反向偏置，减小了栅极的泄漏电流，增强了栅极的控制能力，提高了器件的反向击穿电压。
3、使得该器件在零栅压时处于关断状态，降低了器件的静态功耗。
4、该结构制作工艺简单，降低了制造成本。
附图说明
图1是现有凹槽栅式增强型MOSFET的结构图；
图2是现有垂直结构增强型晶体管的结构图；
图3是本发明器件的剖面结构示意图；
图4是本发明制作图3器件工艺流程示意图。
具体实施方式
以下结合附图对本发明的实施例进行详细描述。
参照图3，本发明的双异质结增强型金属氧化物场效应晶体管，自下而上包括衬底1、n型Ga2O3导电沟道层2、p型介质层3和n型介质层4和栅电极5，该n型Ga2O3导电沟道层2的两边区域分别设有重掺杂的源区6和重掺杂的漏区7，重掺杂源区6 上表面设有源电极8，重掺杂漏区7上表面设有漏电极9，p型介质层3和n型介质层 4依次位于n型Ga2O3导电沟道层2的中间区域上方，其中p型介质层3和n型Ga2O3导电沟道层2形成一个异质结结构，p型介质层3和n型介质层4形成另一个异质结结构，这两个异质结共同形成双异质结结构。
所述衬底1为Al2O3、MgO、MgAl2O4、Ga2O3中的任意一种。
所述n型Ga2O3导电沟道层2的厚度范围为100-500nm，电子掺杂浓度范围为 1016-1018cm-3。
所述重掺杂源区6和重掺杂漏区7的掺杂元素均为Si、Ge、Sn中的一种或多种，材料掺杂浓度范围为1017-1019cm-3，厚度范围为50-400nm。
所述源电极8和漏电极9的材料均为Pt、Ti、Al、Ni、Au中的一种或多种。
所述n型Ga2O3导电沟道层2上表面的p型介质层3，采用NiO或Cu2O材料，厚度范围为100-500nm，空穴浓度范围为1017-1019cm-3。
所述p型介质层3上方的n型介质层4，采用ZnO或TiO2材料，厚度范围为 100-500nm，电子浓度范围为1016-1018cm-3。
所述栅电极5的材料为Pt、Ti、Al、Ni、Au中的一种或多种。
参照图4，本发明制作双异质结增强型MOSFET器件的方法给出如下三种实施例：
实施例1，制作p型介质层3为100nm的NiO，n型介质层4为100nm的ZnO的双异质结增强型金属氧化物场效应晶体管。
步骤1，选用衬底，并进行预处理，如图4(a)所示。
选用Ga2O3衬底，并用丙酮、异丙醇溶液分别清洗60s，再用去离子水冲洗，最后用高纯氮气吹干。
步骤2，生长n型Ga2O3导电沟道层，如图4(b)所示。
将清洗后的Ga2O3衬底放入MOCVD设备中，在Ga流量为30sccm，O2流量为1800sccm，温度为650℃，压强为400Pa，Si的掺杂浓度为1016的工艺条件下，生长厚度为100nm的n型Ga2O3导电沟道层。
步骤3，形成源区和漏区的离子注入窗口，如图4(c)所示。
将长有n型Ga2O3导电沟道层的衬底依次进行有机溶剂和去离子水清洗后，并用高纯氮气吹干；再通过光刻显影制作出要进行离子注入的源区和漏区窗口，并对不做注入的地方用光刻胶掩盖。
步骤4，在源区和漏区窗口内离子注入出重掺杂源区和重掺杂漏区，如图4(d)所示。
使用离子注入机向源区和漏区窗口内注入浓度为1018的Si原子，注入深度为50nm，注入的最高能量为95keV，注入完成后在600℃的N2氛围中热处理30mins，以对注入到源区和漏区窗口内的Si原子进行激活，即可得到50nm厚度的重掺杂源区和重掺杂漏区。
步骤5，去除表面的光刻胶，如图4(e)所示。
将完成步骤4的样品依次用丙酮、异丙醇溶液分别清洗30-60s，并用去离子水冲洗，以去除表面的光刻胶，最后用高纯氮气吹干；
步骤6，形成源电极和漏电极，如图4(f)所示。
将完成步骤5的样品放入电子束蒸发台中依次蒸发20nm厚的Ti、50nm厚的Ni、20nm厚的Au，蒸发完成后进行剥离，即在重掺杂源区和重掺杂漏区上方分别形成源电极和漏电极。
步骤7，生长材料为NiO的p型介质层，如图4(g)所示。
将进行完步骤6的样品用真空镀膜机在样品表面沉积一层厚度为100nm的Ni膜，再将沉积了Ni膜的样品放入管式电阻炉内进行氧化，设温度为500℃，经2h反应可将Ni膜氧化成同厚度的NiO，再对NiO膜进行空穴浓度为1018cm-3的p型掺杂，即得到p型NiO介质层。
步骤8，表面清洗。
将氧化后的样品依次用甲苯、丙酮、乙醇溶液超声清洗，除去油污和灰尘，然后用去离子水反复冲洗，并用氮气枪吹干备用。
步骤9，生长材料为ZnO的n型介质层，如图4(h)所示。
将经步骤8洗净的样品和ZnO靶材放入磁控溅射室，设磁控溅射室压强为3.5Pa、射频功率为140W，将靶材中的ZnO沉积到样品表面，经过30min溅射可得到100nm 厚的ZnO薄膜，再将得到的ZnO薄膜进行电子浓度为1016cm-3的n型掺杂，即可得到 n型ZnO介质层。
步骤10，制备栅电极，如图4(i)所示。
将完成步骤9的样品依次用甲苯、丙酮、乙醇溶液超声清洗，除去油污和灰尘，再用去离子水反复冲洗并用氮气枪吹干；
对吹干的样片进行光刻，形成栅电极区域，再将光刻后的样品放入电子束蒸发台中蒸发Ni/Au并进行剥离，其中Ni厚度为20nm，Au的厚度为50nm，即可在n型介质层上表面形成栅电极，完成双异质结金属氧化物场效应晶体管的制备。
实施例2，制作p型介质层3为500nm的Cu2O，n型介质层4为500nm的TiO2的双异质结结构增强型MOSFET器件。
步骤一，选用衬底，并进行预处理，如图4(a)所示。
选用Al2O3衬底，并用丙酮、异丙醇溶液分别清洗60s，再用去离子水冲洗，最后用高纯氮气吹干。
步骤二，生长n型Ga2O3导电沟道层，如图4(b)所示。
将清洗后的衬底放入MOCVD设备中，在Ga流量为60sccm，O2流量为2400sccm，温度为850℃，压强为600Pa、Si的掺杂浓度为1018的工艺条件下，生长厚度为500nm 的n型Ga2O3导电沟道层。
步骤三，形成源区和漏区的离子注入窗口，如图4(c)所示。
本步骤具体实施方法与实施例1的步骤3相同。
步骤四，在源区和漏区窗口内进行离子注入，形成重掺杂源区和重掺杂漏区，如图4(d)所示。
使用离子注入机向源区和漏区窗口内注入浓度为1019、深度为400nm，注入能量为95keV的Si原子，注入完成后在950℃的N2氛围中热处理30mins，以对注入到源区和漏区窗口内的Si原子进行激活，即可得到400nm厚度的重掺杂源区和重掺杂漏区。
步骤五，去除表面的光刻胶，如图4(e)所示。
本步骤的具体实施与实施例1中的步骤5相同。
步骤六，形成源电极和漏电极，如图4(f)所示。
将完成步骤五的样品放入电子束蒸发台中依次蒸发100nm厚的Ti、100nm厚的 Ni、100nm厚的Au，蒸发完成后进行剥离，即在重掺杂源区和重掺杂漏区上方分别形成源电极和漏电极。
步骤七，生长材料为Cu2O的p型介质层，如图4(g)所示。
将完成步骤六的样品放入磁控溅射室，以Cu为靶材、以200mL/min的流速提供 O2气体，设射频功率为60W，采用磁控溅射法在样品表面生长一层500nm厚度的Cu2O 晶体薄膜，再对Cu2O晶体薄膜进行空穴浓度为1019cm-3的p型掺杂，即可得到材料为 Cu2O的p型介质层。
步骤八，将生长了p型介质层Cu2O的样品依次用甲苯、丙酮、乙醇溶液超声清洗，除去样品表面的油污和灰尘，然后用去离子水反复冲洗，并用氮气枪吹干备用。
步骤九，生长材料为TiO2的n型介质层，如图4(h)所示。
将完成步骤八的样品放入磁控溅射制备系统中，以Ti为靶材，以300mL/min的流速提供O2气体，设溅射功率为165W，压强为0.75Pa，温度为200℃，反应时间为 90min，采用磁控溅射法在样品表面生长500nm的TiO2薄膜，再对TiO2薄膜进行电子浓度为1018cm-3的n型掺杂，即可得到材料为TiO2的n型介质层。
步骤十，栅电极制备，如图4(i)所示。
将完成步骤九的样品依次用甲苯、丙酮、乙醇溶液超声清洗，除去油污和灰尘，然后用去离子水反复冲洗并用氮气枪吹干，对完成清洗的样片进行光刻，形成栅电极区域；再将光刻后的样品放入电子束蒸发台中蒸发Ni/Au并进行剥离，其中Ni厚度为 50nm，Au的厚度为200nm，完成双异质结金属氧化物场效应晶体管的制备。
实施例3，制作p型介质层3为300nm厚度的NiO同时n型介质层4为300nm厚度的TiO2的双异质结结构增强型MOSFET器件。
步骤A，选用衬底，并进行预处理，如图4(a)所示。
选用MgO衬底，并用丙酮、异丙醇溶液分别清洗60s，再用去离子水冲洗，最后用高纯氮气吹干。
步骤B，生长n型Ga2O3导电沟道层，如图4(b)所示。
将清洗后的MgO衬底放入MOCVD设备中，在Ga流量为40sccm，O2流量为 2000sccm，温度为700℃，压强为500Pa，Si的掺杂浓度为1017的工艺条件下，生长厚度为300nm的n型Ga2O3导电沟道层。
步骤C，形成源区和漏区的离子注入窗口，如图4(c)所示。
本步骤的具体实施与实施例1的步骤3相同。
步骤D，在源区和漏区窗口内离子注入出重掺杂源区和重掺杂漏区，如图4(d)所示。
使用离子注入机向源区和漏区窗口内注入浓度为5e1018的Si原子，注入深度为200nm，注入的最高能量为95keV，注入完成后在800℃的N2氛围中热处理30mins，以对注入到源区和漏区窗口内的Si原子进行激活，即可得到100nm厚度的重掺杂源区和重掺杂漏区。
步骤E，去除n型Ga2O3导电沟道层表面的光刻胶，如图4(e)所示。
本步骤的具体实施方法与实施例1中的步骤5相同。
步骤F，形成源电极和漏电极，如图4(f)所示。
将完成步骤E的样品放入电子束蒸发台中依次蒸发40nm厚的Ti、60nm厚的Ni、60nm厚的Au，蒸发完成后进行剥离，即在重掺杂源区和重掺杂漏区上方分别形成源电极和漏电极。
步骤G，生长材料为NiO的p型介质层，如图4(g)所示。
将进行完步骤F的样品用真空镀膜机在样品表面沉积一层厚度为500nm的Ni膜，再将沉积了Ni膜的样品放入管式电阻炉内进行氧化，设温度为500℃，经2h反应可将Ni膜氧化成同厚度的NiO薄膜，再对NiO薄膜进行空穴浓度为1018cm-3的p型掺杂，即可得到材料为NiO的p型介质层。
步骤H，将生长了p型介质层NiO的样品依次用甲苯、丙酮、乙醇溶液超声清洗，除去样品表面的油污和灰尘，然后用去离子水反复冲洗，并用氮气枪吹干备用。
步骤I，生长材料为TiO2的n型介质层，如图4(h)所示。
将完成步骤H的样品放入磁控溅射系统中，靶材为高纯Ti靶，通入高纯O2进行反应，溅射功率为185W，压强为0.75Pa，温度为200℃，反应时间为200min，可在p 型介质层表面生长500nm的TiO2薄膜，再对TiO2薄膜进行电子浓度为1017cm-3的n 型掺杂，即可得到材料为TiO2的n型介质层。
步骤J，栅电极制备，如图4(i)所示。
将完成步骤九的样品依次用甲苯、丙酮、乙醇溶液超声清洗，除去油污和灰尘，并用去离子水反复冲洗并用氮气枪吹干，对完成清洗的样片进行光刻，形成栅电极区域；
再将光刻后的样品放入电子束蒸发台中蒸发Ni/Au并进行剥离，其中Ni厚度为40nm，Au的厚度为60nm，完成双异质结金属氧化物场效应晶体管的制备。
以上描述仅是本发明的三个具体实例，并不构成对本发明的任何限制，显然对于本领域的专业人士来说，在了解了本发明的内容和原理后，都可能在不背离本发明原理、结构的情况下，进行形式和细节上的各种参数修正和改变，但是这些基于本发明思想修正和改变仍在本发明的权利要求保护范围之内。
Claims (10)
1.一种双异质结增强型金属氧化物场效应晶体管，其自下而上包括：衬底(1)、n型Ga2O3导电沟道层(2)和栅电极(5)，n型Ga2O3导电沟道层(2)的两边区域分别设有重掺杂的源区(6)和重掺杂的漏区(7)，重掺杂源区(6)和重掺杂漏区(7)上表面分别设有源电极(8)和漏电极(9)，其特征在于：n型Ga2O3导电沟道层(2)的中间区域上方与栅电极(5)之间依次设有p型介质层(3)和n型介质层(4)，形成双异质结结构。
2.根据权利要求1所述的场效应晶体管，其特征在于：所述衬底(1)为Al2O3、MgO、MgAl2O4、Ga2O3中的任意一种。
3.根据权利要求1所述的场效应晶体管，其特征在于：所述n型Ga2O3导电沟道层(2)的厚度范围为100-500nm，电子掺杂浓度范围为1016-1018cm-3。
4.根据权利要求1所述的场效应晶体管，其特征在于：所述重掺杂源区(6)和重掺杂漏区(7)的掺杂元素均为Si、Ge、Sn中的一种或多种，材料掺杂浓度范围为1018-1019cm-3，厚度范围为50-400nm。
5.根据权利要求1所述的场效应晶体管，其特征在于：所述源电极(8)和漏电极(9)的材料均为Pt、Ti、Al、Ni、Au中的一种或多种。
6.根据权利要求1所述的场效应晶体管，其特征在于：所述n型Ga2O3导电沟道层(2)上表面的p型介质层(3)，采用NiO或Cu2O材料，空穴浓度范围为1017-1019cm-3。
7.根据权利要求1所述的场效应晶体管，其特征在于：所述p型介质层(3)上方的n型介质层(4)，采用ZnO或TiO2材料，电子浓度范围为1016-1018cm-3。
8.一种双异质结增强型金属氧化物场效应晶体管的制作方法，其特征在于：包括如下：
1)对衬底进行预处理，即先将衬底依次用丙酮、异丙醇溶液分别清洗30-60s，再用去离子水冲洗，最后用高纯氮气吹干；
2)将预处理后的衬底放入材料生长设备中，用金属有机物化学气相沉淀MOCVD生长厚度为200-500nm的n型Ga2O3导电沟道层，在生长过程中掺杂浓度为1017-1018cm-3的Si或Sn元素；
3)对长有n型Ga2O3导电沟道层的衬底依次进行有机溶剂和去离子水清洗，并用高纯氮气吹干；
4)在清洗后的n型Ga2O3导电沟道层进行光刻显影，并在其两边的区域上制作出离子注入的窗口，再在这两个窗口内使用离子注入机注入能量为95keV，深度为50-400nm的Si原子；注入完成后在600-950℃的N2氛围中热处理30mins，以对注入Ga2O3中的Si原子进行激活，分别形成重掺杂源区和重掺杂漏区；
5)将完成步骤4)的样品依次用丙酮、异丙醇溶液分别清洗30-60s，并用去离子水冲洗，最后用高纯氮气吹干；
6)将经过5)处理后的样品放入电子束蒸发台中蒸发Ti/Ni/Au金属，再进行剥离，即在重掺杂源区和重掺杂漏区上方分别形成源电极和漏电极；
7)将经过6)处理后的样品再依次用丙酮、异丙醇溶液清洗30-60s，并用去离子水冲洗，最后用高纯氮气吹干后放入反应室；
8)在n型Ga2O3沟道中间区域的上表面进行光刻显影形成p型介质层区域，并在该区域上方生长空穴浓度为1017-1019cm-3，厚度为100-500nm的NiO或Cu2O，形成一层均匀致密的p型介质层；
9)将经过8)处理的样品依次用甲苯、丙酮、乙醇溶液超声清洗，除去油污和灰尘，然后用去离子水反复冲洗并用氮气枪吹干备用；
10)将经过9)处理后的样品放入反应室，在p型介质层上表面生长电子浓度为1016-1018cm-3，厚度为100-500nm的ZnO或TiO2，形成一层均匀致密的n型介质层；
11)将经过10)处理的样品依次用甲苯、丙酮、乙醇溶液超声清洗，除去油污和灰尘，并用去离子水反复冲洗后再用氮气枪吹干备用；
12)对经过11)处理后样品的n型介质层上方进行光刻显影，形成栅电极区域；
13)将形成栅电极区域的样品放入电子束蒸发台中蒸发Ni/Au，并进行金属剥离，形成栅电极，完成整个器件的制作。
9.根据权利要求8所述的方法，其特征在于，所述2)中用金属有机物化学气相沉淀的方法生长n型Ga2O3导电沟道层，工艺条件如下：
Ga流量范围为30-60sccm，
O2流量范围为1800-2400sccm，
温度范围为650-850℃，
压强范围为400-600Pa。
10.根据权利要求书8所述方法，其特征在于：
所述6)中采用电子束蒸发金属Ti的厚度为20-100nm，Ni的范围为50-100nm，Au的范围为20-100nm。
所述13)中采用电子束蒸发金属Ni的厚度为20-50nm，Au的厚度为50-200nm。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202010964518.2A CN112038409A (zh) | 2020-09-15 | 2020-09-15 | 双异质结增强型金属氧化物场效应晶体管及制备方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202010964518.2A CN112038409A (zh) | 2020-09-15 | 2020-09-15 | 双异质结增强型金属氧化物场效应晶体管及制备方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN112038409A true CN112038409A (zh) | 2020-12-04 |
Family
ID=73589253
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202010964518.2A Pending CN112038409A (zh) | 2020-09-15 | 2020-09-15 | 双异质结增强型金属氧化物场效应晶体管及制备方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN112038409A (zh) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN112736125A (zh) * | 2020-12-30 | 2021-04-30 | 西安电子科技大学 | 基于NiO/(Ga1-xAlx)2O3 PN结漏端结构的晶体管及其制作方法 |
| CN113921617A (zh) * | 2021-10-09 | 2022-01-11 | 西安电子科技大学 | 一种Ga2O3金属氧化物半导体场效应管及制备方法 |
| CN114927576A (zh) * | 2022-05-18 | 2022-08-19 | 重庆邮电大学 | 一种低漏电耐高温氧化镓异质结二极管及制备方法 |
Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20070023842A1 (en) * | 2003-11-12 | 2007-02-01 | Hyung-Suk Jung | Semiconductor devices having different gate dielectric layers and methods of manufacturing the same |
| JP2011029507A (ja) * | 2009-07-28 | 2011-02-10 | Panasonic Corp | 半導体装置 |
| CN102376760A (zh) * | 2010-08-25 | 2012-03-14 | 财团法人交大思源基金会 | 增强式高电子移动率晶体管及其制造方法 |
| US20130032860A1 (en) * | 2011-08-01 | 2013-02-07 | Fabio Alessio Marino | HFET with low access resistance |
| US20130240874A1 (en) * | 2012-03-14 | 2013-09-19 | Tdk Corporation | Layered film including heteroepitaxial pn junction oxide thin film |
| CN105449002A (zh) * | 2014-08-18 | 2016-03-30 | 中芯国际集成电路制造(上海)有限公司 | 改进的双掺杂浮栅晶体管 |
| CN110112206A (zh) * | 2019-05-20 | 2019-08-09 | 中山大学 | 一种氧化镓结型场效应晶体管 |
-
2020
- 2020-09-15 CN CN202010964518.2A patent/CN112038409A/zh active Pending
Patent Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20070023842A1 (en) * | 2003-11-12 | 2007-02-01 | Hyung-Suk Jung | Semiconductor devices having different gate dielectric layers and methods of manufacturing the same |
| JP2011029507A (ja) * | 2009-07-28 | 2011-02-10 | Panasonic Corp | 半導体装置 |
| CN102376760A (zh) * | 2010-08-25 | 2012-03-14 | 财团法人交大思源基金会 | 增强式高电子移动率晶体管及其制造方法 |
| US20130032860A1 (en) * | 2011-08-01 | 2013-02-07 | Fabio Alessio Marino | HFET with low access resistance |
| US20130240874A1 (en) * | 2012-03-14 | 2013-09-19 | Tdk Corporation | Layered film including heteroepitaxial pn junction oxide thin film |
| CN105449002A (zh) * | 2014-08-18 | 2016-03-30 | 中芯国际集成电路制造(上海)有限公司 | 改进的双掺杂浮栅晶体管 |
| CN110112206A (zh) * | 2019-05-20 | 2019-08-09 | 中山大学 | 一种氧化镓结型场效应晶体管 |
Non-Patent Citations (1)
| Title |
|---|
| JIN WEI ET AL: ""Low On-Resistance Normally-Off GaN Double-Channel Metal–Oxide–Semiconductor High-Electron-Mobility Transistor"", 《IEEE ELECTRON DEVICE LETTERS》 * |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN112736125A (zh) * | 2020-12-30 | 2021-04-30 | 西安电子科技大学 | 基于NiO/(Ga1-xAlx)2O3 PN结漏端结构的晶体管及其制作方法 |
| CN113921617A (zh) * | 2021-10-09 | 2022-01-11 | 西安电子科技大学 | 一种Ga2O3金属氧化物半导体场效应管及制备方法 |
| CN114927576A (zh) * | 2022-05-18 | 2022-08-19 | 重庆邮电大学 | 一种低漏电耐高温氧化镓异质结二极管及制备方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN101252088B (zh) | 一种增强型A1GaN/GaN HEMT器件的实现方法 | |
| CN112038409A (zh) | 双异质结增强型金属氧化物场效应晶体管及制备方法 | |
| CN102130160A (zh) | 槽形沟道AlGaN/GaN增强型HEMT器件及制作方法 | |
| CN110120425B (zh) | 垂直型的高压mosfet器件及制作方法 | |
| CN111384171B (zh) | 高沟道迁移率垂直型umosfet器件及其制备方法 | |
| CN105140283A (zh) | 一种碳化硅MOSFETs功率器件及其制作方法 | |
| CN112133756A (zh) | 基于t型栅结构的pn结栅控氧化镓场效应晶体管及其制备方法 | |
| CN114899227A (zh) | 一种增强型氮化镓基晶体管及其制备方法 | |
| CN112599603A (zh) | 基于纵向肖特基源隧穿结的准垂直场效应晶体管及方法 | |
| CN115410922A (zh) | 一种垂直型氧化镓晶体管及其制备方法 | |
| CN111785776B (zh) | 垂直结构Ga2O3金属氧化物半导体场效应晶体管的制备方法 | |
| CN103681256A (zh) | 一种新型碳化硅mosfet器件及其制作方法 | |
| CN116387361A (zh) | SiO2阻挡层Ga2O3垂直UMOS晶体管及其制备方法 | |
| CN113451129B (zh) | 一种高电子迁移率晶体管及制备方法 | |
| CN115939183A (zh) | 一种氧化镓基mosfet器件及其制备方法 | |
| CN112018177B (zh) | 全垂直型Si基GaN UMOSFET功率器件及其制备方法 | |
| CN112614888A (zh) | 基于横向肖特基源隧穿结的准垂直场效应晶体管及方法 | |
| CN112614890A (zh) | 基于横向肖特基源隧穿结的全垂直场效应晶体管及方法 | |
| CN112133757B (zh) | 基于p-i-n结构的栅控氧化镓场效应晶体管及其制备方法 | |
| CN112614889A (zh) | 基于纵向肖特基源隧穿结的全垂直场效应晶体管及方法 | |
| CN113921613B (zh) | 浮栅的高压Ga2O3金属氧化物半导体场效应管及制备方法 | |
| CN113990918B (zh) | 一种具有阶梯屏蔽环的垂直型ⅲ族氮化物功率半导体器件及其制备方法 | |
| CN113314416B (zh) | 一种GaN-HEMT器件上倾角结构的制备方法 | |
| CN110556415B (zh) | 一种高可靠性外延栅的SiC MOSFET器件及其制备方法 | |
| CN118315412A (zh) | 具有NiOx/Ga2O3异质结结构的Ga2O3鳍式场效应晶体管及制备方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| WD01 | Invention patent application deemed withdrawn after publication |
Application publication date: 20201204 |
|
| WD01 | Invention patent application deemed withdrawn after publication |