CN112614889A - 基于纵向肖特基源隧穿结的全垂直场效应晶体管及方法 - Google Patents
基于纵向肖特基源隧穿结的全垂直场效应晶体管及方法 Download PDFInfo
- Publication number
- CN112614889A CN112614889A CN202011490799.9A CN202011490799A CN112614889A CN 112614889 A CN112614889 A CN 112614889A CN 202011490799 A CN202011490799 A CN 202011490799A CN 112614889 A CN112614889 A CN 112614889A
- Authority
- CN
- China
- Prior art keywords
- layer
- source
- field effect
- effect transistor
- electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000005641 tunneling Effects 0.000 title claims abstract description 30
- 238000000034 method Methods 0.000 title claims abstract description 29
- 230000005669 field effect Effects 0.000 title claims abstract description 27
- 239000000463 material Substances 0.000 claims abstract description 55
- 229910052751 metal Inorganic materials 0.000 claims abstract description 48
- 239000002184 metal Substances 0.000 claims abstract description 48
- 239000000758 substrate Substances 0.000 claims abstract description 40
- 230000008719 thickening Effects 0.000 claims abstract description 38
- 229910052737 gold Inorganic materials 0.000 claims description 41
- 238000004519 manufacturing process Methods 0.000 claims description 28
- 238000005530 etching Methods 0.000 claims description 20
- 229910052759 nickel Inorganic materials 0.000 claims description 12
- 229910052763 palladium Inorganic materials 0.000 claims description 10
- 229910052697 platinum Inorganic materials 0.000 claims description 10
- 229910052719 titanium Inorganic materials 0.000 claims description 10
- 238000000151 deposition Methods 0.000 claims description 8
- 229910003460 diamond Inorganic materials 0.000 claims description 8
- 239000010432 diamond Substances 0.000 claims description 8
- 238000002360 preparation method Methods 0.000 claims description 6
- 239000004065 semiconductor Substances 0.000 abstract description 9
- 230000004913 activation Effects 0.000 abstract description 5
- 239000002019 doping agent Substances 0.000 abstract description 5
- 230000001629 suppression Effects 0.000 abstract description 3
- 239000010931 gold Substances 0.000 description 48
- PXHVJJICTQNCMI-UHFFFAOYSA-N nickel Substances [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 27
- 239000010936 titanium Substances 0.000 description 21
- 230000008569 process Effects 0.000 description 18
- 238000006243 chemical reaction Methods 0.000 description 10
- 238000001755 magnetron sputter deposition Methods 0.000 description 6
- 238000001020 plasma etching Methods 0.000 description 6
- 230000000694 effects Effects 0.000 description 4
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 3
- 230000004888 barrier function Effects 0.000 description 3
- 230000008901 benefit Effects 0.000 description 3
- 230000015556 catabolic process Effects 0.000 description 3
- 229910052593 corundum Inorganic materials 0.000 description 3
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 3
- 238000009616 inductively coupled plasma Methods 0.000 description 3
- 238000001883 metal evaporation Methods 0.000 description 3
- 229910001845 yogo sapphire Inorganic materials 0.000 description 3
- CSCPPACGZOOCGX-UHFFFAOYSA-N Acetone Chemical compound CC(C)=O CSCPPACGZOOCGX-UHFFFAOYSA-N 0.000 description 2
- QGZKDVFQNNGYKY-UHFFFAOYSA-N Ammonia Chemical compound N QGZKDVFQNNGYKY-UHFFFAOYSA-N 0.000 description 2
- 229910015844 BCl3 Inorganic materials 0.000 description 2
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 2
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 2
- 238000004140 cleaning Methods 0.000 description 2
- 229910052681 coesite Inorganic materials 0.000 description 2
- 229910052906 cristobalite Inorganic materials 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000001035 drying Methods 0.000 description 2
- 239000003344 environmental pollutant Substances 0.000 description 2
- 239000007789 gas Substances 0.000 description 2
- CJNBYAVZURUTKZ-UHFFFAOYSA-N hafnium(IV) oxide Inorganic materials O=[Hf]=O CJNBYAVZURUTKZ-UHFFFAOYSA-N 0.000 description 2
- 238000010438 heat treatment Methods 0.000 description 2
- 239000001257 hydrogen Substances 0.000 description 2
- 229910052739 hydrogen Inorganic materials 0.000 description 2
- 230000003071 parasitic effect Effects 0.000 description 2
- 231100000719 pollutant Toxicity 0.000 description 2
- 230000004044 response Effects 0.000 description 2
- 239000000377 silicon dioxide Substances 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 229910052682 stishovite Inorganic materials 0.000 description 2
- 229910052905 tridymite Inorganic materials 0.000 description 2
- LFQSCWFLJHTTHZ-UHFFFAOYSA-N Ethanol Chemical compound CCO LFQSCWFLJHTTHZ-UHFFFAOYSA-N 0.000 description 1
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- 239000002253 acid Substances 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 238000000137 annealing Methods 0.000 description 1
- 238000000231 atomic layer deposition Methods 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 238000007664 blowing Methods 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 238000006731 degradation reaction Methods 0.000 description 1
- 239000008367 deionised water Substances 0.000 description 1
- 229910021641 deionized water Inorganic materials 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 230000007613 environmental effect Effects 0.000 description 1
- 239000007769 metal material Substances 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 238000007781 pre-processing Methods 0.000 description 1
- 230000005855 radiation Effects 0.000 description 1
- 229920006395 saturated elastomer Polymers 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
- 238000004506 ultrasonic cleaning Methods 0.000 description 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Chemical compound O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7827—Vertical transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66666—Vertical transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7839—Field effect transistors with field effect produced by an insulated gate with Schottky drain or source contact
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Junction Field-Effect Transistors (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
本发明公开了一种基于纵向肖特基源隧穿结的全垂直场效应晶体管及方法，包括：衬底层(1)、n+缓冲层(2)、n‑漂移层(3)、栅介质层(4)、漏极(5)、栅极(6)、两个源极(7)、两个金属加厚层(8)。本发明中的器件本身为增强型，提高了器件对于噪声的抑制以及电路的安全性，同时增强型器件与现有的栅极驱动电路具有良好的兼容性。本发明可以成功避免宽禁带半导体材料存在的P型掺杂剂激活率低以及P型材料层欧姆接触实现困难等问题。本发明利用栅电压控制肖特基源极隧穿电流的大小，可以实现高电流密度。
Description
技术领域
本发明属于半导体器件技术领域，具体涉及一种基于纵向肖特基源隧穿结的全垂直场效应晶体管及方法。
背景技术
随着人类可利用的环境资源日益减少，对应用于电力电子设备的电能转换和高压大电流密度下的高功率半导体器件性能要求越来越高，研发出新型优良性能、高转换效率的功率器件是解决能源和环境冲突的有效方案之一。对于高功率半导体器件，其功率品质因数主要取决于器件的击穿电压和特定导通电阻，但是两者往往需要综合考虑进行优化设计才能有效提升功率器件的性能。随着半导体功率器件领域的不断发展，应用于功率器件的材料从第一代的Si材料到第二代的GaAs材料，都使得功率器件的性能发生了根本性质的变化。
但是到目前为止，传统两代材料制作的半导体功率器件性能已经接近了由材料性质决定的理论极限。以GaN为代表的第三代半导体宽禁带材料具有高频、高功率、抗辐射、高饱和电子迁移率等特性，在电力电子方面具有优良的潜力。目前GaN器件主要分为纵向器件和垂直器件，以高电子迁移率晶体管HEMTs(high-elec-tron mobility transistor)为代表的纵向器件在射频领域具有极大的优势，而垂直器件则更适合电力电子领域。相比于纵向器件，垂直器件只需增加器件漂移区的厚度而不需要牺牲芯片的纵向尺寸便可以提升器件的击穿特性，因此具有更高的功率密度。除此之外，垂直器件的导电沟道较宽，电流密度较大，而且垂直器件的导电沟道位于器件的内部，不易受到表面态的影响，动态特性好。上述的优点使得垂直器件在电力电子领域具有得天独厚的优势。目前GaN垂直器件主要包括CAVET(电流孔径垂直电子晶体管)、trench MOSFET(沟槽金属氧化物半导体场效应晶体管)、Fin(鳍)三种结构。
对于CAVET结构，器件本身为耗尽型器件，且器件的制造工艺复杂，高压偏置下漏电大，可靠性差；trench MOSFET虽然可以很容易实现增强型，但是器件的工艺复杂，尤其是P型GaN的欧姆接触实现困难，此外，由刻蚀工艺造成的材料损伤也会导致沟道电子迁移率的退化，影响器件的导通电阻；Fin结构虽然也可以实现增强型，但Fin结构的导电通道窄，电流密度很小，无法满足大功率的应用需求。
发明内容
为了解决现有技术中存在的上述问题，本发明提供了一种基于纵向肖特基源隧穿结的全垂直场效应晶体管及制备方法。本发明要解决的技术问题通过以下技术方案实现：
一种基于纵向肖特基源隧穿结的全垂直场效应晶体管，包括：
衬底层；
n+缓冲层，所述n+缓冲层设置于所述衬底层上；
n-漂移层，所述n-漂移层设置于所述n+缓冲层上，在所述n-漂移层两端设置有两个两级台阶，且在两个所述两级台阶之间还设置有一凹槽，所述两级台阶包括第一级台阶和第二级台阶，所述第一级台阶位于所述第二级台阶的下方，且所述第二级台阶靠近所述n-漂移层的中心；
两个源极，两个所述源极分别设置于所述n-漂移层两端的所述第二级台阶上；
栅介质层，所述栅介质层设置于所述n-漂移层的凹槽和两个所述源极上；
栅极，所述栅极设置于位于所述n-漂移层凹槽内的所述栅介质层上，且所述栅极的下表面低于所述源极的下表面；
两个金属加厚层，一个所述金属加厚层设置于处于一端的所述源极和所述栅介质层上，另一个所述金属加厚层设置于处于另一端的所述源极和所述栅介质层上，所述栅极和所述金属加厚层之间存在间隙；
漏极，所述漏极设置于所述衬底层的下表面；
其中，所述衬底层、所述n+缓冲层和所述n-漂移层所采用的材料相同。
在本发明的一个实施例中，所述衬底层、所述n+缓冲层和所述n-漂移层均采用GaN、AlN、SiC、GaO、金刚石或BN材料。
在本发明的一个实施例中，所述N+缓冲层的掺杂浓度为1018cm-3～1020cm-3。
在本发明的一个实施例中，所述N-漂移层的掺杂浓度为1015cm-3～1017cm-3。
在本发明的一个实施例中，所述源极的材料为Ti/Au、W/Au、Mo/Au、Ni/Au、Pt/Au或Pd/Au，所述漏极的材料为Ti/Al/Ni/Au、Ti/Al/Ti/Au、Ti/Al/Mo/Au、Ta/Al/Ta、Ni/Au、Pt/Au、Pd/Au、W/Au或Ni/Au/Ni。
在本发明的一个实施例中，所述栅极和所述金属加厚层的材料相同。
在本发明的一个实施例中，所述源极的上下表面在水平方向的延长部分与所述栅极存在交叠区域。
本发明还提供一种基于纵向肖特基源隧穿结的全垂直场效应晶体管的制备方法，用于制备上述任一项实施例所述的全垂直场效应晶体管，所述制备方法包括：
选取衬底层；
在所述衬底层上生长n+缓冲层；
在所述n+缓冲层上生长n-漂移层；
在n-漂移层的两端刻蚀两个第一级台阶；
在所述衬底层的下表面制作漏极；
在未形成所述第一级台阶的所述n-漂移层上表面的两端制作两个源极；
刻蚀处于两个所述源极之间的所述n-漂移层以形成凹槽，所述源极设置于第二级台阶上；
在所述n-漂移层的凹槽和两个所述源极上生长具有凹槽的栅介质层；
在位于所述n-漂移层凹槽内的所述栅介质层上制作栅极，同时在处于所述n-漂移层两端上的所述源极和所述栅介质层上分别制备金属加厚层，且所述栅极的下表面低于所述源极的下表面。
在本发明的一个实施例中，在所述栅介质层的凹槽内制作栅极，同时在处于所述n-漂移层两端上的所述源极和所述栅介质层上分别制备金属加厚层，包括：
在所述栅介质层上制作掩膜，在两个所述源极上方的栅介质层上刻蚀金属加厚区窗口；
在栅介质层的凹槽内和金属加厚区窗口沉积栅极金属以形成栅极和两个金属加厚层。
本发明的有益效果：
1.本发明中的器件本身为增强型，提高了器件对于噪声的抑制以及电路的安全性，同时增强型器件与现有的栅极驱动电路具有良好的兼容性。
2.本发明不需要P型材料层，该材料层可以为AlN、SiC、GaO、金刚石和BN，其中SiC材料不存在P型掺杂剂激活率低，因此本发明可以成功避免除SiC材料以外其它P型材料层存在的P型掺杂剂激活率低以及P型材料层欧姆接触实现困难等问题。
3.本发明利用栅电压控制肖特基源极隧穿电流的大小，可以实现高电流密度。
4.本发明器件结构简单，不需要复杂的工艺流程，节约成本，提高成品率。
5.本发明中的器件不需要PN结，器件响应速度快，可作为高速器件。
6.本发明由于独特的器件拓扑结构，不存在寄生三极管效应，消除了闩锁效应。
以下将结合附图及实施例对本发明做进一步详细说明。
附图说明
图1是本发明实施例提供的一种基于纵向肖特基源隧穿结的全垂直场效应晶体管的结构示意图；
图2是本发明实施例提供的一种基于纵向肖特基源隧穿结的全垂直场效应晶体管的制备过程示意图。
具体实施方式
下面结合具体实施例对本发明做进一步详细的描述，但本发明的实施方式不限于此。
实施例一
请参见图1，图1是本发明实施例提供的一种基于纵向肖特基源隧穿结的全垂直场效应晶体管的结构示意图。本实施例提供一种基于纵向肖特基源隧穿结的全垂直场效应晶体管，该全垂直场效应晶体管包括衬底层1、n+缓冲层2、n-漂移层3、栅介质层4、漏极5、栅极6、源极7、两个金属加厚层8，n+缓冲层2设置于衬底层1上，n-漂移层3设置于n+缓冲层2上，在n-漂移层3两端设置有两个两级台阶，且在两个两级台阶之间还设置有一凹槽，两级台阶包括第一级台阶9和第二级台阶10，第一级台阶9位于第二级台阶10的下方，且第二级台阶10靠近n-漂移层3的中心，两个源极7分别设置于n-漂移层3两端的第二级台阶10上，栅介质层4设置于n-漂移层3的凹槽和两个源极7上，栅极6设置于位于n-漂移层3凹槽内的栅介质层4上，且栅极6的下表面低于源极7的下表面，一个金属加厚层8设置于处于一端的源极7和栅介质层4上，另一个金属加厚层8设置于处于另一端的源极7和栅介质层4上，栅极6设置于两个金属加厚层8之间，栅极6和金属加厚层8之间存在间隙，漏极5设置于衬底层1的下表面，其中，衬底层1、n+缓冲层2和n-漂移层3所采用的材料相同。
由此，源极7底部与n-漂移层3之间形成由栅极6控制的肖特基隧穿结，当栅极施加电压时，肖特基隧穿结会产生隧穿电流。
进一步地，衬底层1、n+缓冲层2和n-漂移层3的材料均采用GaN、AlN、SiC、GaO、金刚石或BN材料。
进一步地，n+缓冲层2的掺杂浓度为1018cm-3～1020cm-3。
进一步地，n-漂移层3的掺杂浓度为1015cm-3～1017cm-3。
进一步地，栅介质层4的材料采用SiN或SiO2或Al2O3或HfO2介质。
进一步地，漏极5的材料采用Ti/Al/Ni/Au、Ti/Al/Ti/Au、Ti/Al/Mo/Au、Ta/Al/Ta、Ni/Au、Pt/Au、Pd/Au、W/Au或Ni/Au/Ni。
进一步地，栅极6和所述金属加厚层8的材料相同。
进一步，源极7的上下表面在水平方向的延长部分与栅极6存在交叠区域，且栅极6的底部低于源极7的底部，栅极6和源极7通过栅介质层4实现电隔离。
栅极6与源极7存在部分交叠区域，该交叠区域的栅极6和源极7通过栅介质层4实现电隔离，交叠区域即为栅极6和源极7交叠的地方，电子可以从源极7隧穿到达n-漂移层3，从而导电，然后隧穿的界面上方就是交界面搭着栅极，相当于栅极可以控制电子隧穿，从而开启或者关闭器件。
进一步地，栅极6的材料为Ni/Au、Pt/Au、Pd/Au、W/Au或Ni/Au/Ni。
进一步地，源极7的材料为Ti/Au、W/Au、Mo/Au、Ni/Au、Pt/Au或Pd/Au。
本发明的源极采用特定金属，源极金属与n-漂移层形成肖特基结，交叠区域的上方有栅极，栅极电压可以调制肖特基势垒的宽度，从而改变电子的隧穿几率，进一步控制隧穿电流的大小。当栅极电压低于阈值电压时，肖特基势垒宽度较大，隧穿电流很小，器件处于关断状态；当栅极电压高于阈值电压时，肖特基势垒宽度变窄，隧穿电流快速增加，器件导通。
1.本发明中的器件本身为增强型，提高了器件对于噪声的抑制以及电路的安全性，同时增强型器件与现有的栅极驱动电路具有良好的兼容性。
2.本发明不需要P型材料层，该材料层可以为AlN、SiC、GaO、金刚石和BN，其中SiC材料不存在P型掺杂剂激活率低，因此本发明可以成功避免除SiC材料以外其它P型材料层存在的P型掺杂剂激活率低以及P型材料层欧姆接触实现困难等问题。
3.本发明利用栅电压控制肖特基源极隧穿电流的大小，可以实现高电流密度。
4.本发明器件结构简单，不需要复杂的工艺流程，节约成本，提高成品率。
5.本发明中的器件不需要PN结，器件响应速度快，可作为高速器件。
6.本发明由于独特的器件拓扑结构，不存在寄生三极管效应，消除了闩锁效应。
需要说明的是，本发明所提供的金属材料形式为A/B，则表示从下到上第一层为A、第二层为B，例如Ni/Au，表示从下到上第一层为Ni、第二层为Au。
实施例二
请参见图2，图2是本发明实施例提供的一种基于纵向肖特基源隧穿结的全垂直场效应晶体管的制备过程示意图。本发明在上述实施例的基础上还提供一种基于纵向肖特基源隧穿结的全垂直场效应晶体管，该制备方法包括：
步骤1、选取衬底层1。
具体地，对衬底层1表面进行消除悬挂键的预处理。
进一步地，对衬底层1的表面进行清洗和预处理以消除衬底层1表面的悬挂键，并在900℃～1200℃温度下，在H2氛围反应室，通过热处理去除衬底层1表面的污染物。
优选地，衬底层1的材料采用GaN、AlN、SiC、GaO、金刚石或BN材料。
步骤2、在衬底层1上生长n+缓冲层2。
具体地，利用MOCVD(Metal-organic Chemical Vapor Deposition，金属有机物化学气相淀积)工艺在衬底层1上生长n+缓冲层2。
进一步地，n+缓冲层2的材料采用GaN、AlN、SiC、GaO、金刚石或BN材料，且n+缓冲层2的掺杂浓度为018cm-3～1020cm-3。
步骤3、在n+缓冲层2上生长n-漂移层3。
具体地，利用MOCVD工艺在n+缓冲层2上生长n-漂移层3。
进一步地，n-漂移层3的材料采用GaN、AlN、SiC、GaO、金刚石或BN材料，且n-漂移层3的掺杂浓度为1015cm-3～1017cm-3。
步骤4、在n-漂移层3的两端刻蚀两个第一级台阶9。
具体地，在n-漂移层3上制作掩膜，并采用RIE或ICP工艺对开孔区域进行刻蚀，在n-漂移层3的两端刻蚀两个第一级台阶9。
步骤5、在衬底层1的下表面制作漏极5。
具体地，采用金属蒸发或磁控溅射工艺在衬底层1的下表面淀积漏极金属以制作漏极5。
进一步地，漏极5的材料采用Ti/Al/Ni/Au、Ti/Al/Ti/Au、Ti/Al/Mo/Au、Ta/Al/Ta、Ni/Au、Pt/Au、Pd/Au、W/Au或Ni/Au/Ni。
步骤6、在未形成第一级台阶9的n-漂移层3上表面的两端制作两个源极7。
具体地，采用金属蒸发或磁控溅射工艺在未形成第一级台阶9的n-漂移层3上表面的两端淀积源极金属以形成源极7，源极7与n-漂移层3形成受栅极控制的肖特基隧穿结。
进一步地，源极7的材料为Ti/Au、W/Au、Mo/Au、Ni/Au、Pt/Au或Pd/Au。
步骤7、刻蚀处于两个源极7之间的n-漂移层3以形成凹槽，源极7设置于第二级台阶10上。
具体地，选择RIE或ICP刻蚀工艺，对待刻蚀区域进行刻蚀并暴露出刻蚀深度为20nm～100nm的凹槽，刻蚀过程采用慢速刻蚀，降低刻蚀损伤。
步骤8、在n-漂移层3的凹槽和两个源极7上生长具有凹槽的栅介质层4。
具体地，采用PEALD(Plasma Enhanced Atomic Layer Deposition，等离子体增强原子层沉积)工艺在n-漂移层3的凹槽和两个源极(7)上淀积厚度为10～30nm的栅介质层4。
进一步地，栅介质层4的材料采用SiN或SiO2或Al2O3或HfO2介质。
步骤9、在栅介质层4的凹槽内制作栅极6，同时在处于n-漂移层3两端上的源极7和栅介质层4上分别制备金属加厚层8。
步骤9.1、在栅介质层4上制作掩膜，在两个源极7上方的栅介质层4上刻蚀金属加厚区窗口。
具体地，在源极7上方的栅介质层4上制作掩膜，采用干法或者湿法刻蚀工艺对源极7上方的栅介质层4进行刻蚀，形成源极7的金属加厚区窗口。
步骤9.2、在栅介质层4的凹槽内和金属加厚区窗口沉积栅极金属以形成栅极6和两个金属加厚层8。
具体地，采用金属蒸发或磁控溅射工艺在栅介质层4的凹槽内和金属加厚区窗口上淀积栅极金属形成栅极6和金属加厚层8，金属加厚层8用于加厚源极7。
进一步地，栅极6与源极7存在交叠区域。
进一步地，栅极6的材料为Ni/Au、Pt/Au、Pd/Au、W/Au或Ni/Au/Ni。
实施例三
本实施例在上述实施例的基础上，以一个具体的实施方式介绍本发明的基于纵向肖特基源隧穿结的全垂直场效应晶体管的制备方法，本实施例制作材料为GaN、掺杂浓度为1017cm-3的n-漂移层3、材料为Al2O3的栅介质层4、材料为Ti/Au的源极7、材料为Ti/Al/Ni/Au的漏极5、n-漂移层3的凹槽深度为20nm的纵向肖特基源隧穿结的全垂直场效应晶体管，其制备方法包括：
步骤1、对GaN材料的衬底层1的表面进行消除悬挂键的预处理。
步骤1.1、将GaN材料的衬底层1放入HF酸溶液中浸泡1min，再依次放入丙酮溶液、无水乙醇溶液和去离子水中各进行10min的超声清洗，将清洗后的GaN材料的衬底层1用N2吹干。
步骤1.2、将清洗吹干后的GaN材料的衬底层1在H2氛围反应室的1000℃温度下热处理去除表面污染物。
步骤2、制作GaN材料的n+缓冲层2。
将预处理后的GaN材料的衬底层1放入MOCVD系统中，向反应室同时通入Ga源、氢气和氨气，在预处理后的GaN材料的衬底层1上生长掺杂浓度为1018cm-3的GaN材料的n+缓冲层2。
步骤3、制作GaN材料的n-漂移层3。
在制作完成GaN材料的n+缓冲层2之后，同时向反应室内通入Ga源、氢气和氨气，在GaN材料的n+缓冲层2上生长掺杂浓度为1017cm-3的GaN材料的n-漂移层3。
步骤4、刻蚀第一级台阶9。
在GaN材料的n-漂移层3上制作掩膜，将完成上述工艺后的样品放入RIE刻蚀腔中，使用Cl2和BCl3气体对掩膜中的开孔区域进行刻蚀，形成第一级台阶9，刻蚀深度为150nm。
步骤5、制作漏极5。
将完成上述工艺后的样品放入磁控溅射反应室中，利用纯度均为99.999％的铝、钛、镍、和金靶材，在GaN材料的衬底层1的下表面沉积金属Ti/Al/Ni/Au作为漏极5，并在850℃的高温条件下退火30s，形成欧姆接触。
步骤6、制作源极7。
将该样品放置在磁控溅射反应室中，利用纯度均为99.999％的钛和金靶材，在GaN材料的n-漂移层3上沉积金属Ti/Au作为源极7。
步骤7、制作栅极凹槽。
将完成上述步骤的样品放置在RIE系统中，使用Cl2和BCl3气体对样片进行刻蚀，以在n-漂移层3上形成深度为20nm的栅极凹槽。
步骤8、淀积栅介质层4。
将刻蚀完的样品放入到PEALD反应室内，在300℃高温下，淀积厚度为10nm的Al2O3以形成栅介质层。
步骤9、制作源极接触孔。
在栅介质层4上制作掩膜，将样品放置在RIE系统中，对源极7上方的栅介质层4进行刻蚀，形成源极接触孔。
步骤10、制作栅极并加厚源极金属。
在栅介质层4上再次制作掩膜，然后将样片放置在磁控溅射反应室中，利用纯度均为99.999％的镍和金靶材，在栅极凹槽内沉积金属Ni/Au作为栅极，同时形成金属加厚层8以加厚源极7，完成整个器件的制作。
在本发明的描述中，术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括一个或者更多个该特征。在本发明的描述中，“多个”的含义是两个或两个以上，除非另有明确具体的限定。
在本说明书的描述中，参考术语“一个实施例”、“一些实施例”、“示例”、“具体示例”、或“一些示例”等的描述意指结合该实施例或示例描述的具体特征、结构、材料或者特数据点包含于本发明的至少一个实施例或示例中。在本说明书中，对上述术语的示意性表述不必须针对的是相同的实施例或示例。而且，描述的具体特征、结构、材料或者特数据点可以在任何的一个或多个实施例或示例中以合适的方式结合。此外，本领域的技术人员可以将本说明书中描述的不同实施例或示例进行接合和组合。
以上内容是结合具体的优选实施方式对本发明所作的进一步详细说明，不能认定本发明的具体实施只局限于这些说明。对于本发明所属技术领域的普通技术人员来说，在不脱离本发明构思的前提下，还可以做出若干简单推演或替换，都应当视为属于本发明的保护范围。
Claims (9)
1.一种基于纵向肖特基源隧穿结的全垂直场效应晶体管，其特征在于，包括：
衬底层(1)；
n+缓冲层(2)，所述n+缓冲层(2)设置于所述衬底层(1)上；
n-漂移层(3)，所述n-漂移层(3)设置于所述n+缓冲层(2)上，在所述n-漂移层(3)两端设置有两个两级台阶，且在两个所述两级台阶之间还设置有一凹槽，所述两级台阶包括第一级台阶(9)和第二级台阶(10)，所述第一级台阶(9)位于所述第二级台阶(10)的下方，且所述第二级台阶(10)靠近所述n-漂移层(3)的中心；
两个源极(7)，两个所述源极(7)分别设置于所述n-漂移层(3)两端的所述第二级台阶(10)上；
栅介质层(4)，所述栅介质层(4)设置于所述n-漂移层(3)的凹槽和两个所述源极(7)上；
栅极(6)，所述栅极(6)设置于位于所述n-漂移层(3)凹槽内的所述栅介质层(4)上，且所述栅极(6)的下表面低于所述源极(7)的下表面；
两个金属加厚层(8)，一个所述金属加厚层(8)设置于处于一端的所述源极(7)和所述栅介质层(4)上，另一个所述金属加厚层(8)设置于处于另一端的所述源极(7)和所述栅介质层(4)上，所述栅极(6)和所述金属加厚层(8)之间存在间隙；
漏极(5)，所述漏极(5)设置于所述衬底层(1)的下表面；
其中，所述衬底层(1)、所述n+缓冲层(2)和所述n-漂移层(3)所采用的材料相同。
2.根据权利要求1所述的全垂直场效应晶体管，其特征在于，所述衬底层(1)、所述n+缓冲层(2)和所述n-漂移层(3)均采用GaN、AlN、SiC、GaO、金刚石或BN材料。
3.根据权利要求2所述的全垂直场效应晶体管，其特征在于，所述n+缓冲层(2)的掺杂浓度为1018cm-3～1020cm-3。
4.根据权利要求2所述的全垂直场效应晶体管，其特征在于，所述n-漂移层(3)的掺杂浓度为1015cm-3～1017cm-3。
5.根据权利要求1所述的全垂直场效应晶体管，其特征在于，所述源极(7)的材料为Ti/Au、W/Au、Mo/Au、Ni/Au、Pt/Au或Pd/Au，所述漏极(5)的材料为Ti/Al/Ni/Au、Ti/Al/Ti/Au、Ti/Al/Mo/Au、Ta/Al/Ta、Ni/Au、Pt/Au、Pd/Au、W/Au或Ni/Au/Ni。
6.根据权利要求1所述的全垂直场效应晶体管，其特征在于，所述栅极(6)和所述金属加厚层(8)的材料相同。
7.根据权利要求1所述的全垂直场效应晶体管，其特征在于，所述源极(7)的上下表面在水平方向的延长部分与所述栅极(6)存在交叠区域。
8.一种基于纵向肖特基源隧穿结的全垂直场效应晶体管的制备方法，其特征在于，用于制备权利要求1至7任一项所述的全垂直场效应晶体管，所述制备方法包括：
选取衬底层(1)；
在所述衬底层(1)上生长n+缓冲层(2)；
在所述n+缓冲层(2)上生长n-漂移层(3)；
在n-漂移层(3)的两端刻蚀两个第一级台阶(9)；
在所述衬底层(1)的下表面制作漏极(5)；
在未形成所述第一级台阶(9)的所述n-漂移层(3)上表面的两端制作两个源极(7)；
刻蚀处于两个所述源极(7)之间的所述n-漂移层(3)以形成凹槽，所述源极(7)设置于第二级台阶(10)上；
在所述n-漂移层(3)的凹槽和两个所述源极(7)上生长栅介质层(4)；
在位于所述n-漂移层(3)凹槽内的所述栅介质层(4)上制作栅极(6)，同时在处于所述n-漂移层(3)两端上的所述源极(7)和所述栅介质层(4)上分别制备金属加厚层(8)，且所述栅极(6)的下表面低于所述源极(7)的下表面。
9.根据权利要求8所述的全垂直场效应晶体管的制备方法，其特征在于，在所述栅介质层(4)的凹槽内制作栅极(6)，同时在处于所述n-漂移层(3)两端上的所述源极(7)和所述栅介质层(4)上分别制备金属加厚层(8)，包括：
在所述栅介质层(4)上制作掩膜，在两个所述源极(7)上方的栅介质层(4)上刻蚀金属加厚区窗口；
在栅介质层(4)的凹槽内和金属加厚区窗口沉积栅极金属以形成栅极(6)和两个金属加厚层(8)。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202011490799.9A CN112614889A (zh) | 2020-12-16 | 2020-12-16 | 基于纵向肖特基源隧穿结的全垂直场效应晶体管及方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202011490799.9A CN112614889A (zh) | 2020-12-16 | 2020-12-16 | 基于纵向肖特基源隧穿结的全垂直场效应晶体管及方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN112614889A true CN112614889A (zh) | 2021-04-06 |
Family
ID=75239829
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202011490799.9A Pending CN112614889A (zh) | 2020-12-16 | 2020-12-16 | 基于纵向肖特基源隧穿结的全垂直场效应晶体管及方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN112614889A (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP7446214B2 (ja) | 2020-12-16 | 2024-03-08 | 株式会社東芝 | 半導体装置及びその製造方法 |
Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0348916A2 (en) * | 1988-06-27 | 1990-01-03 | Nissan Motor Co., Ltd. | MOSFET equivalent voltage drive semiconductor device |
| JPH07211948A (ja) * | 1994-01-12 | 1995-08-11 | Fuji Electric Co Ltd | 微小トンネル接合超伝導トランジスタ |
| US5962893A (en) * | 1995-04-20 | 1999-10-05 | Kabushiki Kaisha Toshiba | Schottky tunneling device |
| CN101771079A (zh) * | 2009-12-30 | 2010-07-07 | 复旦大学 | 一种源极为肖特基结的隧穿晶体管结构及其制造方法 |
| EP3255676A1 (en) * | 2016-06-09 | 2017-12-13 | ABB Schweiz AG | Vertical power semiconductor device and method for operating such a device |
| US20180108761A1 (en) * | 2011-10-14 | 2018-04-19 | The Board Of Regents Of The University Of Texas System | Tunnel field-effect transistor (tfet) with lateral oxidation |
| CN112038408A (zh) * | 2020-09-04 | 2020-12-04 | 西安电子科技大学 | 基于碳化硅衬底的垂直氮化铝金属氧化物半导体场效应晶体管及制备方法 |
-
2020
- 2020-12-16 CN CN202011490799.9A patent/CN112614889A/zh active Pending
Patent Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0348916A2 (en) * | 1988-06-27 | 1990-01-03 | Nissan Motor Co., Ltd. | MOSFET equivalent voltage drive semiconductor device |
| JPH07211948A (ja) * | 1994-01-12 | 1995-08-11 | Fuji Electric Co Ltd | 微小トンネル接合超伝導トランジスタ |
| US5962893A (en) * | 1995-04-20 | 1999-10-05 | Kabushiki Kaisha Toshiba | Schottky tunneling device |
| CN101771079A (zh) * | 2009-12-30 | 2010-07-07 | 复旦大学 | 一种源极为肖特基结的隧穿晶体管结构及其制造方法 |
| US20180108761A1 (en) * | 2011-10-14 | 2018-04-19 | The Board Of Regents Of The University Of Texas System | Tunnel field-effect transistor (tfet) with lateral oxidation |
| EP3255676A1 (en) * | 2016-06-09 | 2017-12-13 | ABB Schweiz AG | Vertical power semiconductor device and method for operating such a device |
| CN112038408A (zh) * | 2020-09-04 | 2020-12-04 | 西安电子科技大学 | 基于碳化硅衬底的垂直氮化铝金属氧化物半导体场效应晶体管及制备方法 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP7446214B2 (ja) | 2020-12-16 | 2024-03-08 | 株式会社東芝 | 半導体装置及びその製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN102629624B (zh) | 基于GaN的MIS栅增强型HEMT器件及制作方法 | |
| CN101252088B (zh) | 一种增强型A1GaN/GaN HEMT器件的实现方法 | |
| CN105336789A (zh) | 一种高质量MIS结构的GaN基场效应晶体管及其制备方法 | |
| CN109742142A (zh) | 一种GaN基HEMT器件及其制备方法 | |
| CN110581068A (zh) | 一种使用栅介质去实现低导通电阻的增强型氮化镓晶体管的方法 | |
| CN108666359A (zh) | 一种利用新型势垒层提高GaN增强型沟道迁移率的器件结构及实现方法 | |
| CN101414623B (zh) | 槽栅型源-漏复合场板异质结场效应晶体管及其制作方法 | |
| CN109873034A (zh) | 沉积多晶AlN的常关型HEMT功率器件及其制备方法 | |
| CN112599603A (zh) | 基于纵向肖特基源隧穿结的准垂直场效应晶体管及方法 | |
| CN114899227A (zh) | 一种增强型氮化镓基晶体管及其制备方法 | |
| CN107154426A (zh) | 一种提高硅基GaN HEMT关态击穿电压的器件结构及实现方法 | |
| CN111384171A (zh) | 高沟道迁移率垂直型umosfet器件及其制备方法 | |
| CN107230625A (zh) | 氮化镓晶体管及其制造方法 | |
| CN112614889A (zh) | 基于纵向肖特基源隧穿结的全垂直场效应晶体管及方法 | |
| CN101414634A (zh) | 凹槽绝缘栅型复合源场板的异质结场效应晶体管 | |
| CN112614890A (zh) | 基于横向肖特基源隧穿结的全垂直场效应晶体管及方法 | |
| CN112614888A (zh) | 基于横向肖特基源隧穿结的准垂直场效应晶体管及方法 | |
| CN107706232A (zh) | 一种原位MIS栅结构常关型GaN基晶体管及制备方法 | |
| CN110676172A (zh) | 一种实现低导通电阻的增强型氮化镓晶体管的方法 | |
| CN112038409A (zh) | 双异质结增强型金属氧化物场效应晶体管及制备方法 | |
| CN111509042A (zh) | 一种MIS结构GaN高电子迁移率晶体管及其制备方法 | |
| CN114121655B (zh) | 一种基于增强型器件的自终止刻蚀方法及器件 | |
| CN114725214A (zh) | 一种多层钝化凹槽栅mis-hemt器件及其制备方法 | |
| CN111739800A (zh) | 一种SOI基凹栅增强型GaN功率开关器件的制备方法 | |
| CN112018177A (zh) | 全垂直型Si基GaN UMOSFET功率器件及其制备方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| RJ01 | Rejection of invention patent application after publication | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20210406 |