JPH07211948A - 微小トンネル接合超伝導トランジスタ - Google Patents
微小トンネル接合超伝導トランジスタInfo
- Publication number
- JPH07211948A JPH07211948A JP6001421A JP142194A JPH07211948A JP H07211948 A JPH07211948 A JP H07211948A JP 6001421 A JP6001421 A JP 6001421A JP 142194 A JP142194 A JP 142194A JP H07211948 A JPH07211948 A JP H07211948A
- Authority
- JP
- Japan
- Prior art keywords
- source
- drain
- tunnel junction
- region
- micro
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
(57)【要約】
【目的】ソース領域およびドレイン領域と微小トンネル
接合で形成される中央部領域上のゲート層に電圧を印加
してソース・ドレイン間電流を制御する超伝導トランジ
スタを、残留電荷にバイアス電圧が依存せず、かつ高速
で動作するようにする。 【構成】中央部領域の超伝導体あるいは半導体との間に
ショットキー障壁をゲート層を設けることにより、ドレ
イン・ソース間に印加するバイアス電圧が素子間で差が
なくなり、一定バイアスで動作するようになる。また、
応答速度も速くなる。
接合で形成される中央部領域上のゲート層に電圧を印加
してソース・ドレイン間電流を制御する超伝導トランジ
スタを、残留電荷にバイアス電圧が依存せず、かつ高速
で動作するようにする。 【構成】中央部領域の超伝導体あるいは半導体との間に
ショットキー障壁をゲート層を設けることにより、ドレ
イン・ソース間に印加するバイアス電圧が素子間で差が
なくなり、一定バイアスで動作するようになる。また、
応答速度も速くなる。
Description
【０００１】
【産業上の利用分野】本発明は、微小トンネル接合の大
きな静電エネルギーを利用してトンネル電子を制御する
３端子素子の微小トンネル接合超伝導トランジスタに関
する。
きな静電エネルギーを利用してトンネル電子を制御する
３端子素子の微小トンネル接合超伝導トランジスタに関
する。
【０００２】
【従来の技術】二つの超伝導体を非常に薄い絶縁膜で隔
てて形成された接合において、接合断面積が微小な場
合、接合をトンネルする電子は接合間の大きな静電エネ
ルギーによってそのトンネルが抑制される。例えば、接
合断面積が５０ｎｍ×５０ｎｍで、絶縁膜の厚さが１ｎ
ｍ程度の微小接合では、電子対の静電エネルギーは温度
に換算して十数ケルビン程度の大きさとなる。従って、
系の温度と接合のジョセフソンエネルギーが接合の静電
エネルギーよりも小さいような微小トンネル接合では電
子対のトンネリングは抑制される。
てて形成された接合において、接合断面積が微小な場
合、接合をトンネルする電子は接合間の大きな静電エネ
ルギーによってそのトンネルが抑制される。例えば、接
合断面積が５０ｎｍ×５０ｎｍで、絶縁膜の厚さが１ｎ
ｍ程度の微小接合では、電子対の静電エネルギーは温度
に換算して十数ケルビン程度の大きさとなる。従って、
系の温度と接合のジョセフソンエネルギーが接合の静電
エネルギーよりも小さいような微小トンネル接合では電
子対のトンネリングは抑制される。
【０００３】図２は、Ｙ.Kamigaki 、Excended Abstra
ct of 11th Symposium on Future Electron Devices (1
992)、p101に記載された微小トンネル接合超伝導トラン
ジスタを示す。この超伝導トランジスタは基板９上に超
伝導体３と絶縁体４および超伝導体１を積層して微小ト
ンネル接合を作製し、超伝導体１上に絶縁体４および超
伝導体２を積層して微小トンネル接合、絶縁体６１およ
び金属６２を積層してゲート部分をそれぞれ作製し、超
伝導体３にドレイン電極８、超伝導体２にソース電極
７、金属層６２にゲート電極６が設けられている素子構
造を有する。上述の超伝導トランジスタの動作原理はド
レインとソース間にバイアス電圧Ｖを与えた場合、ゲー
ト電圧Ｕｇを変化させて、超伝導体１の電荷を変調する
ことによりソース・ドレイン間を流れる電流を制御する
ものである。図３にゲート電圧とソース・ドレイン間を
流れる電流の特性を示す。
ct of 11th Symposium on Future Electron Devices (1
992)、p101に記載された微小トンネル接合超伝導トラン
ジスタを示す。この超伝導トランジスタは基板９上に超
伝導体３と絶縁体４および超伝導体１を積層して微小ト
ンネル接合を作製し、超伝導体１上に絶縁体４および超
伝導体２を積層して微小トンネル接合、絶縁体６１およ
び金属６２を積層してゲート部分をそれぞれ作製し、超
伝導体３にドレイン電極８、超伝導体２にソース電極
７、金属層６２にゲート電極６が設けられている素子構
造を有する。上述の超伝導トランジスタの動作原理はド
レインとソース間にバイアス電圧Ｖを与えた場合、ゲー
ト電圧Ｕｇを変化させて、超伝導体１の電荷を変調する
ことによりソース・ドレイン間を流れる電流を制御する
ものである。図３にゲート電圧とソース・ドレイン間を
流れる電流の特性を示す。
【０００４】
【発明が解決しようとする課題】上述のような微小トン
ネル接合超伝導トランジスタは、Ｋ. Ｋ. Likharev、Ｉ
ＥＥＥ Trans. Mag.、Vol.ＭＡＧ−２３、No. ２(198
7)、p1142 に提案されている容量結合型単一電子トラン
ジスタと同じ型に属するもので、超伝導体１の中央電極
に存在する残留電荷にバイアス電圧Ｖが依存してしま
う。そのため、図３に示すように中央部領域の残留電荷
の違いにより、素子１と素子２で電流ピークの現れるゲ
ート電圧値が変化する。
ネル接合超伝導トランジスタは、Ｋ. Ｋ. Likharev、Ｉ
ＥＥＥ Trans. Mag.、Vol.ＭＡＧ−２３、No. ２(198
7)、p1142 に提案されている容量結合型単一電子トラン
ジスタと同じ型に属するもので、超伝導体１の中央電極
に存在する残留電荷にバイアス電圧Ｖが依存してしま
う。そのため、図３に示すように中央部領域の残留電荷
の違いにより、素子１と素子２で電流ピークの現れるゲ
ート電圧値が変化する。
【０００５】それ故、このトランジスタを集積化したＶ
ＬＳＩの素子として用いるには、入力電圧の設定値が画
一的にできないという欠点を有する。そして、絶縁膜６
１からなるゲートを介して超伝導体３の電荷を変調する
ため、素子の応答速度が遅くなる。また、超伝導体１に
直接金属のリード線を接続してしまうとリード線の浮遊
容量のため、ドレイン・ソース間をトンネルする電子対
を制御することが不可能になる。
ＬＳＩの素子として用いるには、入力電圧の設定値が画
一的にできないという欠点を有する。そして、絶縁膜６
１からなるゲートを介して超伝導体３の電荷を変調する
ため、素子の応答速度が遅くなる。また、超伝導体１に
直接金属のリード線を接続してしまうとリード線の浮遊
容量のため、ドレイン・ソース間をトンネルする電子対
を制御することが不可能になる。
【０００６】本発明の目的は、以上の点を解決するた
め、残留電荷にバイアス電圧が依存しない素子で、高速
に動作する微小トンネル接合超伝導トランジスタを提供
することにある。
め、残留電荷にバイアス電圧が依存しない素子で、高速
に動作する微小トンネル接合超伝導トランジスタを提供
することにある。
【０００７】
【課題を解決するための手段】上記の目的を達成するた
めに、本発明の微小トンネル接合超伝導トランジスタ
は、超伝導体よりなる中央部領域をはさんで絶縁層を介
して基板上に配置されたソース領域およびドレイン領域
と中央部領域とがそれぞれ微小トンネル接合で結合さ
れ、中央部領域の上に積層されたゲート層と中央部領域
との間にショットキー障壁が形成されたものとする。ソ
ース領域およびドレイン領域がそれぞれ超伝導体よりな
っても、金属よりなっても、あるいは半導体よりなって
もよい。別の本発明の微小トンネル接合超伝導トランジ
スタは、半導体よりなる中央部領域をはさんで基板上で
隣接するそれぞれ超伝導体よりなるソース領域およびド
レイン領域と中央部領域とがショットキー障壁で形成さ
れる微小トンネル接合で結合され、中央部領域の上に積
層されたゲート層と中央部領域との間にショットキー障
壁が形成されたものとする。いずれの場合も超伝導体が
Ａｌであることが有効である。
めに、本発明の微小トンネル接合超伝導トランジスタ
は、超伝導体よりなる中央部領域をはさんで絶縁層を介
して基板上に配置されたソース領域およびドレイン領域
と中央部領域とがそれぞれ微小トンネル接合で結合さ
れ、中央部領域の上に積層されたゲート層と中央部領域
との間にショットキー障壁が形成されたものとする。ソ
ース領域およびドレイン領域がそれぞれ超伝導体よりな
っても、金属よりなっても、あるいは半導体よりなって
もよい。別の本発明の微小トンネル接合超伝導トランジ
スタは、半導体よりなる中央部領域をはさんで基板上で
隣接するそれぞれ超伝導体よりなるソース領域およびド
レイン領域と中央部領域とがショットキー障壁で形成さ
れる微小トンネル接合で結合され、中央部領域の上に積
層されたゲート層と中央部領域との間にショットキー障
壁が形成されたものとする。いずれの場合も超伝導体が
Ａｌであることが有効である。
【０００８】
【作用】前記のＫ. Ｋ. Likharevの論文に記載されてい
るように、容量結合型単一電子トランジスタのゲート領
域のコンデンサ部分にシャント抵抗を有するような抵抗
接続の場合は、中央部領域に存在する残留電荷にドレイ
ン・ソース間のバイアス電圧Ｖは依存しない。また、微
小トンネル接合間の電荷の量子揺らぎによる接合間の電
子の高次トンネリングから生じる単一電子あるいは電子
対の制御不能性を避けるためには、中央部領域に接続す
る抵抗は量子抵抗ｈ／ｅ2 ＝２5.８ｋΩより大きくなけ
ればならない。以上の二つの条件は、次の三つの場合満
たされる。
るように、容量結合型単一電子トランジスタのゲート領
域のコンデンサ部分にシャント抵抗を有するような抵抗
接続の場合は、中央部領域に存在する残留電荷にドレイ
ン・ソース間のバイアス電圧Ｖは依存しない。また、微
小トンネル接合間の電荷の量子揺らぎによる接合間の電
子の高次トンネリングから生じる単一電子あるいは電子
対の制御不能性を避けるためには、中央部領域に接続す
る抵抗は量子抵抗ｈ／ｅ2 ＝２5.８ｋΩより大きくなけ
ればならない。以上の二つの条件は、次の三つの場合満
たされる。
【０００９】第一の場合は、超伝導体よりなるソース・
ドレイン領域と微小トンネル接合で結合された中央部領
域の超伝導体に、ゲート層がショットキー障壁を有する
接合を形成することにより上述の条件は達成される。こ
の方法では、ドレイン領域とソース領域との間にバイア
ス電圧を印加し、ゲート層で電圧を制御することによ
り、二つの微小トンネル接合間を電子対がトンネルして
いくことが可能となる。
ドレイン領域と微小トンネル接合で結合された中央部領
域の超伝導体に、ゲート層がショットキー障壁を有する
接合を形成することにより上述の条件は達成される。こ
の方法では、ドレイン領域とソース領域との間にバイア
ス電圧を印加し、ゲート層で電圧を制御することによ
り、二つの微小トンネル接合間を電子対がトンネルして
いくことが可能となる。
【００１０】第二の場合は、金属あるいは半導体よりな
るソース・ドレイン領域と微小トンネル接合で結合され
た中央部領域の超伝導体に、ゲート層がショットキー障
壁を有する接合を形成することにより上述の条件は達成
される。この方法では、ドレイン領域とソース領域との
間にバイアス電圧を印加し、ゲート層で電圧を制御する
と、ドレイン領域から中央部領域へ、中央部領域からド
レイン領域へと微小トンネル接合を単一電子がトンネル
していくことが可能となる。
るソース・ドレイン領域と微小トンネル接合で結合され
た中央部領域の超伝導体に、ゲート層がショットキー障
壁を有する接合を形成することにより上述の条件は達成
される。この方法では、ドレイン領域とソース領域との
間にバイアス電圧を印加し、ゲート層で電圧を制御する
と、ドレイン領域から中央部領域へ、中央部領域からド
レイン領域へと微小トンネル接合を単一電子がトンネル
していくことが可能となる。
【００１１】第三の場合は、超伝導体よりなるソース・
ドレイン領域とショットキー障壁で形成される微小トン
ネル接合で結合された中央部領域の半導体に、ゲート層
がショットキー障壁を有する接合を形成することにより
上述の条件は達成される。この方法では、ドレイン領域
とソース領域との間にバイアス電圧を印加し、ゲート層
で電圧を制御すると、ドレイン領域の超伝導体の準粒子
が中央部領域の半導体へ、そして中央部領域の半導体の
単一電子がドレイン領域へと微小トンネル接合間をトン
ネルしていくことが可能となる。
ドレイン領域とショットキー障壁で形成される微小トン
ネル接合で結合された中央部領域の半導体に、ゲート層
がショットキー障壁を有する接合を形成することにより
上述の条件は達成される。この方法では、ドレイン領域
とソース領域との間にバイアス電圧を印加し、ゲート層
で電圧を制御すると、ドレイン領域の超伝導体の準粒子
が中央部領域の半導体へ、そして中央部領域の半導体の
単一電子がドレイン領域へと微小トンネル接合間をトン
ネルしていくことが可能となる。
【００１２】
【実施例】以下、図２を含めて共通の部分に同一の符号
を付した図を引用して本発明の三つの実施例について説
明する。図１に示す本発明の一実施例の微小トンネル接
合超伝導トランジスタでは、ガラスよりなる基板９の上
に長さ１００ｎｍ、幅５０ｎｍ、厚さ５０ｎｍのＡｌか
らなる中央部領域１をはさんでいずれも長さ１０μｍ、
幅５０ｎｍ、厚さ５０ｎｍのＡｌからなるソース領域２
およびドレイン領域３がそれぞれ厚さ１ｎｍのＡｌＯx
からなる絶縁膜４を介して形成されている。中央部領域
１の上には、Ａｌとの間にショットキー障壁を形成する
Ｓｉ半導体膜５が積層されており、ゲート端子Ｇに接続
されたゲート電極６が接触している。ソース領域２およ
びドレイン領域３にはそれぞれソース端子Ｓに接続され
たソース電極７、ドレイン端子８に接続されたドレイン
電極８が接触している。
を付した図を引用して本発明の三つの実施例について説
明する。図１に示す本発明の一実施例の微小トンネル接
合超伝導トランジスタでは、ガラスよりなる基板９の上
に長さ１００ｎｍ、幅５０ｎｍ、厚さ５０ｎｍのＡｌか
らなる中央部領域１をはさんでいずれも長さ１０μｍ、
幅５０ｎｍ、厚さ５０ｎｍのＡｌからなるソース領域２
およびドレイン領域３がそれぞれ厚さ１ｎｍのＡｌＯx
からなる絶縁膜４を介して形成されている。中央部領域
１の上には、Ａｌとの間にショットキー障壁を形成する
Ｓｉ半導体膜５が積層されており、ゲート端子Ｇに接続
されたゲート電極６が接触している。ソース領域２およ
びドレイン領域３にはそれぞれソース端子Ｓに接続され
たソース電極７、ドレイン端子８に接続されたドレイン
電極８が接触している。
【００１３】Ａｌは1.７５Ｋ以下で超伝導体となり、中
央部領域１とソース領域２およびドレイン領域３の間は
微小トンネル接合でゲート端子Ｇを介して半導体膜５に
印加されるゲート電圧により、ソース電極７、ドレイン
電極９間に流れる電流は図４に示すように制御される超
伝導トランジスタができ上がった。図４の電流のピーク
は、電子対がソース・ドレイン間に流れていることを示
し、図３と異なり、どの素子でも同一のゲート電圧であ
らわれている。
央部領域１とソース領域２およびドレイン領域３の間は
微小トンネル接合でゲート端子Ｇを介して半導体膜５に
印加されるゲート電圧により、ソース電極７、ドレイン
電極９間に流れる電流は図４に示すように制御される超
伝導トランジスタができ上がった。図４の電流のピーク
は、電子対がソース・ドレイン間に流れていることを示
し、図３と異なり、どの素子でも同一のゲート電圧であ
らわれている。
【００１４】図５に示す本発明の異なる実施例の微小ト
ンネル接合超伝導トランジスタでは、ガラス基板７上に
長さ１００ｎｍ、幅５０ｎｍ、厚さ５０ｎｍのＡｌより
なる中央部領域１をはさんで、いずれも長さ１０μｍ、
幅５０ｎｍ、厚さ５０ｎｍのＡｕよりなるソース領域２
１およびドレイン領域３１がそれぞれ厚さ１ｎｍのＡｌ
Ｏx の絶縁膜４を介して形成されている。中央部領域１
の上にはゲート電極の接触する半導体膜５が積層される
ことは図１の素子と同じであり、ソース領域２１、ドレ
イン領域３１にソース電極７、ドレイン電極８が接触し
ている。金属よりなるソース領域２１およびドレイン領
域３１と超伝導体よりなる中央部領域１の間は微小トン
ネル接合で結合され、図４と同様のゲート電圧・電流特
性が得られる。ソース領域２１、ドレイン領域３１をＡ
ｕの代わりにＳｉ半導体により形成しても同様の特性が
得られた。
ンネル接合超伝導トランジスタでは、ガラス基板７上に
長さ１００ｎｍ、幅５０ｎｍ、厚さ５０ｎｍのＡｌより
なる中央部領域１をはさんで、いずれも長さ１０μｍ、
幅５０ｎｍ、厚さ５０ｎｍのＡｕよりなるソース領域２
１およびドレイン領域３１がそれぞれ厚さ１ｎｍのＡｌ
Ｏx の絶縁膜４を介して形成されている。中央部領域１
の上にはゲート電極の接触する半導体膜５が積層される
ことは図１の素子と同じであり、ソース領域２１、ドレ
イン領域３１にソース電極７、ドレイン電極８が接触し
ている。金属よりなるソース領域２１およびドレイン領
域３１と超伝導体よりなる中央部領域１の間は微小トン
ネル接合で結合され、図４と同様のゲート電圧・電流特
性が得られる。ソース領域２１、ドレイン領域３１をＡ
ｕの代わりにＳｉ半導体により形成しても同様の特性が
得られた。
【００１５】図６に示す別の本発明の一実施例の微小ト
ンネル接合超伝導トランジスタでは、ガラス基板７上に
長さ１００ｎｍ、幅５０ｎｍ、厚さ５０ｎｍのＳｉの中
央部領域１１をはさんで、いずれも長さ１０μｍ、幅５
０ｎｍ、厚さ５０ｎｍのＡｌよりなるソース領域２、ド
レイン領域３が接して形成されている。中央部領域１１
の上には、Ｓｉとの間にショットキー障壁を形成するＰ
ｔよりなる金属膜５１が積層され、ゲート電極６が接触
している。超伝導体のＡｌよりなるソース領域２および
ドレイン領域３と半導体よりなる中央部領域１１とはシ
ョットキー障壁で形成される微小トンネル接合で結合さ
れ、このトランジスタのゲート電圧とソース・ドレイン
間を流れる電流との関係も図４と同様であった。
ンネル接合超伝導トランジスタでは、ガラス基板７上に
長さ１００ｎｍ、幅５０ｎｍ、厚さ５０ｎｍのＳｉの中
央部領域１１をはさんで、いずれも長さ１０μｍ、幅５
０ｎｍ、厚さ５０ｎｍのＡｌよりなるソース領域２、ド
レイン領域３が接して形成されている。中央部領域１１
の上には、Ｓｉとの間にショットキー障壁を形成するＰ
ｔよりなる金属膜５１が積層され、ゲート電極６が接触
している。超伝導体のＡｌよりなるソース領域２および
ドレイン領域３と半導体よりなる中央部領域１１とはシ
ョットキー障壁で形成される微小トンネル接合で結合さ
れ、このトランジスタのゲート電圧とソース・ドレイン
間を流れる電流との関係も図４と同様であった。
【００１６】
【発明の効果】本発明によれば、ソース領域およびドレ
イン領域と微小トンネル接合で結合された超伝導体の中
央部領域あるいは半導体の中央部領域にショットキー障
壁を用いたゲートを設置することにより、ドレイン・ソ
ース間に印加するバイアス電圧が素子間に差異がなくな
り、一定バイアスで動作するようになる。また、ショッ
トキー障壁を用いたゲートを利用することにより、応答
速度の速い超伝導トランジスタが得られる。
イン領域と微小トンネル接合で結合された超伝導体の中
央部領域あるいは半導体の中央部領域にショットキー障
壁を用いたゲートを設置することにより、ドレイン・ソ
ース間に印加するバイアス電圧が素子間に差異がなくな
り、一定バイアスで動作するようになる。また、ショッ
トキー障壁を用いたゲートを利用することにより、応答
速度の速い超伝導トランジスタが得られる。
【図１】本発明の一実施例の微小トンネル接合超伝導ト
ランジスタの断面図
ランジスタの断面図
【図２】従来の微小トンネル接合超伝導トランジスタの
断面図
断面図
【図３】従来の微小トンネル接合超伝導トランジスタの
ソース・ドレイン間電流とゲート電圧との関係線図
ソース・ドレイン間電流とゲート電圧との関係線図
【図４】本発明による微小トンネル接合超伝導トランジ
スタのソース・ドレイン間電流とゲート電圧との関係線
図
スタのソース・ドレイン間電流とゲート電圧との関係線
図
【図５】本発明の異なる実施例の微小トンネル接合超伝
導トランジスタの断面図
導トランジスタの断面図
【図６】別の本発明の一実施例の微小トンネル接合超伝
導トランジスタの断面図
導トランジスタの断面図
１、１１ 中央部領域 ２、２１ ソース領域 ３、３１ ドレイン領域 ４ 絶縁膜 ５ 半導体膜 ５１ 金属膜 ６ ゲート電極 ７ ソース電極 ８ ドレイン電極 ９ 基板
───────────────────────────────────────────────────── フロントページの続き (72)発明者 木村 浩 神奈川県川崎市川崎区田辺新田１番１号 富士電機株式会社内 (72)発明者 山口 太秀 神奈川県川崎市川崎区田辺新田１番１号 富士電機株式会社内 (72)発明者 津田 孝一 神奈川県川崎市川崎区田辺新田１番１号 富士電機株式会社内 (72)発明者 向江 和郎 神奈川県川崎市川崎区田辺新田１番１号 富士電機株式会社内
Claims (6)
- 【請求項１】超伝導体よりなる中央部領域をはさんで絶
縁層を介して基板上に配置されたソース領域およびドレ
イン領域と中央部領域とがそれぞれ微小トンネル接合で
結合され、中央部領域の上に積層されたゲート層と中央
部領域との間にショットキー障壁が形成されたことを特
徴とする微小トンネル接合超伝導トランジスタ。 - 【請求項２】ソース領域およびドレイン領域が超伝導体
よりなる請求項１記載の微小トンネル接合超伝導トラン
ジスタ。 - 【請求項３】ソース領域およびドレイン領域が金属より
なる請求項１記載の微小トンネル接合超伝導トランジス
タ。 - 【請求項４】ソース領域およびドレイン領域が半導体よ
りなる請求項１記載の微小トンネル接合超伝導トランジ
スタ。 - 【請求項５】半導体よりなる中央部領域をはさんで基板
上で隣接する超伝導体よりなるソース領域およびドレイ
ン領域と中央部領域とがそれぞれショットキー障壁で形
成される微小トンネル接合で結合され、中央部領域の上
に積層されたゲート層と中央部領域との間にショットキ
ー障壁が形成されたことを特徴とする微小トンネル接合
超伝導トランジスタ。 - 【請求項６】超伝導体がアルミニウムである請求項１な
いし５のいずれかに記載の微小トンネル接合超伝導トラ
ンジスタ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6001421A JPH07211948A (ja) | 1994-01-12 | 1994-01-12 | 微小トンネル接合超伝導トランジスタ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6001421A JPH07211948A (ja) | 1994-01-12 | 1994-01-12 | 微小トンネル接合超伝導トランジスタ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH07211948A true JPH07211948A (ja) | 1995-08-11 |
Family
ID=11501008
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6001421A Pending JPH07211948A (ja) | 1994-01-12 | 1994-01-12 | 微小トンネル接合超伝導トランジスタ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH07211948A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2000070686A1 (fr) * | 1999-05-14 | 2000-11-23 | Hitachi, Ltd. | Dispositif semi-conducteur, dispositif d'affichage d'image, et leur procede et appareil de fabrication |
| JP2007281489A (ja) * | 1999-04-22 | 2007-10-25 | Acorn Technologies Inc | 静電的に制御されるトンネリング・トランジスタ |
| CN112614889A (zh) * | 2020-12-16 | 2021-04-06 | 西安电子科技大学 | 基于纵向肖特基源隧穿结的全垂直场效应晶体管及方法 |
-
1994
- 1994-01-12 JP JP6001421A patent/JPH07211948A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007281489A (ja) * | 1999-04-22 | 2007-10-25 | Acorn Technologies Inc | 静電的に制御されるトンネリング・トランジスタ |
| WO2000070686A1 (fr) * | 1999-05-14 | 2000-11-23 | Hitachi, Ltd. | Dispositif semi-conducteur, dispositif d'affichage d'image, et leur procede et appareil de fabrication |
| US6646283B1 (en) | 1999-05-14 | 2003-11-11 | Hitachi, Ltd. | Semiconductor device, image display device, and method and apparatus for manufacture thereof |
| CN112614889A (zh) * | 2020-12-16 | 2021-04-06 | 西安电子科技大学 | 基于纵向肖特基源隧穿结的全垂直场效应晶体管及方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4675711A (en) | Low temperature tunneling transistor | |
| JPS60142580A (ja) | トランジスタ装置 | |
| EP0160456A2 (en) | Superconducting device | |
| US5291274A (en) | Electron device having a current channel of dielectric material | |
| JPH07211948A (ja) | 微小トンネル接合超伝導トランジスタ | |
| US6573526B1 (en) | Single electron tunneling transistor having multilayer structure | |
| JP3402905B2 (ja) | 半導体素子 | |
| JPH0217943B2 (ja) | ||
| EP0394742B1 (en) | Superconducting three terminal device and process of fabrication thereof | |
| JPH07161965A (ja) | 半導体装置及び多値論理回路 | |
| CA1227580A (en) | High voltage thin film transistor | |
| JP3436779B2 (ja) | 単一電子トンネリング素子 | |
| JP3519303B2 (ja) | 単一磁束量子ディジタル素子 | |
| JP2955415B2 (ja) | 超電導素子 | |
| JP3126410B2 (ja) | 半導体装置 | |
| JPH06204577A (ja) | 超電導素子 | |
| JPH06244471A (ja) | 電界効果型超電導トランジスタ | |
| JPS6212212A (ja) | 超電導回路 | |
| JP2977946B2 (ja) | 誘電体ベーストランジスタ | |
| EP0487922B1 (en) | High speed switching electron device | |
| JPH0680817B2 (ja) | 半導体装置 | |
| JPH0730160A (ja) | 超伝導トランジスタ | |
| JP3336405B2 (ja) | 半導体装置 | |
| JPH05291637A (ja) | 超電導電界効果型素子 | |
| JP3469675B2 (ja) | 磁気スピン素子 |