JPS60142580A - トランジスタ装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は低温トンネリング・トランジスタ、特に２個の
電極を有し、その間に半導体障壁物質が配され、そこを
トンネリング電流が流れるようなデバイスに関する。こ
のデバイスは例えば論理回路又はメモリのスイッチング
・デバイスとして用いることができ、またアナログ信号
増幅器としての用途も有する。

〔従来技術〕

従来、極低温で動作する種々の１〜ランジスタが提案さ
れており、それらは特に超伝導材料が使われるならば、
デバイス・レベル及びシステム・レベルにおいて低消費
電力、高い実装密度及び高速性といった重要な利点を与
える。それらの中で特に有望なものについて以下説明す
る。

米国特許第４２２０９５９号はシリコン、ゲルマニウム
又はそれらの合金から成る多結晶半導体トンネル障壁を
有するジョゼフソン・トンネル接合デバイスを開示して
いる。その障壁高は、製造時に、半導体材料のドーピン
グによって制御される。作動時に、このデバイスは超伝
導電極の近傍にあってそれから電気的に絶縁された制御
線によって磁界を印加することによって制御される。

米国特許第３５００１３７号は、超伝導キャリア輸送を
可能にする半導体チャネルを有し５、電界効果トランジ
スタに類似した動作をする低温電子デバイスを開示して
いる。デプレッション・モードとエンハンスメント・モ
ードの両方の動作が説明されている。第１のゲートは、
伝導領域を空乏化又は強化するためにチャネルに電界を
加えるために設けられている。第２のゲー１−は、超伝
導領域を正常抵抗状態に切り換えるためにチャネルに磁
界を加えるために使われる。

論文、「超伝導電界効果トランジスタ（′Ｓｕｐｅｒｃ
ｏｎｄｕｃｔｉｎｇ　Ｆｉｅｌｄ　−Ｅｆｆｅｃｔ　Ｔ
ｒａｎｓｉｓｔｏｒ”（ＩＢＭテクニカル・デスクロジ
ャ・ブレチン第１９巻第４号第１４６１頁所載）には、
超伝導薄膜に対する電界の効果を利用したデバイスが提
案されている。制御ゲー１〜に印加される電界は超伝導
体の表面の電荷濃度を増加させ、それによって臨界温度
Ｔｃも増加させる。デバイスの動作温度′を適当に選択
すれば、印加された電界は、薄膜を正常伝導状態から超
伝導状態へ切り換えさせる。

いわゆるプレイ・トランジスタが米国特許第４１５７５
５５号に説明されている。このデバイスは超伝導体と絶
縁酸化物Ｍ”ｋのサンドインチ構造の形に形成された、
インジェクタ及びコレクタの２つのトンネル接合から構
成されている。動作時に、準粒子が中央の超伝導体中に
注入され、それによってコレクタ障壁のトンネリング確
率が増加する。電流利得は、長い再結合時間に関係した
コレクタ増倍効果（導入された準粒子がエネルギー変化
を生じ、２回以上障壁を横切る）に依存している。

米国特許第４３３４１５８号はＱＵＩＴＥＲＯＮと呼ば
れる超伝導トンネル接合トランジスタを開示している。

このデバイス構造は、間に１−ンネル障壁を有する３つ
の超伝導電極によって形成されたインジェクタ接合及び
アクセプタ接合より成るという点でグレ付−ランジスタ
の構造に似ている。動作時には、中央の電極に大量の準
粒子が注入され、その電極の超伝導バンド・ギャップが
大幅に変化する。従って、アクセプタ接合の電流に影響
が生じ、利得が得られる。

こ汎までに提案されたデバイスのいずれも、本発明の概
念、即ちキャリアが本質的に「凍結」されているために
低温において絶縁体のようにふるまう適当にドープされ
た半導体障壁層のトンネル障壁に影響を与えるように制
御電圧を加えるという概念は使用していない。

〔発明が解決しようとする問題点〕

低温で動作するトランジスタに関して、電圧／電流利得
、高速性、高実装密度の可能性、良好な絶縁性及び低電
力消費性等のデバイス特性が望まれている。さらに、大
規模集積技術に適した単純な構造が必要である。これま
でに開示されたどのデバイスも、それら全ての要件を同
時に満足してはいない。

本発明の目的は、サブ・ピコ秒のスイッチング時間が可
能であり且つｍＶ領領域制御信号で動作する高速トラン
ジスタを提供することである。本発明によれば、製造が
容易で且つ高実装密度の可能な、サブ・ミクロン寸法の
単純な構造のトランジスタが得られる。このような小寸
法及び小信号レベルを用いれば、低温の動作温度におい
て低消費電力が達成される。

〔問題点を解決するための手段〕

本発明は上記目的を満足させ、これまで知られているデ
バイスの欠点を取り除くことを意図している。以下説明
する低温トンネル障壁・１−ランジスタは、２つの電極
の間に配置された半導体障壁を有し、制御信号を供給す
るための少なくとも１つのゲート端子が半導体障壁材料
に接続されていること、及び動作温度において熱的に励
起されたキャリアによる電流よりもトンネル電流のほう
が重要であるように半導体障壁の材料、寸法が選定され
ていること、半導体の伝導帯の下端又は価電子帯の上端
とフェルミ・レベルとの間のエネルギーの差が数ｍ　ｅ
　Ｖ程度であって、グー１一端子に加えられるｍＶ領領
域信号によってトンネル電流の制御ができるような低い
エネルギー障壁が形成されていることを特徴とする。

〔実施例〕

本発明のトンネル確率・１〜ランジスタの基本構造を第
１図に示す。絶縁基板１０上に、ソース１２、ドレイン
１３及びゲート１４の電極が取り付けられた半導体チャ
ネル１１が配置されてｂする。

ソースとドレインとの間を流れる電流の経路は線１５で
示されている。第１の実施例で、ソース及びドレイン電
極は超低４金属からできてνする。しかしながら、計算
によれば正常金属の電極も同様に使用できる。ソース電
極とドレイン電極との間の半導体のチャネル１１は、低
温の動作温度において、数ｍ　ｅ　Ｖの低エネルギーの
障壁を有する絶縁体としてふるまうべきである。チャネ
ルは、印加されるドレイン電圧ｖ０の影響の下にそこを
電荷キャリア（準粒子、電子、又はホール）がかなりの
量、トンネル確率しうるように充分に短くなっている。

低温において、半導体中のキャリアは殆んど凍結されて
いる。条件は、熱的に励起されたキャリアの電流よりも
トンネル電流のほうが重要になるように選ばれている。

トンネル電流は、ソースとドレインとの間の障壁の高さ
を制御しそれによってトンネル確率に影響を与える、ゲ
ート電極１４に加えられる電圧Ｖ。によって制御される
。

−見したところ、この構造は、（ソースとドレインとを
接続する半導体チャネルを流れる電流が、ゲート電極に
隣接した空乏領域を増減させることによりキャリア輸送
に利用できるチャネル断面積に影響を与えることによっ
て制御されている）従来のＦＥＴデバイスによく似てい
る。しかし、以下の説明から明らかなように、本発明の
１−ランジスタの動作及び特徴はＦＥＴとは本質的に異
なっている。

第１図の第１の実施例において、ソースＳ及びドレイン
Ｄは超伝導材料から構成されている。この例ではニオブ
（Ｎｂ）が使われている。間にゲート電極Ｇが配置され
ている。ソース−ドレイン間の距離りは約１１００ｎで
ある。チャネルはｎ型半導体材料の層によって形成され
る。ここでは、ガリウム砒素（ＧａＡｓ）が使われてい
るが、ゲルマニウム（Ｇｅ）又はシリコン（Ｓｉ）等の
他の材料も適している。この半導体材料は、低温におい
て、伝導帯とフェルミ・レベルとの間のエネルギー差が
超伝導体のギャップ・エネルギーの領域にあるように、
ドーピングされている。半導体材料とドーパントを適当
に選択すると、半導体障壁を通る準粒子トンネル電流に
関して低い障壁を得ることができる。この事は、デバイ
スのエネルギー図を示す第２図に示されている。Ｅｃは
伝導帯レベル、ＥＤはＥＣとドナー・レベルとの間の差
である。フェルミ・レベルはＥＦで表わされている。

周知のように、４°に程度の低温では、ＥＦは伝導帯レ
ベルＥＣとドーパン１−・レベルＥｃ　Ｅ。

とのほぼ中間にある。超伝導電極に関しては、バンド・
ギャップＶｇ＝２Δ及び状態密度をエネルギーの関数と
して表わす曲線が示されている。領域ＱＰは、有限温度
において半導体障壁をトンネルするのに利用可能な、ギ
ャップより大きなエネルギーを持つ準粒子を示す。

スズ（Ｓｎ）又はセレン（Ｓｅ）は、ＧａＡｓ中に、Ｅ
Ｃの下方約６１１１ｅｖのドナー・レベルを与える。従
って充分な低温で、Ｅ、の下方約３１１１ｅｖにフェル
ミ・レベルＥ、ができる。超伝導体のバンド・ギャップ
Ｖｇ＝２Δは約２ｍｅＶなので、障壁の高さφ０は２’
ｍｅＶ程度の低さである。φ０は、ドレイン電圧ＶＤも
ゲート電圧Ｖ。も印加されていない時の、最も低い伝導
帯の準粒子に関する半導体チャネルのエネルギー障壁で
ある。

砒素（Ａｓ）又はリン（Ｐ）をドープしたＧｅの場合、
フェルミ・レベルはＥｃの下方約６　ｍｅＶの所に来る
。フェルミ・レベルの位置のこれ以上の制御はドーパン
１〜の量のよって行なうことができる。

もし長さＬ及び障壁ＶＢの半導体チャネルを流れるトン
ネル電流ＩＴが、エネルギー障壁上に熱的に励起された
キャリアによる電流よりも優勢であるならば、下記の近
似的条件が満足されるべきである。

ＶＦ６ に比例し、一方励起されたキャリアによる電流がｅｘｐ
（Ｖ　Ｂ／　ｋ　’ｒ）に比例するからである。障壁の
高さが＋ｎｅＶ領域にある場合、］、　ＯＯＩＩ　ＩＴ
Ｉよりも短かいチャネルの長さしを実現することが困難
な限り、デバイスは低温Ｔで動作しなければならない。

非常な低温、例えば４°■くにおいて、半導体中のキャ
リアは事実上全て凍結され半導体は基本的には絶縁体で
ある。この時そのフェルミ・レベルは伝導帯の下方、数
ミリボルトの所にある。

」−述のように、２つの超伝導電極の間の準粒子１−ン
ネリングに関する障壁φ０は数ｍ　ｃ　Ｖ程度である。

この事は、電圧ＶＤがソース電極とドレイン電極との間
に印加された時に生じる有効障壁高φにもあてはまる。

１−ンネリング障壁高φの制御。

従って障壁を通るトンネル電流の制御は、半導体に接続
されたグー１−電極Ｇに印加されるｍ’Ｖ信号ＶＧを用
いて行われる。

ｎ型半導体チャネルを用いたトランジスタに関して以上
述べた事は、逆の極性のゲーｌ〜電圧を用いれば、ｐ型
半導体の場合のホール・トンネル電流にも当てはまる。

そのエネルギー図は第３図に示されている。ここで、Ｅ
Ｖは価電子帯レベル、ＥΔはＥＶとアクセプタ・レベル
との間の差である。

第４図はトランジスタの準粒子トンネリング特性を示す
ものである。ゲートに印加される電圧Ｖ（）をパラメー
タとして、■Ｔ−Ｖ。曲線が描かれている。ＶＤのある
最小値よりも上では、ｌ〜ンネル電流はソース−ドレイ
ン電圧の変化に対して敏感ではない。即ち、この特性は
５極管の特性に非常に似ている。この電流は、（超伝導
電極の場合は）ＢＣ３状態密度、幾何学的形状、及び（
印加されるゲート電圧■。によって影響をうける）障壁
の高さによって基本的に決定される。

ｍＶレベルの入力信号を加えて障壁の高さを変化させる
事によって、電流の大きな変化が得られる。これは下記
のようにしてトンネル電流ＩＴ７Ｊ’電圧に対して指数
関数的に依存するためである。

ここで、ＩＯ＝定数因子 φ　＝障壁の高さ ｇ　−有効グー１〜結合因子 ＶＧ＝入力ゲー１〜電圧 ｓ’＝トンネリング障壁の長さ Ａ　＝１．０２５　（ｍｃ／ｍｏ）　１′”ｍｃ／ｒｎ
□＝半導体中の自由電子の質量に対する有効質量の比 Ｑ　ａ　Ａ　ｓのチャネル（Ａ−＝　３　）　、１００
　ｎ　ｍの障壁長Ｓ、３ｍＶの障壁高φの場合、障壁高
をｌｓｎ　Ｖ変化させると、電流は約１０〜２０の因子
だけ変化する。

破線の負荷線ＬＬは関数Ｖ　Ｔ　＝　Ｖ　Ｏ−Ｉ−１７
ｘＲＬを表わす。但しｖ−ｒは、ドレイン電圧■。が抵
抗ＲＬを経て印加される時にトランジスタにかかる電圧
降下である。

このデバイスの速度は、究極的には、ソースとドレイン
との間のトンネリング時間によって制限される。この時
間に関する種々の表式が文献に現れている。ここでは、
最近Ｂｕｅｔｔｉｋｅｒ及びＬｃ＋ｎｄａｕｅｒ（フィ
ジカル・レビュー・レターズ第４９頁第２３号）によっ
て導出されたものを使用する。それによれば、一様な障
壁の場合、この式から、究極的な速度の大きさの程度の
評価が得られる。平均的な１−ンネリング障壁高ｑ・φ
Ｂ　＝　１０　ｍ　ｅ　Ｖ、トンネリング距離ｓ　＝　
１００ｎｍ、及び有効質ｌ！１ｍ　＊　＝　ｒｎ　Ｏ／
　２５の場合、上式によれば、τＴ＝０．３３ピコ秒で
ある。

第５Ａ図〜第５Ｅ図に半導体チャネル上に１００ｎｒｎ
よりも短かい幅のゲート電極を４１着するのに適した、
通常の自己整合技術を用いた製造工程が［観されている
。この工程は、ソース電極とドレイン電極との間に１１
００ｎという小さな距離が必要なために、重要である。

第５Ａ図は、イオン注入又はエピタキシャル成長によっ
て得られた１００〜３００ｎｍの厚さの理込み障壁層２
１を有する。非ドープＧ　ａ　Ａ　ｓより成る絶縁基板
２０を示している。第５Ｂ図は、次の２つの工程の結果
を示している。第１の工程では、パターニング後にゲー
ト電極を形成する約２０　Ｏｒ＋　ｍの厚さのＮｂ層２
２が付着される。第２の工程では、マスクを用いて１０
０　ｎ　ｒｎの幅のフォトレジスト・ステンシル２３が
付着される。

その幅は、１〜ランジスタのソース電極とドレイン電極
との間の距離を事実上、決定する。第５Ｃ図は）第１−
レジストで覆われていないＮｂ層３が除去される次のプ
ラズマ・エツチング工程の結果を示す。このエツチング
工程は高いプラズマ圧力において、図に示すアンダーカ
ッｌ−を生じる等方性エツチングを生じるように良く制
御できる。このアンダーカッ１−は、ゲート電極２２の
幅をｉ　００　Ｔｒｍ以下に減少させることができる。

次に、第５Ｄ図に示すように、約１００　ｎ　ｍの厚さ
のＮｂ層２４が構造全体の上に付着される。最後に、リ
フ１〜・オフ工程により、ゲーと電極上のフォトレジス
ト・ステンシル２３及びＮ′ｂ材料２４Ｇが除去される
。

第５Ｅ図は基本トランジスタ構造の断面図を示す。

層２４’Ｓ及び２４Ｄは各々、ソース電極及びドレイン
電極を形成する。それらの電極の間の間隔は１１００ｎ
であり、両者は、所望の障壁特性を有する１−ンネル電
流チャネルとして働＜　Ｇ　ａ　Ａ　ｓ層２１と接触し
ている。グー１〜電極は、それらの電極の間の１１００
ｎの間隔内に層２２によって形成され、それらの電極か
ら明確に分離している。

第５Ａ図〜第５Ｅ図では、基本的で重要な工程のみを示
した。他の、例えばソース電極及びドレイン電極のパタ
ーニングに必要な、単純な従来のフォトレジスト／リフ
ト・オフ技術によって行なわれる工程は、説明を簡単に
するために省略した。

上述のように、トランジスタ中の電流は、グー１〜電極
に加えられる入力電圧によって制御される。

ゲート電極と障壁チャネルとの間の有効な結合は、もし
印加電圧信号がトンネル障壁の高さを障壁領域の大部分
にわたって、即ちチャネル長の大部分にわたって変化さ
せるならば１本質的である。特に電圧利得はこの結合に
大きく依存している。

しかしながら、基本的に２つの矛盾した要求が存在して
いる。第１に、全トンネル電流のうち大部分がわきにそ
わないように、好ましくはグー１−電極はチャネルから
分前されているべきである。

一方、制御電圧を半導体チャネルに良好に結合させるた
めに、グー１−電極は、可能な限りチャネルの全長及び
全深さにわたってチャネルに接近していなければならな
い。

この両者の要求は、半導体からグー１〜電極を適当に分
離することによって満たされる。第６図、第７図盈び第
８図は、トンネリング・チャネルとゲー１−との間に適
当な障壁を与えることによってどのようにしてそれが実
現されるかを示すものである。この障壁は、電圧の損失
を小さく保つために、ゲー１〜をトンネリング・チャネ
ルから隔てる距離と比較して薄い必要がある。

第６図に示したデバイスにおいて、ゲート・アイソレー
ションは、酸化物層３０によって与えられている。その
他の点ではデバイスは第１図に示したものと同じである
。数ｅＶの障壁高を持つ通常の酸化物が使わ九る時、ソ
ース−ドレイン・１ヘンネリング確率に比較してゲー１
〜に対するｌ・ンネリング確率を無視し得るようにする
のに２〜５ｎｍ程度の酸化物の厚さで充分である。

第５Ａ図〜第５Ｅ図に示した工程を用いる時、そのよう
な簿い酸化物のゲーＩ〜・アイソレーションは、例えば
埋込み障壁層２１（第５Ａ図）の製造に引き続く２つの
付加的な工程によって形成される。第１の工程で、薄い
Ｎｂ層（２〜５ｎｍ）が付着され、次に第２の工程でそ
れが陽極酸化されてＮ　ｂ　２０　ｓになる。

ゲー１〜・アイソレーションは、ショットキー障壁３１
　（第７図）によって得ることもできる。そのためには
、イオン注入又はＭＢＥ　（分子線エピタキシー）技術
が適している。

ゲートを分離する他の方法は、広バンド・ギャップの薄
い半導体層３２（第８図）をゲート電極の下に設けるこ
とである。但しトンネル電流の半導体材料はもとのまま
である。

上記の実施例において、準粒子電流に関する低い障壁と
なるようにドープされた■型又はＰ型の半導体が使われ
ている。このチャネル材料は、バンド・ギャップΔＥが
５〜１０　ｍ　ｅ　Ｖ程度の、小バンド・ギャップ半導
体装置き換えることができる。それに関するエネルギー
図は第９図に示されている。このデバイスの動作は、ホ
ールが半導体障壁の価電子帯を通ることによってもトン
ネル障壁が起きる（この場合、動作はゲート電圧の符号
が逆になる）ことが可能な点を除けば、上記のものと同
じである。この図で、領域３５及び３６は、半導体障壁
を１−ンネリングするために有限温度で利用可能なキャ
リア、各々電子及びホールを示す。

小バンド・ギャップ・チャネルを用いた構造は、電極−
チャネル界面における非オーミツク障壁の形成によって
生じる可能性のある困難が重要なものではないか又はそ
れが全く生じないという技術的利点を有する。例えば、
アシチモン（ｓｂ）をビスマス（Ｂｉ）に対して合金化
すると、金属Ｂｉから半導体への連続的な遷移を生じ、
１２％ｓｂにおいてΔＥ　＝　１４　ｍ　ｅ　Ｖという
最大のバンド・ギャップ・エネルギーを生じる。例えば
もしも７ｍ　ｅ　ＶのΔＥが必要ならば、これは合金中
に８％のｓｂの濃度を必要とする。原理上１合金化を行
なえば、ギンド・ギャップΔＥを連続的に調整して、デ
バイスの性能を最大にすることが可能になる。他に、例
えばＩ　Ｖ／Ｖ　Ｉ化合物から導かれた混晶等も適当で
ある。

トランジスタの動作に有害なこともある電極−チャネル
界面の非線型障壁の形成を避けるために、オーミック接
点を与えるために他の技術を適用することもできる。そ
のいくつかを以下、概観する。

１つの方法は、表面に形成された非常に薄いショットキ
ー障壁をキャリアがトンネルできるように、半導体接点
界面を縮退が生じる程度にドープすることである。

他の方法は、半導体の電気陰性度が金属のそれよりもは
るかに大きくなるような金属−半導体の組み合せを用い
ることである。この後者の方法は、表面状態の存在によ
り通常失敗する。というのは、表面状態は、電気陰性度
の関係にかかわらず、ショットキー障壁を生じさせるか
らである。１つの顕著な例外は、砒化インジウム（Ｉ　
ｎ　Ａ　ｓ　）半導体と、アルミニウム（ＡＱ）、金（
Ａｕ）又は銀（Ａｇ）の接点金属の組み合せである。そ
の他の組み合せは、硫化カドミウム（ＣｄＳ）とＡＱと
の組み合せである。

この後者の技術をＩ〜ンネリング・トランジスタの構造
体に適用した例が第１０図に示されている。

そこで、トンネル障壁は工ｎＡＳから成っている。

ＪＷ面ｊＷ４０及び４１並びにゲート絶縁層４２（これ
は第６図〜第８図に示す層３０．３１又は３２のいずれ
かによって実現できる）を除けば、このデバイスは第１
図のものに一致する。ソース及びドレイン電極に関して
オーミック接点を得るために、接点領域にＡＱＣ又はＡ
ｕ、Ａｇ）の薄い層４０．４１が付着される。数１０ｎ
ｍ程度の厚さを有するこれらの層は、トランジスタ構造
を完成させるために、次に（例えばＮｂ等の）適当な超
伝導材料で被覆される。近接効果により薄い中間のＡｆ
ｌ［は超伝導になり、ショットキー障壁のない、半導体
への超伝導オーミックが得られる。

半導体Ｉ　ｎ　Ａ　ｓを使用すると付加的な利点が生じ
る。Ｉ　ｎ　Ａ　ｓは、小さな電子有効質量を持つ小バ
ンド・ギャップ半導体である。この事は１−ンネリング
の確率を増加させるので、デバイスのスイッチング速度
に影響を与えることなく、（製造の容易な）より厚いト
ンネリング障壁を使用することが可能になる。

また１−ンネル・トランジスタの半導体チャネルは、適
当にドープした超格子構造体、即ち間に真性領域層を有
する非常に薄いｎ及びＰドープの半導体層の周期的系列
のサンドインチ構造によっても形成できる。そのような
構造はｎ１ｐｉ構造とも呼ばれている。これらのｎ１ｐ
ｉ構造によれば、エネルギー・バンド・ギャップ、キャ
リア濃度及びキャリア寿命について殆んど任意の仕様に
半導体を設計することができる。さらに、そのようなｎ
　ｉ　ｐ　ｉ超格子構造のバンド・ギャップは、ｎ層及
びＰ層の間に加えられる外部電圧信号によって調節でき
る。

ドーピング。ｉレベルに依存して、例えばＧａＡｓ半導
体に関するエネルギー・ギャップＥｇは、０から本来の
半導体のエネルギー・ギャップＥｇ（０）＝０．７ｅＶ
まで調整できる。ＩｎＳｂに関するＥｇ　（０）は０．
２ｅＶである。

ｍＶ信号レベルでトランジスタを制御するために、バン
ド・ギャップ及びバンド・ギャップを制御するために加
えられる電圧が数ｍＶ程度になるようにＩＩ　ｉ　ｐ　
ｉ構造を設計する必要がある。これは（例えばＭＢＥ工
程によって）非常に薄い（ａｎ＝ｄ　Ｉ、＝５〜ｌ　Ｏ
ｎｍ）交互に（ｎ型及びＰ型）ドープしたＩＩＩ／Ｖ族
（例えば２〜３Ｘ１０１８／ＣＩｌ？の範囲のベリリウ
ム（Ｂ　ｅ）及びシリコン（Ｓｉ）をドープしたＧ　ａ
　Ａ　ｓ又はＩｎＳｂ等）を間に非ドープの真性材料（
ｄ、＝Ｏ〜１０ｎｍ）をはさみながら成長させることに
よって達成される。そのようなサンドインチ構造を５周
期分形成すれば、５０〜２００Ｉ１ｍの厚さのｎ１ｐｉ
結晶が得られる。

バンド・ギャップの電気的調整に必要な各ｐ型及びｎ型
ドープ層へのオーミック接点は、Ｓｎ及びＳｎ　／　Ｚ
　ｎ層を■）十電極及びｐ十電極として合金化すること
によって形成できる。そのような選択的電極は、一方の
型の層に対しては、オーミックであり、反対のドーピン
グの層に対しては有効な阻止ｐ　−１１接合になる。

第１１図は、２つの超伝導ソース電極及びドレイン電極
の間に配置された超格子ｎ１ｐｉ構造のバンド図を示す
。Ｅｇ（０）はドープされた半導体材料のバンド・ギャ
ップである。Ｅ　ｇ　（ｅｆｆ）は超格子の有効バンド
・ギャップである。これは伝導帯中の最低エネルギーの
電子状態と価電子帯中の最高のエネルギーのホール状態
との間のエネルギー差に対応し、図示されているように
、非変調のバルクの値Ｅｇ（０）と比較して２ΔＶだけ
減少している。ｎ１ｐｉ結晶の特性により、ｎ接点及び
Ｐ接点の間に加えられた電位差Ｖｐｈを通じてキャリア
濃度を変化させ、それによって有効バンド・ギャップ、
即ちＥ　ｇ　（ｅｆｆ）＝ｆ　（ＶＰ　ｈ）を変化させ
ることができる。

第１２図及び第一１３図は、そのようなｎ１ｐｉサンド
イッチ層を用いた１−ランジスタ構造の２つ実施例を示
す。ｎ１ｐｉサンドイツチＷＩ５２は、そＪシと同じ材
料の半絶縁基板５０上に配置され、ソース電極５１及び
ドレイン電極５３と接触している。層５４は絶縁材料か
ら成る。オーミック接触を与えるために、例えばＧ　ａ
　Ａ　ｓのｎ　ｉ　ｐ　ｉ　Ｌ’１造の場合にはＡ　ｕ
　Ｇ　ｅから成る金属膜がｎ　ｉ　ｐ　ｉサンドイッチ
層と超伝導電極との間に付着されなければならない。し
かし図面を簡単にするために、この金Ｂ膜並びに制御電
圧の加えられる、ｎ層及びＰ層への接点は図面から省略
されている。この図面はｎｉｐ＋構造をソース電極及び
ドレイン電極に対してどのように配置して、調整可能な
障壁高を有するトンネル障壁として働かせるかを説明す
るためだけのものである。

研究結果によれば、上記のＳＢＳ　（超伝導体−障壁−
超伝導体）デバイスの基本的な動作原理は、一方又は両
方の超伝導が正常金属電極で置き換えられたＭＢＭ　（
金属−障壁−金属）構造にも適用される。しかしながら
、もし電流輸送が、障壁よりも上に熱的に励起されたキ
ャリアではなくトンネル障壁によって支配されるべきな
らば、式（１’）に表現された条件は依然として満足さ
れなければならない、これは、ｍ　ｅ　Ｖ領域の障壁高
の場合、ＭＢＭＩ−ランジスタは低温で動作しなければ
ならないことを意味する。既に液体窒素の動作温度でも
、より高い障壁高ＶＢ及び／もしくは障壁厚さＬの削減
が必要である。この条件は低い制御電圧で動作しうる能
力に制限を与え、また１１００ｎよりも短い障壁厚さが
必要ならば今日の製造技術では問題を生じる。

本発明の概念は、プレーナー構造の実施例を用いて開示
したが、その基本的な設計原理は非プレーナー構造を有
するデバイスや付加的な層及び電極を必要とするデバイ
スにも適用できる。また、上記の実施例に関して用いた
以外の材料、寸法及び製造工程を用いることもできる。

〔発明の効果〕

本発明の利点は、主に、単純な構造によって可能となっ
た小さな寸法及びトンネル効果を利用するディスの固有
の性質による高速度動作である。

また低電力消費により、高い実装密度が可能となり、従
って高速性が得られる。

【図面の簡単な説明】

第１図は本発明に基く１〜ランジスタの断面図、第２図
はｎ型半導体を用いた第１図のトランジスタのエネルギ
ー・バンド図、第３図はＰ型半導体のチャネルを用いた
第１図の１〜ランジスタのエネルギー・バンド図、第４
図は第１図の１〜ランジスタの特性を示す図、第５Ａ図
乃至第５Ｅ図は第１図のトランジスタの電極構造を製造
する工程を示す図、第６図は酸化物層によりアイソレー
ションを与えた分離ゲー１−・トランジスタ構造の断面
図、第７図はショツ１〜キー・障壁によりアイソレーシ
ョンを与えた分離ゲート・トランジスタ構造の断面図、
第８図は半導体チャネルの表面に形成された大バンド・
ギャップ層によりアイソレーションを与えた分離ゲート
・トランジスタ構造の断面図、第９図は小バンド・ギャ
ップ半導体のチャネルを用いた１−ランジスタの、エネ
ルギー・バンド図、第１０図はソース及びドレイン電極
と半導体チャネルとの間にオーミック接点を与えるため
のインタフェース層を有する１−ランジスタの断面図、
第１１図は超格子半導体のチャネルを用いたトランジス
タのエネルギー・バンド図、第１２図及び第１３図は各
々超格子半導体を用いた２種類の１−ランジスタの断面
図である。 １０・・・・絶縁性基板、１１・・・・チャネル、１２
・・・・ソース、１３・・・・ドレイン、１４・・・・
ゲー１〜．１５・・・・電流路。

Claims (2)

【特許請求の範囲】
1. （１）２つの電極及びそれらの間に配置され、トンネリ
   ング電流が流九ることのできる半導体障壁を有する低温
   トンネリング・トランジスタにおいて、制御信号を加え
   るゲート端子が上記半導体障壁に接続され、動作温度に
   おいて、熱的に励起されたキャリアの電流よりもトンネ
   リング電流の方が大きくなるように上記半導体障壁の材
   料及び寸法が選定され、且つｍＶ領領域信号を上記ゲー
   ト端子に加えることによって上記１−ンネリング電流の
   制御ができるような低いエネルギー障壁を形成するよう
   に、上記半導体障壁の伝導帯の下端又は価電子帯の上端
   とフェルミ・レベルとの間のエネルギー差が数ｍ　ｅ　
   Ｖである事を特徴とする１−ランジスタ装置。
2. （２）上記電極が超伝導体である特許請求の範囲第（１
   ）項記載の１−ランジスタ装置。