CN103745929A - 肖特基势垒mosfet的制备方法 - Google Patents
肖特基势垒mosfet的制备方法 Download PDFInfo
- Publication number
- CN103745929A CN103745929A CN201310720807.8A CN201310720807A CN103745929A CN 103745929 A CN103745929 A CN 103745929A CN 201310720807 A CN201310720807 A CN 201310720807A CN 103745929 A CN103745929 A CN 103745929A
- Authority
- CN
- China
- Prior art keywords
- layer
- gate electrode
- gate
- electrode
- preparation
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000004888 barrier function Effects 0.000 title claims abstract description 22
- 238000002360 preparation method Methods 0.000 title claims abstract description 14
- 239000000758 substrate Substances 0.000 claims abstract description 20
- 229910052751 metal Inorganic materials 0.000 claims abstract description 14
- 239000002184 metal Substances 0.000 claims abstract description 14
- 238000000151 deposition Methods 0.000 claims abstract description 7
- 238000000034 method Methods 0.000 claims description 21
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical group [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 claims description 16
- 238000005530 etching Methods 0.000 claims description 12
- 238000000137 annealing Methods 0.000 claims description 11
- 238000005260 corrosion Methods 0.000 claims description 11
- 230000007797 corrosion Effects 0.000 claims description 11
- 239000000463 material Substances 0.000 claims description 9
- 229910052759 nickel Inorganic materials 0.000 claims description 8
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 claims description 6
- 230000008021 deposition Effects 0.000 claims description 6
- 230000003628 erosive effect Effects 0.000 claims description 6
- 229910021332 silicide Inorganic materials 0.000 claims description 6
- 229910052721 tungsten Inorganic materials 0.000 claims description 6
- 239000010937 tungsten Substances 0.000 claims description 6
- 239000007769 metal material Substances 0.000 claims description 5
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 claims description 5
- 230000015572 biosynthetic process Effects 0.000 claims description 4
- 238000005566 electron beam evaporation Methods 0.000 claims description 4
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 claims description 3
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 claims description 3
- 239000004411 aluminium Substances 0.000 claims description 3
- 229910052782 aluminium Inorganic materials 0.000 claims description 3
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims description 3
- 150000001875 compounds Chemical class 0.000 claims description 3
- 229910052757 nitrogen Inorganic materials 0.000 claims description 3
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 3
- 229920005591 polysilicon Polymers 0.000 claims description 3
- 229910052715 tantalum Inorganic materials 0.000 claims description 3
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 claims description 3
- MZLGASXMSKOWSE-UHFFFAOYSA-N tantalum nitride Chemical compound [Ta]#N MZLGASXMSKOWSE-UHFFFAOYSA-N 0.000 claims description 3
- 239000010936 titanium Substances 0.000 claims description 3
- 229910052719 titanium Inorganic materials 0.000 claims description 3
- 229910021341 titanium silicide Inorganic materials 0.000 claims description 3
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 claims description 3
- WQJQOUPTWCFRMM-UHFFFAOYSA-N tungsten disilicide Chemical compound [Si]#[W]#[Si] WQJQOUPTWCFRMM-UHFFFAOYSA-N 0.000 claims description 3
- -1 tungsten nitride Chemical class 0.000 claims description 3
- 229910021342 tungsten silicide Inorganic materials 0.000 claims description 3
- 230000008901 benefit Effects 0.000 abstract description 3
- 238000004519 manufacturing process Methods 0.000 abstract description 3
- 238000001039 wet etching Methods 0.000 abstract description 3
- 238000005516 engineering process Methods 0.000 abstract description 2
- 238000009413 insulation Methods 0.000 abstract 2
- 230000008569 process Effects 0.000 description 8
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 4
- 238000002955 isolation Methods 0.000 description 4
- PNEYBMLMFCGWSK-UHFFFAOYSA-N Alumina Chemical compound [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 239000004065 semiconductor Substances 0.000 description 3
- 230000005641 tunneling Effects 0.000 description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 230000005669 field effect Effects 0.000 description 2
- 238000002347 injection Methods 0.000 description 2
- 239000007924 injection Substances 0.000 description 2
- 229910044991 metal oxide Inorganic materials 0.000 description 2
- 150000004706 metal oxides Chemical class 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 238000005036 potential barrier Methods 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 239000000377 silicon dioxide Substances 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- UBMXAAKAFOKSPA-UHFFFAOYSA-N [N].[O].[Si] Chemical compound [N].[O].[Si] UBMXAAKAFOKSPA-UHFFFAOYSA-N 0.000 description 1
- 230000009471 action Effects 0.000 description 1
- 238000000231 atomic layer deposition Methods 0.000 description 1
- 239000002800 charge carrier Substances 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 229910000449 hafnium oxide Inorganic materials 0.000 description 1
- WIHZLLGSGQNAGK-UHFFFAOYSA-N hafnium(4+);oxygen(2-) Chemical compound [O-2].[O-2].[Hf+4] WIHZLLGSGQNAGK-UHFFFAOYSA-N 0.000 description 1
- 238000005286 illumination Methods 0.000 description 1
- 238000001755 magnetron sputter deposition Methods 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 1
- 229920002120 photoresistant polymer Polymers 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 235000012239 silicon dioxide Nutrition 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7839—Field effect transistors with field effect produced by an insulated gate with Schottky drain or source contact
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/401—Multistep manufacturing processes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/665—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using self aligned silicidation, i.e. salicide
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66568—Lateral single gate silicon transistors
- H01L29/66643—Lateral single gate silicon transistors with source or drain regions formed by a Schottky barrier or a conductor-insulator-semiconductor structure
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
本发明提供了一种肖特基势垒MOSFET的制备方法，包括如下步骤：提供衬底，所述衬底包括支撑层、支撑层表面的绝缘埋层以及绝缘埋层表面的器件层；在器件层表面形成栅介质层；在栅介质层表面形成栅电极层；在栅电极层表面形成图形化的刻蚀阻挡层；采用各向同性的湿法腐蚀工艺腐蚀栅介质层和栅电极层，形成栅介质和栅电极，本步骤中的栅介质和栅电极被侧向过腐蚀；在栅介质和栅电极两侧的器件层表面沉积金属，从而形成源极和漏极；去除刻蚀阻挡层。本发明的优点在于，降低了生产成本，并且实现了源、漏区位置的准自对准。
Description
技术领域
本发明涉及半导体器件领域，尤其涉及一种肖特基势垒MOSFET的制备方法。
背景技术
对于常规金属氧化物半导体场效应晶体管（MOSFET）而言，随着沟道长度的减小沟道电势两维分布的影响越来越显著，缓变沟道近似不再成立，短沟道效应越来越明显，阻碍了尺寸的进一步缩减。而肖特基源/漏的MOSFET可以克服这一问题。应用肖特基势垒接触代替P-N结作为MOSFET的源和漏制成的肖特基势垒金属氧化物半导体场效应晶体管（SB-MOSFET），它的工作特性基于载流子在源区和沟道之间的肖特基势垒的直接隧穿效应，势垒的宽度受栅电压控制。当势垒足够薄时，在适当的源漏偏压下，从源区通过金属硅化物/硅界面的肖特基势垒注入沟道，流向漏区，形成电流。SB-MOSFET具有很多传统MOSFET所不具备的优势：能够有效地将结深做到零以使短沟道效应减至最小；源漏区域金属硅化物接触可以减小源漏串联电阻；通过多数载流子工作且肖特基势垒隧穿电流对栅电压非常灵敏，因而具有高的响应速度；不存在N-P-N双极晶体管作用，避免了诸如双击击穿和CMOS电路中的闩锁现象；另外不需要源漏注入以及注入后高温退火步骤有助于取得良好的氧化层质量。
然而SB-MOSFET 也存在一定的缺点。主要是由于其有限的势垒高度使得开态电流较小，关态泄漏电流较大。关态泄漏电流包括来自源结通过衬底传输的热电子发射电流和来自漏结的隧穿泄漏电流。后来发现采用SOI衬底代替传统的体硅衬底，可以有效的减小通过衬底传输的热电子发射泄漏电流。但随着反向栅压的增大，来自漏结的隧穿泄漏电流会随之增加，因而降低了器件的开态与关态电流比。
为了克服上述问题，提出了一种在SOI衬底上制备常开型SB-MOSFET的方法。所谓常开型SB-MOSFET 是采用同种类型衬底上制备的工作在积累状态下的MOSFET，器件在负的栅压、零栅压以及很弱的正栅压下器件都是导通状态，只有在足够大的正栅压下，衬底表面发生发型，形成反型层时器件才会关断。这就可以有效的降低关态时候的泄漏电流。同时维持良好的亚阈值特性以及开态关态电流比。
发明内容
本发明所要解决的技术问题是，提供一种肖特基势垒MOSFET的制备方法，能够降低工艺成本。
为了解决上述问题，本发明提供了一种肖特基势垒MOSFET的制备方法，包括如下步骤：提供衬底，所述衬底包括支撑层、支撑层表面的绝缘埋层以及绝缘埋层表面的器件层；在器件层表面形成栅介质层；在栅介质层表面形成栅电极层；在栅电极层表面形成图形化的刻蚀阻挡层；采用各向同性的湿法腐蚀工艺腐蚀栅介质层和栅电极层，形成栅介质和栅电极，本步骤中的栅介质和栅电极被侧向过腐蚀；在栅介质和栅电极两侧的器件层表面沉积金属，从而形成源极和漏极；去除刻蚀阻挡层。
可选的，所述形成源极和漏极的步骤进一步包括：用电子束蒸发设备在栅介质和栅电极两侧的器件层表面沉积金属材料；对金属材料实施退火，使金属与衬底之间形成化合物作为源漏注入电极。
可选的，所述退火进一步是在400℃的氮气环境中进行30秒的退火。
可选的，所述器件层的导电类型为P型。
可选的，所述形成源极和漏极的金属为镍。
可选的，所述栅电极层的厚度为10nm。
可选的，所述栅电极层的材料为多晶硅、铝、钛、镍、钽、钨、氮化钽、氮化钨、氮化钛、硅化钛、硅化钨和硅化镍中的一种或其组合。
本发明的优点在于，采用各向同性的湿法腐蚀工艺腐蚀栅介质层和栅电极层，栅介质层和栅电极层除了在厚度方向被逐渐减薄的过程中，也会在侧向以基本相同的速率发生腐蚀，最终导致栅介质和栅电极的侧面被过腐蚀，即刻蚀阻挡层的边缘会悬空；在沉积金属时源漏区域利用侧向腐蚀使源极和漏极自动与栅极隔离开。由于新制光刻版是较为昂贵的，而本方法不需为源极和漏极与栅电极之间的隔离增加新的光刻版，而是利用标现有的栅区光刻图形并辅以湿法腐蚀来进行源窗口的定义，因此大大降低了生产成本，并且实现了源、漏区位置的准自对准。
附图说明
附图1所示是本发明具体实施方式的工艺示意图；
附图2A至附图2G所示是本发明具体实施方式的工艺示意图。
具体实施方式
下面结合附图对本发明提供的一种肖特基势垒MOSFET的制备方法的具体实施方式做详细说明。
附图1所示是本发明具体实施方式的工艺示意图，包括步骤S10，提供衬底，所述衬底包括支撑层、支撑层表面的绝缘埋层以及绝缘埋层表面的器件层；步骤S11，在器件层表面形成栅介质层；步骤S12，在栅介质层表面形成栅电极层；步骤S13，在栅电极层表面形成图形化的刻蚀阻挡层；步骤S14，采用各向同性的湿法腐蚀工艺腐蚀栅介质层和栅电极层，形成栅介质和栅电极，本步骤中的栅介质和栅电极被侧向过腐蚀；步骤S15，在栅介质和栅电极两侧的器件层表面沉积金属，从而形成源极和漏极；步骤S16，去除刻蚀阻挡层。
附图2A至附图2G所示是本发明具体实施方式的工艺示意图。
附图2A所示，参考步骤S10，提供衬底200，所述衬底包括支撑层210、支撑层210表面的绝缘埋层220、以及绝缘埋层220表面的器件层230。所述绝缘埋层的材料例如可以是氧化硅或者氮化硅。所述器件层230的厚度应当能够满足在表面施加一偏压时，器件层230可以全部反型。
附图2B所示，参考步骤S11，在器件层230表面形成栅介质层240。形成所述栅介质层240的工艺例如可以包括热生长法、原子层沉积法、以及CVD法中的任意一种。栅介质层240的材料例如可以为二氧化硅、氮氧硅化合物、或高介电常数材料（氧化铪、氧化铝等）。
附图2C所示，参考步骤S12，在栅介质层240表面形成栅电极层250。形成所述栅介质层240的工艺例如可以是电子束蒸发或者磁控溅射。栅电极层250的材料可以为传统的多晶硅，或者铝、钛、镍、钽、钨、氮化钽、氮化钨、氮化钛、硅化钛、硅化钨或硅化镍中的一种或其组合。
附图2D所示，参考步骤S13，在栅电极层250表面形成图形化的刻蚀阻挡层260。所述刻蚀阻挡层260的材料例如可以是光刻胶，并采用掩模版光照并显影。
附图2E所示，参考步骤S14，采用各向同性的湿法腐蚀工艺腐蚀栅介质层240和栅电极层250，形成栅介质241和栅电极251，本步骤中的栅介质241和栅电极251被侧向过腐蚀。由于采用了各向同性的湿法腐蚀工艺，因此栅介质层240和栅电极层250除了在厚度方向被逐渐减薄的过程中，也会在侧向以基本相同的速率发生腐蚀，最终导致栅介质241和栅电极251的侧面被过腐蚀，即刻蚀阻挡层260的边缘会悬空。
附图2F所示，参考步骤S15，在栅介质241和栅电极251两侧的器件层250表面沉积金属，从而形成源极271和漏极272。本步骤例如可以采用电子束蒸发设备沉积金属镍，其厚度为10nm，并对金属材料实施退火，退火例如是在400℃的氮气环境中进行30秒的退火，使金属与衬底之间形成化合物作为源漏注入电极。以器件层230的材料为P型单晶硅为例，退火将形成镍的硅化物，这是一种典型的注入空穴型电极。对于材料或者导电类型的衬底，可以根据实际情况选择除了镍以外的其它有利于形成载流子注入的电极，并灵活选择是否退火以及退火的工艺条件。由于步骤S14中形成的侧向腐蚀间隙，在沉积金属时源漏区域自动与栅极隔离开。由于新制光刻版是较为昂贵的，而本方法不需为源极271和漏极272与栅电极251之间的隔离增加新的光刻版，而是利用标现有的栅区光刻图形并辅以湿法腐蚀来进行源窗口的定义，因此大大降低了生产成本，并且实现了源、漏区位置的准自对准。
附图2G所示，参考步骤S16，去除刻蚀阻挡层。去除刻蚀阻挡层260。
上述步骤实施完毕后，即获得一种肖特基势垒MOSFET。
以上所述仅是本发明的优选实施方式，应当指出，对于本技术领域的普通技术人员，在不脱离本发明原理的前提下，还可以做出若干改进和润饰，这些改进和润饰也应视为本发明的保护范围。
Claims (7)
1.一种肖特基势垒MOSFET的制备方法，其特征在于，包括：
提供衬底，所述衬底包括支撑层、支撑层表面的绝缘埋层以及绝缘埋层表面的器件层；
在器件层表面形成栅介质层；
在栅介质层表面形成栅电极层；
在栅电极层表面形成图形化的刻蚀阻挡层；
采用各向同性的湿法腐蚀工艺腐蚀栅介质层和栅电极层，形成栅介质和栅电极，本步骤中的栅介质和栅电极被侧向过腐蚀；
在栅介质和栅电极两侧的器件层表面沉积金属，从而形成源极和漏极；
去除刻蚀阻挡层。
2.根据权利要求1所述的肖特基势垒MOSFET的制备方法，其特征在于，所述形成源极和漏极的步骤进一步包括：
用电子束蒸发设备在栅介质和栅电极两侧的器件层表面沉积金属材料；
对金属材料实施退火，使金属与衬底之间形成化合物作为源漏注入电极。
3.根据权利要求2所述的肖特基势垒MOSFET的制备方法，其特征在于，所述退火进一步是在400℃的氮气环境中进行30秒的退火。
4.根据权利要求1所述的肖特基势垒MOSFET的制备方法，其特征在于，所述器件层的导电类型为P型。
5.根据权利要求1所述的肖特基势垒MOSFET的制备方法，其特征在于，所述形成源极和漏极的金属为镍。
6.根据权利要求1所述的肖特基势垒MOSFET的制备方法，其特征在于，所述栅电极层的厚度为10nm。
7.根据权利要求1所述的肖特基势垒MOSFET的制备方法，其特征在于，所述栅电极层的材料为多晶硅、铝、钛、镍、钽、钨、氮化钽、氮化钨、氮化钛、硅化钛、硅化钨和硅化镍中的一种或其组合。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201310720807.8A CN103745929A (zh) | 2013-12-24 | 2013-12-24 | 肖特基势垒mosfet的制备方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201310720807.8A CN103745929A (zh) | 2013-12-24 | 2013-12-24 | 肖特基势垒mosfet的制备方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN103745929A true CN103745929A (zh) | 2014-04-23 |
Family
ID=50502939
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201310720807.8A Pending CN103745929A (zh) | 2013-12-24 | 2013-12-24 | 肖特基势垒mosfet的制备方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN103745929A (zh) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN109585301A (zh) * | 2014-10-22 | 2019-04-05 | 意法半导体公司 | 用于包括具有低接触电阻的衬垫硅化物的集成电路制作的工艺 |
| CN116613201A (zh) * | 2023-07-19 | 2023-08-18 | 中国人民解放军国防科技大学 | 一种具有超陡亚阈值摆幅的肖特基结型隧穿势垒晶体管及其制备方法 |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS59143369A (ja) * | 1983-02-03 | 1984-08-16 | Oki Electric Ind Co Ltd | 電界効果トランジスタ |
| US4647954A (en) * | 1983-12-28 | 1987-03-03 | International Business Machines Corporation | Low temperature tunneling transistor |
| EP0252179B1 (en) * | 1986-07-11 | 1992-05-27 | International Business Machines Corporation | Process for producing undercut mask profiles |
| CN1538531A (zh) * | 2003-04-16 | 2004-10-20 | ��������ͨ���о�Ժ | 肖特基势垒晶体管及其制造方法 |
| CN1868045A (zh) * | 2003-10-03 | 2006-11-22 | 斯平内克半导体股份有限公司 | 使用各向同性蚀刻工艺的肖特基势垒mosfet制造方法 |
| CN101317253A (zh) * | 2005-11-28 | 2008-12-03 | Nxp股份有限公司 | 用于半导体器件的自对准肖特基结的制造方法 |
-
2013
- 2013-12-24 CN CN201310720807.8A patent/CN103745929A/zh active Pending
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS59143369A (ja) * | 1983-02-03 | 1984-08-16 | Oki Electric Ind Co Ltd | 電界効果トランジスタ |
| US4647954A (en) * | 1983-12-28 | 1987-03-03 | International Business Machines Corporation | Low temperature tunneling transistor |
| EP0252179B1 (en) * | 1986-07-11 | 1992-05-27 | International Business Machines Corporation | Process for producing undercut mask profiles |
| CN1538531A (zh) * | 2003-04-16 | 2004-10-20 | ��������ͨ���о�Ժ | 肖特基势垒晶体管及其制造方法 |
| CN1868045A (zh) * | 2003-10-03 | 2006-11-22 | 斯平内克半导体股份有限公司 | 使用各向同性蚀刻工艺的肖特基势垒mosfet制造方法 |
| CN101317253A (zh) * | 2005-11-28 | 2008-12-03 | Nxp股份有限公司 | 用于半导体器件的自对准肖特基结的制造方法 |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN109585301A (zh) * | 2014-10-22 | 2019-04-05 | 意法半导体公司 | 用于包括具有低接触电阻的衬垫硅化物的集成电路制作的工艺 |
| CN109585301B (zh) * | 2014-10-22 | 2022-01-04 | 意法半导体公司 | 一种具有低接触电阻衬垫硅化物的集成电路及其制作方法 |
| CN116613201A (zh) * | 2023-07-19 | 2023-08-18 | 中国人民解放军国防科技大学 | 一种具有超陡亚阈值摆幅的肖特基结型隧穿势垒晶体管及其制备方法 |
| CN116613201B (zh) * | 2023-07-19 | 2023-09-26 | 中国人民解放军国防科技大学 | 一种具有超陡亚阈值摆幅的肖特基结型隧穿势垒晶体管及其制备方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8574958B2 (en) | Method for manufacturing a gate-control diode semiconductor memory device | |
| CN103579324B (zh) | 一种三面源隧穿场效应晶体管及其制备方法 | |
| CN103594376B (zh) | 一种结调制型隧穿场效应晶体管及其制备方法 | |
| CN103560153B (zh) | 一种隧穿场效应晶体管及其制备方法 | |
| CN102945861B (zh) | 条形栅调制型隧穿场效应晶体管及其制备方法 | |
| CN101719517B (zh) | 一种肖特基隧穿晶体管的制备方法 | |
| CN103928324A (zh) | 铝镓氮化合物/氮化镓高电子迁移率晶体管的制造方法 | |
| CN106876368A (zh) | 一种半导体场效应正反馈器件 | |
| CN103560144A (zh) | 抑制隧穿晶体管泄漏电流的方法及相应的器件和制备方法 | |
| US20130178012A1 (en) | Method for manufacturing a gate-control diode semiconductor device | |
| US20130178013A1 (en) | Method for manufacturing a gate-control diode semiconductor device | |
| CN104183649A (zh) | 一种阈值电压可调的薄膜晶体管 | |
| CN104810405B (zh) | 一种隧穿场效应晶体管及制备方法 | |
| US20130237009A1 (en) | Method for manufacturing a gate-control diode semiconductor device | |
| CN103745929A (zh) | 肖特基势垒mosfet的制备方法 | |
| CN104576721A (zh) | 一种具有电场集中效果增强开态电流的隧穿场效应晶体管 | |
| CN102364690B (zh) | 一种隧穿场效应晶体管及其制备方法 | |
| CN102117834B (zh) | 一种带杂质分凝的复合源mos晶体管及其制备方法 | |
| Lim et al. | High-performance microwave-annealed indium-gallium-zinc oxide thin-film-transistors with buried conductive layers | |
| CN103700581A (zh) | 一种制作金属与n型半导体锗源漏接触的方法 | |
| US8426271B1 (en) | Method for manufacturing a gate-control diode semiconductor memory device | |
| CN101764156A (zh) | 使用窄禁带宽度材料源极的隧穿晶体管及其制造方法 | |
| US8895980B2 (en) | Tunneling current amplification transistor | |
| KR102382762B1 (ko) | 실리콘계 박막 반도체 장치 및 실리콘계 박막 반도체 장치의 제조 방법 | |
| CN104134701A (zh) | 一种杂质分凝肖特基源漏器件及其制备方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| RJ01 | Rejection of invention patent application after publication | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20140423 |