CN116613201A - 一种具有超陡亚阈值摆幅的肖特基结型隧穿势垒晶体管及其制备方法 - Google Patents
一种具有超陡亚阈值摆幅的肖特基结型隧穿势垒晶体管及其制备方法 Download PDFInfo
- Publication number
- CN116613201A CN116613201A CN202310887762.7A CN202310887762A CN116613201A CN 116613201 A CN116613201 A CN 116613201A CN 202310887762 A CN202310887762 A CN 202310887762A CN 116613201 A CN116613201 A CN 116613201A
- Authority
- CN
- China
- Prior art keywords
- contact electrode
- schottky
- semiconductor
- semiconductor channel
- schottky junction
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000004888 barrier function Effects 0.000 title claims abstract description 59
- 230000005641 tunneling Effects 0.000 title claims abstract description 31
- 238000002360 preparation method Methods 0.000 title abstract description 7
- 230000008859 change Effects 0.000 claims abstract description 14
- 239000004065 semiconductor Substances 0.000 claims description 92
- 238000012545 processing Methods 0.000 claims description 45
- 239000000758 substrate Substances 0.000 claims description 21
- 239000000463 material Substances 0.000 claims description 18
- 239000002184 metal Substances 0.000 claims description 16
- 238000000151 deposition Methods 0.000 claims description 13
- 239000002238 carbon nanotube film Substances 0.000 claims description 8
- 238000004519 manufacturing process Methods 0.000 claims description 7
- 150000001875 compounds Chemical class 0.000 claims description 6
- 229910052582 BN Inorganic materials 0.000 claims description 4
- PZNSFCLAULLKQX-UHFFFAOYSA-N Boron nitride Chemical compound N#B PZNSFCLAULLKQX-UHFFFAOYSA-N 0.000 claims description 4
- 230000007423 decrease Effects 0.000 claims description 3
- 239000003989 dielectric material Substances 0.000 claims description 3
- 229910004298 SiO 2 Inorganic materials 0.000 claims description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 2
- 229920005591 polysilicon Polymers 0.000 claims description 2
- 229910052710 silicon Inorganic materials 0.000 claims description 2
- 238000000034 method Methods 0.000 abstract description 9
- 230000008569 process Effects 0.000 abstract description 5
- 239000003031 high energy carrier Substances 0.000 abstract description 3
- 239000000969 carrier Substances 0.000 abstract description 2
- 239000003990 capacitor Substances 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 17
- 230000005669 field effect Effects 0.000 description 15
- 238000001259 photo etching Methods 0.000 description 11
- 238000012546 transfer Methods 0.000 description 9
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 6
- 230000000052 comparative effect Effects 0.000 description 6
- 239000013078 crystal Substances 0.000 description 6
- 239000010408 film Substances 0.000 description 6
- RJCRUVXAWQRZKQ-UHFFFAOYSA-N oxosilicon;silicon Chemical compound [Si].[Si]=O RJCRUVXAWQRZKQ-UHFFFAOYSA-N 0.000 description 6
- 239000000523 sample Substances 0.000 description 5
- 239000010409 thin film Substances 0.000 description 5
- 229910021389 graphene Inorganic materials 0.000 description 4
- 230000003287 optical effect Effects 0.000 description 4
- 229920003229 poly(methyl methacrylate) Polymers 0.000 description 4
- 239000004926 polymethyl methacrylate Substances 0.000 description 4
- 238000000137 annealing Methods 0.000 description 3
- 238000005452 bending Methods 0.000 description 3
- 239000002041 carbon nanotube Substances 0.000 description 2
- 229910021393 carbon nanotube Inorganic materials 0.000 description 2
- 230000003247 decreasing effect Effects 0.000 description 2
- 238000011161 development Methods 0.000 description 2
- 238000004299 exfoliation Methods 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 230000002159 abnormal effect Effects 0.000 description 1
- 238000000231 atomic layer deposition Methods 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 230000033228 biological regulation Effects 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000011065 in-situ storage Methods 0.000 description 1
- 230000005764 inhibitory process Effects 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000004377 microelectronic Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 238000011160 research Methods 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 238000012995 silicone-based technology Methods 0.000 description 1
- 238000012360 testing method Methods 0.000 description 1
- 238000007738 vacuum evaporation Methods 0.000 description 1
- 239000011800 void material Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/47—Schottky barrier electrodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7839—Field effect transistors with field effect produced by an insulated gate with Schottky drain or source contact
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
- Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
- Y02P70/50—Manufacturing or production processes characterised by the final manufactured product
Abstract
提供了一种具有超陡亚阈值摆幅的肖特基结型隧穿势垒晶体管及其制备方法，本发明的隧穿势垒晶体管利用半导体跟金属的反常组合，即N型半导体与费米能级在其价带顶以下的较高功函金属组合，或者P型半导体与费米能级在其导带顶以上的较低功函金属组合，形成具有较大势垒高度的“类破隙型”金属‑半导体肖特基结。同时，在肖特基结边缘引入渐变的栅控电容，使得在施加栅压时，所形成的肖特基势垒相比于在均匀栅控状态下形成的沿势垒高度方向上窄下宽型结构而变得顶部更宽、腰部更窄。重构后的肖特基势垒，一方面实现对高能量载流子参与输运过程的抑制，实现亚阈值摆幅的显著降低，一方面保证低能量载流子的高效隧穿，提高开态电流密度。
Description
技术领域
本发明总体地涉及CMOS 超大集成电路中的场效应晶体管逻辑器件与电路领域，具体地涉及一种具有超陡亚阈值摆幅肖特基结型隧穿势垒晶体管及其制备方法。
背景技术
伴随着半导体产业制程的不断发展，集成电路中器件的特征尺寸越来越小，集成密度越来越高，功耗及热问题愈发严重。如何突破功耗瓶颈是后摩尔时代微电子及其集成电路进一步发展的关键。
在器件层次，寻求功耗瓶颈的突破，要求减小晶体管的亚阈值摆幅甚至突破其热力学极限（室温60 mV/dec）。近年来研究者们提出了一些可能的解决方案，包括隧穿场效应晶体管、负电容场效应晶体管、冷源场效应晶体管、碰撞电离场效应晶体管、原子阈值开关场效应晶体管、相变源场效应晶体管以及基于微纳电机械振子的开关器件等。其中隧穿场效应晶体管是研究较为成熟，同时器件的加工工艺与传统硅基工艺的兼容性及器件的可靠性较好，然而其依旧面临开态电流密度大幅减小的问题。其他几类方案则依旧存在基本原理上的质疑或者是需要较大的工作电压以及器件结构与工艺的复杂性等问题。突破亚阈值摆幅热力学极限的关键在于有效抑制高能量载流子的输运，但不以牺牲器件性能为代价。
发明内容
本发明要解决的技术问题是克服现有技术的不足，提出了一种肖特基结型隧穿势垒晶体管及其制备方法。
本发明的技术方案是，一种具有超陡亚阈值摆幅的肖特基结型隧穿势垒晶体管，包括：
衬底；
栅电极；
栅介质层；
半导体沟道；
一个与半导体沟道一端相连形成肖特基结的肖特基接触电极；以及
一个与半导体沟道另一端相连形成欧姆接触或者近欧姆接触的电极；
其中，当半导体沟道采用N型半导体时，肖特基接触电极采用费米能级在N型半导体价带顶以下的金属；或者当半导体沟道采用P型半导体时，肖特基接触电极采用费米能级在P型半导体导带顶以上的金属；
在肖特基接触电极边缘，从半导体沟道到肖特基接触电极的栅控电容逐渐减小。
本发明还提供了上述具有超陡亚阈值摆幅的肖特基结型隧穿势垒晶体管的一种制备方法，包括以下步骤：
1）在衬底上加工背栅电极；
2）在背栅电极上加工背栅介质层；
3）在背栅介质层上加工肖特基接触电极；
4）转移半导体沟道薄膜至肖特基接触电极上，同时在肖特基接触电极边缘引入半导体沟道与背栅介质层之间的渐变的空隙；
5）在半导体沟道薄膜另一端加工欧姆接触电极或者近欧姆接触电极，得到背栅型肖特基结型隧穿势垒晶体管。
本发明还提供了上述具有超陡亚阈值摆幅的肖特基结型隧穿势垒晶体管的另一种制备方法，包括以下步骤：
S1、在衬底上加工欧姆接触电极或近欧姆接触电极；
S2、沉积或转移半导体沟道材料至衬底上，使得半导体沟道材料的一端与欧姆接触电极或近欧姆接触电极连接；
S3、在半导体沟道材料的另一端加工肖特基接触电极；
S4、沉积或转移栅介质层，并且在肖特基接触电极边缘引入栅介质层厚度上的局部渐变；
S5、在栅介质层上加工顶栅电极，得到顶栅型肖特基结型隧穿势垒晶体管。
本发明中的隧穿势垒晶体管利用半导体跟金属的反常组合，即N型半导体与费米能级在其价带顶以下的较高功函金属组合，或者P型半导体与费米能级在其导带顶以上的较低功函金属组合，所形成的“类破隙型”金属-半导体肖特基结具有较大的势垒高度。同时，在肖特基结边缘引入渐变的栅控电容，使得局部栅控电容的有效调控能力减小，在施加栅压时，肖特基结边缘半导体能带弯曲滞后，所形成的肖特基势垒相比于在均匀栅控状态下形成的上窄下宽型结构而变得顶部更宽、腰部更窄，重构后的肖特基势垒，一方面实现对高能量载流子参与输运过程的抑制，实现亚阈值摆幅的显著降低，一方面保证低能量载流子的高效隧穿，提高开态电流密度。综上，本发明在与现有CMOS工艺兼容的条件下，能实现更陡直的亚阈值斜率，且维持较大的开态电流密度。
附图说明
从下面结合附图对本发明实施例的详细描述中，本发明的这些和/或其它方面的优点将变得更加清楚并更容易理解，其中：
图1是作为对比例的传统均匀栅控情况下类破隙型肖特基结的能带弯曲情况示意图；
图2是本发明中引入局部渐变的栅控情况下的类破隙型肖特基结的能带弯曲情况示意图；
图3是利用背栅制备方法制得的肖特基结型隧穿势垒晶体管的器件结构示意图；其中，图3（a）为器件结构剖面图，图3（b）为器件结构俯视图，其中图3（a）是沿图3（b）中的AA’方向的剖面；
图4是利用顶栅制备方法制得的肖特基结型隧穿势垒晶体管的器件结构示意图；其中，图4（a）为器件结构剖面图，图4（b）是器件结构俯视图，其中，图4（a）是沿图4（b）中的BB’方向的剖面；
图5是一个实施例中在衬底上加工背栅电极的示意图；其中，图5（a）为剖面图，图5（b）为对应的俯视图；
图6是一个实施例中在背栅电极上加工背栅介质层的示意图；其中，图6（a）为剖面图，图6（b）为对应的俯视图；
图7是一个实施例中在背栅介质层上加工肖特基接触电极的示意图；其中，图7（a）为剖面图，图7（b）为对应的俯视图；
图8是一个实施例中转移半导体薄膜至背栅介质层与肖特基接触电极上的示意图；其中图8（a）为剖面图，图8（b）为对应的俯视图；
图9是一个实施例中在半导体薄膜另一端加工欧姆接触电极的示意图；其中图9（a）为剖面图，图9（b）为制得的背栅型肖特基结型隧穿势垒晶体管的代表性转移曲线；
图10是一个实施例中以石墨烯（Graphene）为栅电极、Y2O3为栅介质、MoTe2为半导体沟道、Au为肖特基接触电极制得隧穿势垒晶体管器件（图中标记为MoTe2-Au@ Y2O3/Graphene）的转移曲线及亚阈值摆幅情况；
图11是一个隧穿势垒晶体管实施例及均匀栅场效应晶体管对比例的转移曲线及亚阈值摆幅对比情况；其中图11（a）为实施例（左图）和对比例（右图）的转移曲线，图11（b）为实施例与对比例的亚阈值摆幅的对比；
图12是一个实施例中以Au为栅电极、HfO2为栅介质、碳纳米管薄膜（CNT）为半导体沟道、Au为肖特基接触电极制得P型隧穿势垒晶体管器件（图中标记为CNT-Au@ HfO2/Au）的转移曲线及亚阈值摆幅情况。
图中：1—肖特基结中金属费米能级；2—半导体价带顶；3—半导体导带底；4—均匀栅控状态下形成的上窄下宽型肖特基势垒；5—引入局部渐变栅控状态下形成的顶部变宽、腰部变窄的新型肖特基势垒；6—衬底；7—栅电极；8—栅介质层；9—肖特基接触电极；10—半导体薄膜； 11—欧姆接触电极或近欧姆接触电极；12—空隙。
具体实施方式
为了使本领域技术人员更好地理解本发明，下面结合附图和具体实施方式对本发明作进一步详细说明。
在一个实施例中，本发明提供了一种具有超陡亚阈值摆幅的肖特基结型隧穿势垒晶体管，包括：
衬底、栅电极、栅介质层、半导体沟道、一个与半导体沟道一端相连形成肖特基结的肖特基接触电极以及一个与半导体沟道另一端相连形成欧姆接触或者近欧姆接触的电极。
其中，当半导体沟道采用N型半导体时，肖特基接触电极采用费米能级在N型半导体价带顶以下的较高功函金属；或者，当半导体沟道采用P型半导体时，肖特基接触电极采用费米能级在P型半导体导带顶以上的较低功函金属。这样在肖特基结中金属和半导体形成类似于半导体破隙型异质结的“类破隙型”金属-半导体肖特基结，如图1所示。
在肖特基接触电极边缘，在肖特基结边缘的栅控电容从半导体沟道到肖特基接触电极逐渐减小。这样在施加栅压时，肖特基结所形成的肖特基势垒从传统沿势垒高度方向“上窄下宽”型的肖特基势垒重构为沿势垒高度方向“上部加宽而腰部变窄”的肖特基势垒。其中，沿势垒高度方向“上窄下宽”型的肖特基势垒如图1所示，沿势垒高度方向“上部加宽而腰部变窄”的肖特基势垒如图2所示。
优选地，半导体沟道为强N型半导体或强P型半导体。
优选地，栅电极的材料选自掺杂多晶硅、金属或半金属中的一种。其中，半金属可以是石墨烯。
优选地，栅介质层的材料选自SiO2、Si3N4、六方氮化硼或高K栅介质材料中的一种。
优选地，栅控电容逐渐减小的结构为：栅介质层和半导体沟道之间存在渐变的空隙。
优选地，半导体沟道的材料选自范德华层状半导体薄膜或碳纳米管薄膜。
优选地，栅控电容逐渐减小的结构为：栅介质层从半导体沟道向肖特基接触电极的方向上逐渐变厚。
优选地，半导体沟道的材料选自半导体沟道的材料选自Si、Ge、SiGe、GaAs、II-VI族的二元或三元化合物半导体、III-V族的二元或三元化合物半导体、IV-IV 族的二元或三元化合物半导体以及范德华层状半导体和碳纳米管薄膜中的一种。
在一个实施例中，本发明提供了一种具有超陡亚阈值摆幅的肖特基结型隧穿势垒晶体管的制备方法，包括以下步骤：
1）在衬底上加工背栅电极；
2）在背栅电极上加工背栅介质层；
3）在背栅介质层上加工肖特基接触电极；
4）转移半导体沟道薄膜至肖特基接触电极上，同时在肖特基接触电极边缘引入半导体沟道与背栅介质层之间的渐变空隙；
5）在半导体沟道薄膜另一端加工欧姆接触电极或者近欧姆接触电极，得到背栅型肖特基结型隧穿势垒晶体管。
如图3所示，提供利用背栅制备方法制得的肖特基结型隧穿势垒晶体管的器件结构示意图；其中，图3（a）为器件结构剖面图，图3（b）为器件结构俯视图，其中图3（a）是沿图3（b）中的AA’方向的剖面。
在一个实施例中，本发明提供了另一种具有超陡亚阈值摆幅的肖特基结型隧穿势垒晶体管的制备方法，包括以下步骤：
S1、在衬底上加工欧姆接触电极或近欧姆接触电极；
S2、沉积或转移半导体沟道材料至衬底上，使得半导体沟道材料的一端与欧姆接触电极或近欧姆接触电极连接；
S3、在半导体沟道材料的另一端加工肖特基接触电极；
S4、沉积或转移栅介质层，并且在肖特基接触电极边缘引入栅介质层厚度上的局部渐变；
S5、在栅介质层上加工顶栅电极，得到顶栅型肖特基结型隧穿势垒晶体管。
如图4所示，提供了利用顶栅制备方法制得的肖特基结型隧穿势垒晶体管的器件结构示意图，其中，图4（a）为器件结构剖面图，图4（b）是器件结构俯视图，其中，图4（a）是沿图4（b）中的BB’方向的剖面。
实施例1：
1、在硅-氧化硅衬底6上光刻定义背栅电极7所在的矩形图形，高真空先后沉积厚度为5 nm的 Cr和厚度为50 nm 的Au并剥离，完成背栅电极7的加工。其中，硅-氧化硅衬底中氧化硅层的厚度为300nm。如图5所示，提供了在衬底上加工背栅电极的示意图，其中图5（a）为剖面图，图5（b）为对应的俯视图。
2、在背栅电极7上光刻定义背栅介质层8所在的矩形图形，原子层沉积厚度为15nm的Al2O3制备栅介质层8。其中Al2O3是一种高K栅介质材料。如图6所示，提供了在背栅电极上加工背栅介质层的示意图，其中图6（a）为剖面图，图6（b）为对应的俯视图。
3、在背栅介质层8上光刻定义肖特基接触电极9所在的矩形图案，高真空沉积厚度为60 nm 的Au并剥离，完成肖特基接触电极9的加工，如图7所示，提供了在背栅介质层上加工肖特基接触电极的示意图，其中，图7（a）为剖面图，图7（b）为对应的俯视图。
4、机械剥离MoTe2单晶获取薄层样品，利用光学显微镜及原子力显微镜选取厚度在10 nm的MoTe2薄层10。其中，MoTe2为一种范德华层状半导体。
5、利用PMMA作为支撑层将MoTe2薄层10转移至背栅介质层8及肖特基接触电极9上，由于MoTe2薄层具有一定的抗弯刚度，在肖特基接触电极9边缘形成渐变空隙12。如图8所示，提供了转移半导体薄膜至背栅介质层与肖特基接触电极上的示意图，其中图8（a）为剖面图，图8（b）为对应的俯视图。
6、在MoTe2薄层10的另一端光刻定义欧姆接触电极或近欧姆接触电极11所在的矩形图案，高真空先后沉积厚度为10 nm的 In和厚度为50 nm的 Au并剥离，完成欧姆接触电极或近欧姆接触电极11的加工，如图9所示，提供了在半导体薄膜另一端加工欧姆接触电极的示意图，其中图9（a）为剖面图。
7、在真空探针台内原位200℃退火器件3小时，而后测试得到器件的室温输运特性，如图9（b）所示，提供了制得的背栅型肖特基结型隧穿势垒晶体管的代表性转移曲线，可以看到，本实施例中器件的亚阈值摆幅在一定范围内可以低于常规场效应晶体管器件室温60 mV/dec的热力学极限，并且在0.1 mV的源漏偏压下开态电流便已超过5 nA。
实施例2：
1、通过转移的方法将化学气相沉积生长的石墨烯转移至硅-氧化硅衬底6上，完成背栅电极7的加工。
2、通过在180℃下热氧化真空蒸镀在石墨烯表面的金属Y得到厚度为10 nm的Y2O3，完成栅介质层8的加工。
3、在背栅介质层8上光刻定义肖特基接触电极9所在的矩形图案，高真空沉积厚度为60 nm 的Au并剥离，完成肖特基接触电极9的加工。
4、机械剥离MoTe2单晶获取薄层样品，利用光学显微镜及原子力显微镜选取厚度在8 nm的MoTe2薄层10。
5、利用PMMA作为支撑层将MoTe2薄层10转移至背栅介质层8及肖特基接触电极9上，在肖特基接触电极9边缘形成渐变空隙12。
6、在MoTe2薄层10的另一端光刻定义欧姆接触电极或近欧姆接触电极11所在的矩形图案，高真空先后沉积厚度为10 nm的 In和厚度为50 nm的 Au并剥离，完成欧姆接触电极或近欧姆接触电极11的加工。
制得的器件在真空退火后测试。代表性转移曲线及亚阈值摆幅如图10所示，同样可以实现非常陡峭的亚阈值斜率，并在一定范围低于60 mV/dec的热力学极限。
实施例3：
1、在硅-氧化硅衬底6上光刻定义背栅电极7所在的矩形图形，高真空先后沉积厚度为5 nm的 Cr和厚度为50 nm 的Au并剥离，完成背栅电极7的加工。
2、通过机械剥离单晶获得25 nm厚的六方氮化硼（h-BN）薄层并转移至栅电极上，完成栅介质层8的加工。
3、在背栅介质层8上光刻定义肖特基接触电极9所在的矩形图案，高真空沉积厚度为60 nm 的Au并剥离，完成肖特基接触电极9的加工。
4、机械剥离MoTe2单晶获取薄层样品，利用光学显微镜及原子力显微镜选取厚度在7nm的MoTe2薄层10。
5、利用PMMA作为支撑层将MoTe2薄层10转移至背栅介质层8及肖特基接触电极9上，在肖特基接触电极9边缘形成渐变空隙12。
6、在MoTe2薄层10的另一端光刻定义欧姆接触电极或近欧姆接触电极11所在的矩形图案，高真空先后沉积厚度为10 nm的 In和厚度为50 nm的 Au并剥离，完成欧姆接触电极或近欧姆接触电极11的加工。
对比例1：
1、在硅-氧化硅衬底6上光刻定义背栅电极7所在的矩形图形，高真空先后沉积厚度为5 nm的 Cr和厚度为50 nm 的Au并剥离，完成背栅电极7的加工。
2、通过机械剥离单晶获得25 nm厚的六方氮化硼（h-BN）薄层并转移至栅电极上，完成栅介质层8的加工。
3、机械剥离MoTe2单晶获取薄层样品，利用光学显微镜及原子力显微镜选取厚度在7nm的MoTe2薄层10。
4、利用PMMA作为支撑层将MoTe2薄层10转移至背栅介质层8上。
5、在MoTe2薄层10上利用光刻同时定义两端电极，之后高真空先后沉积厚度为5nm的Cr和厚度为50 nm的 Au并剥离，完成均匀栅控作用场效应晶体管对比例的加工。
将制得的实施例3中隧穿势垒晶体管器件和对比例1中均匀栅控作用的场效应晶体管器件在真空退火后测试。转移曲线及亚阈值摆幅对比如图11所示，在栅介质及沟道材料一致的情况下，相比于传统均匀栅场效应晶体管，隧穿势垒晶体管转移曲线中亚阈值段变化明显更为陡峭，同时开态电流接近，隧穿势垒晶体管的平均亚阈值摆幅相比传统均匀栅场效应晶体管显著降低。
实施例4：
1、在硅-氧化硅衬底6上光刻定义背栅电极7所在的矩形图形，高真空先后沉积厚度为5 nm的 Cr和厚度为50 nm 的Au并剥离，完成背栅电极7的加工。
2、在背栅电极7上光刻定义背栅介质层8所在的矩形图形，原子层沉积厚度为20nm的HfO2制备栅介质层8。
3、在背栅介质层8上光刻定义肖特基接触电极9所在的矩形图案，高真空沉积厚度为50 nm 的Au并剥离，完成肖特基接触电极9的加工。
4、将碳纳米管薄膜转移至栅介质层8及肖特基接触电极9上并用氧等离子体刻蚀成条形沟道。
5、在碳纳米管薄膜的另一端光刻定义欧姆接触电极或近欧姆接触电极11所在的矩形图案，高真空先后沉积10 nm厚的 Pd加50 nm厚的 Au并剥离，完成欧姆接触电极或近欧姆接触电极11的加工。
不同于上述实施例，制得CNT隧穿势垒晶体管器件在环境中测试，以保证其中作为肖特基接触的Au的功函数尽可能低，实现和碳纳米管的能带结构匹配。器件代表性转移曲线及亚阈值摆幅如图12所示，器件呈现P型行为，并实现亚阈值摆幅在一定范围内低于60mV/dec的热力学极限。
以上已经描述了本发明的实施例，上述说明是示例性的，并非穷尽性的，并且也不限于所披露的实施例。在不偏离所说明的各实施例的范围和精神的情况下，对于本技术领域的普通技术人员来说许多修改和变更都是显而易见的。因此，本发明的保护范围应该以权利要求的保护范围为准。
Claims (10)
1.一种具有超陡亚阈值摆幅的肖特基结型隧穿势垒晶体管，其特征在于，所述肖特基结型隧穿势垒晶体管包括：
衬底；
栅电极；
栅介质层；
半导体沟道；
一个与半导体沟道一端相连形成肖特基结的肖特基接触电极；以及
一个与半导体沟道另一端相连形成欧姆接触或者近欧姆接触的电极；
其中，当半导体沟道采用N型半导体时，肖特基接触电极采用费米能级在N型半导体价带顶以下的金属；或者当半导体沟道采用P型半导体时，肖特基接触电极采用费米能级在P型半导体导带顶以上的金属；
在肖特基接触电极边缘，从半导体沟道到肖特基接触电极的栅控电容逐渐减小。
2.根据权利要求1所述的肖特基结型隧穿势垒晶体管，其特征在于，半导体沟道为强N型半导体或强P型半导体。
3.根据权利要求1所述的肖特基结型隧穿势垒晶体管，其特征在于，栅电极的材料选自掺杂多晶硅、金属或半金属中的一种。
4.根据权利要求1所述的肖特基结型隧穿势垒晶体管，其特征在于，栅介质层的材料选自SiO2、Si3N4、六方氮化硼或高K栅介质材料中的一种。
5.根据权利要求1所述的肖特基结型隧穿势垒晶体管，其特征在于，栅控电容逐渐减小的结构为：栅介质层和半导体沟道之间存在渐变的空隙。
6.根据权利要求1所述的肖特基结型隧穿势垒晶体管，其特征在于，栅控电容逐渐减小的结构为：栅介质层从半导体沟道向肖特基接触电极的方向上逐渐变厚。
7.根据权利要求5所述的肖特基结型隧穿势垒晶体管，其特征在于，半导体沟道的材料选自范德华层状半导体薄膜或碳纳米管薄膜。
8.根据权利要求6所述的肖特基结型隧穿势垒晶体管，其特征在于，半导体沟道的材料选自Si、Ge、SiGe、GaAs、II-VI族的二元或三元化合物半导体、III-V族的二元或三元化合物半导体、IV-IV 族的二元或三元化合物半导体以及范德华层状半导体和碳纳米管薄膜中的一种。
9.一种如权利要求1、2、3、4、5和7中任一项所述的具有超陡亚阈值摆幅的肖特基结型隧穿势垒晶体管的制备方法，其特征在于，包括以下步骤：
1）在衬底上加工背栅电极；
2）在背栅电极上加工背栅介质层；
3）在背栅介质层上加工肖特基接触电极；
4）转移半导体沟道薄膜至肖特基接触电极上，同时在肖特基接触电极边缘引入半导体沟道与背栅介质层之间的渐变空隙；
5）在半导体沟道薄膜另一端加工欧姆接触电极或者近欧姆接触电极，得到背栅型肖特基结型隧穿势垒晶体管。
10.一种如权利要求1、2、3、4、6和8中任一项所述的具有超陡亚阈值摆幅的肖特基结型隧穿势垒晶体管的制备方法，其特征在于，包括以下步骤：
S1、在衬底上加工欧姆接触电极或近欧姆接触电极；
S2、沉积或转移半导体沟道材料至衬底上，使得半导体沟道材料的一端与欧姆接触电极或近欧姆接触电极连接；
S3、在半导体沟道材料的另一端加工肖特基接触电极；
S4、沉积或转移栅介质层，并且在肖特基接触电极边缘引入栅介质层厚度上的局部渐变；
S5、在栅介质层上加工顶栅电极，得到顶栅型肖特基结型隧穿势垒晶体管。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202310887762.7A CN116613201B (zh) | 2023-07-19 | 2023-07-19 | 一种具有超陡亚阈值摆幅的肖特基结型隧穿势垒晶体管及其制备方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202310887762.7A CN116613201B (zh) | 2023-07-19 | 2023-07-19 | 一种具有超陡亚阈值摆幅的肖特基结型隧穿势垒晶体管及其制备方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN116613201A true CN116613201A (zh) | 2023-08-18 |
| CN116613201B CN116613201B (zh) | 2023-09-26 |
Family
ID=87678691
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202310887762.7A Active CN116613201B (zh) | 2023-07-19 | 2023-07-19 | 一种具有超陡亚阈值摆幅的肖特基结型隧穿势垒晶体管及其制备方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN116613201B (zh) |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0774775A1 (en) * | 1995-11-16 | 1997-05-21 | Mitsubishi Denki Kabushiki Kaisha | Method of fabricating semiconductor device and semiconductor device fabricated thereby |
| JP2006294995A (ja) * | 2005-04-13 | 2006-10-26 | Nec Corp | 電界効果トランジスタ及びその製造方法 |
| JP2008192819A (ja) * | 2007-02-05 | 2008-08-21 | Toshiba Corp | 半導体装置 |
| WO2011147256A1 (en) * | 2010-05-26 | 2011-12-01 | Tsinghua University | Low schottky barrier semiconductor structure and method for forming the same |
| CN103745929A (zh) * | 2013-12-24 | 2014-04-23 | 上海新傲科技股份有限公司 | 肖特基势垒mosfet的制备方法 |
| CN106356405A (zh) * | 2016-09-06 | 2017-01-25 | 北京华碳元芯电子科技有限责任公司 | 一种异质结碳纳米管场效应晶体管及其制备方法 |
-
2023
- 2023-07-19 CN CN202310887762.7A patent/CN116613201B/zh active Active
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0774775A1 (en) * | 1995-11-16 | 1997-05-21 | Mitsubishi Denki Kabushiki Kaisha | Method of fabricating semiconductor device and semiconductor device fabricated thereby |
| JP2006294995A (ja) * | 2005-04-13 | 2006-10-26 | Nec Corp | 電界効果トランジスタ及びその製造方法 |
| JP2008192819A (ja) * | 2007-02-05 | 2008-08-21 | Toshiba Corp | 半導体装置 |
| WO2011147256A1 (en) * | 2010-05-26 | 2011-12-01 | Tsinghua University | Low schottky barrier semiconductor structure and method for forming the same |
| CN103745929A (zh) * | 2013-12-24 | 2014-04-23 | 上海新傲科技股份有限公司 | 肖特基势垒mosfet的制备方法 |
| CN106356405A (zh) * | 2016-09-06 | 2017-01-25 | 北京华碳元芯电子科技有限责任公司 | 一种异质结碳纳米管场效应晶体管及其制备方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN116613201B (zh) | 2023-09-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR101021736B1 (ko) | 쇼트키 장벽 양자 우물 공명 터널링 트랜지스터 | |
| KR100856437B1 (ko) | 반도체 디바이스 제조 방법 및 반도체 장치 | |
| US10546924B2 (en) | Fabrication of nanomaterial T-gate transistors with charge transfer doping layer | |
| US11532709B2 (en) | Field effect transistor including channel formed of 2D material | |
| CN102148255B (zh) | 具有隧穿介质层的栅控肖特基结场效应晶体管及形成方法 | |
| CN103384917B (zh) | 半导体基板及其制造方法 | |
| CN102054870A (zh) | 一种半导体结构及其形成方法 | |
| EP3134919B1 (en) | Tunable barrier transistors for high power electronics | |
| CN106887460A (zh) | 负电子压缩率‑超陡亚阈斜率场效应晶体管及其制备方法 | |
| Liu et al. | Highly stacked GeSi nanosheets and nanowires by low-temperature epitaxy and wet etching | |
| JP3875477B2 (ja) | 半導体素子 | |
| CN111933708B (zh) | 一种氮化镓mis-hemt钝化设计及其制备方法 | |
| CN116613201B (zh) | 一种具有超陡亚阈值摆幅的肖特基结型隧穿势垒晶体管及其制备方法 | |
| Jia et al. | Vertical SnS 2/Si heterostructure for tunnel diodes | |
| CN106024632A (zh) | 带隙改性Ge PMOS器件及其制备方法 | |
| CN116153933A (zh) | 一种GaN基CMOS器件及其制备方法 | |
| WO2022086764A1 (en) | Formation of gate all around device | |
| CN106981422B (zh) | 一种垂直tfet及其制造方法 | |
| WO2024007443A1 (zh) | 具有多阈值电压的GaN基HEMT结构、其制备方法及应用 | |
| US20230326925A1 (en) | Monolithic complementary field-effect transistors having carbon-doped release layers | |
| Morita et al. | Fabrication of epitaxial tunnel junction on tunnel field effect transistors | |
| US20230011006A1 (en) | Semiconductor device and manufacturing method thereof | |
| CN117794257A (zh) | 一种基于二维器件组成的超薄短通道隧穿晶闸管结构 | |
| CN113193041A (zh) | 一种锑化物量子阱cmos器件的结构及其制备方法 | |
| CN114038912A (zh) | 一种大阈值电压的常闭型高电子迁移率晶体管器件及其制备方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |