CN106887460A - 负电子压缩率‑超陡亚阈斜率场效应晶体管及其制备方法 - Google Patents

负电子压缩率‑超陡亚阈斜率场效应晶体管及其制备方法 Download PDF

Info

Publication number
CN106887460A
CN106887460A CN201710165309.XA CN201710165309A CN106887460A CN 106887460 A CN106887460 A CN 106887460A CN 201710165309 A CN201710165309 A CN 201710165309A CN 106887460 A CN106887460 A CN 106887460A
Authority
CN
China
Prior art keywords
gate dielectric
negatron
dielectric layer
compression ratio
conventional gate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201710165309.XA
Other languages
English (en)
Other versions
CN106887460B (zh
Inventor
黄如
王慧敏
黄芊芊
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Peking University
Original Assignee
Peking University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Peking University filed Critical Peking University
Priority to CN201710165309.XA priority Critical patent/CN106887460B/zh
Publication of CN106887460A publication Critical patent/CN106887460A/zh
Application granted granted Critical
Publication of CN106887460B publication Critical patent/CN106887460B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70Bipolar devices
    • H01L29/72Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B82NANOTECHNOLOGY
    • B82YSPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y40/00Manufacture or treatment of nanostructures
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1025Channel region of field-effect devices
    • H01L29/1029Channel region of field-effect devices of field-effect transistors
    • H01L29/1033Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007Multistep manufacturing processes
    • H01L29/66075Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234Bipolar junction transistors [BJT]
    • H01L29/66325Bipolar junction transistors [BJT] controlled by field-effect, e.g. insulated gate bipolar transistors [IGBT]

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Nanotechnology (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

本发明公开了一种负电子压缩率‑超陡亚阈斜率场效应晶体管及其制备方法。本发明在器件亚阈区,第一常规栅介质层和第二常规栅介质层构成常规栅介质电容,负电子压缩率栅介质层构成NEC电容,使得常规栅介质电容的电容大于NEC电容的绝对值,从而两个串联电容为负值,实现栅控制系数小于1,抑制了栅泄露电流,从而使栅压对沟道表面势有超常的控制能力使器件拥有超陡亚阈值斜率;并且,器件中NEC栅介质层在电子尺度的变化能够使其宏观特性不再回滞并且无材料疲劳性,所以在降低器件功耗的基础上,解决了传统铁电NCFET的问题,对于未来的低功耗集成电路产业发展,具有广阔应用前景。

Description

负电子压缩率-超陡亚阈斜率场效应晶体管及其制备方法
技术领域
本发明涉及场效应晶体管逻辑器件,具体涉及一种负电子压缩率-超陡亚阈斜率场效应晶体管及其制备方法。
背景技术
二十世纪以来,集成电路产业在经济和技术的双轮驱动下随着摩尔定律不断快速发展,如今,传统金属-氧化物半导体场效应晶体管MOSFET特征尺寸已经缩小至纳米尺度,然而随之面临的器件尺寸缩小带来的问题也日益严峻。器件不断的等比例缩小,使得短沟道效应越来越严重,热电子效应、漏致势垒降低效应以及漏PN结击穿等将引起关态电流的增大的问题,与此同时,传统MOSFET器件亚阈值斜率无法随着尺寸等比例缩小而同步减小,因为一方面受到热电势kT/q的限制,另一方面由于正电容分压使栅压对表面势的控制作用受到限制,导致器件功耗较高。因此解决功耗问题成为现在集成电路产业发展的燃眉之急。
而为了解决器件功耗高问题,在传统MOSFET方面,减薄氧化层厚度或者采用多栅甚至围栅器件,能够提高MOSFET栅压对沟道表面势控制作用,有效抑制短沟道效应,但是这种方式对栅控提高仍然有限。因此,为了利用超陡亚阈值斜率器件来降低功耗,一方面,采用新型导通机制替代传统MOSFET导通机制已经成为研究焦点,其中包括栅控P-I-N结构的隧穿场效应晶体管(TFET),通过隧穿开启机制突破传统MOSFET亚阈值斜率60的限制;另一方面,利用非常规栅氧化层材料形成负电容效应来放大栅压,也能够实现超陡亚阈值器件,包括以铁电为栅材料的负电容场效应晶体管NCFET。但是由于铁电材料晶格结构限制,铁电NCFET具有回滞大,频率依赖性大,材料易疲劳等问题。所以,利用其它机制材料来实现栅压放大成为紧迫的重要问题。
发明内容
针对以上现有技术中存在的问题,本发明提出了一种负电子压缩率场效应晶体管(NECFET),以实现超陡亚阈值斜率器件来降低器件应用功耗。
本发明的一个目的在于提出一种负电子压缩率超陡亚阈斜率场效应晶体管。
本发明的负电子压缩率超陡亚阈斜率场效应晶体管包括:衬底、源区、漏区、第一常规栅介质层、负电子压缩率NEC栅介质层、第二常规栅介质层、控制栅、隔离层、栅电极、源电极和漏电极;其中,在衬底上淀积常规栅介质材料形成第一常规栅介质层;负电子压缩率栅介质层转移至在第一常规栅介质层上,负电子压缩率栅介质层采用负电子压缩率材料;在负电子压缩率栅介质层上电子束蒸发种籽层材料,形成种籽层,自然氧化形成介质,在介质上淀积常规栅介质材料,与介质一起形成第二常规栅介质层;在第二常规栅介质层上形成控制栅;第一常规栅介质层、负电子压缩率NEC栅介质层、第二常规栅介质层和控制栅构成栅叠层;对栅叠层两端的衬底分别进行离子注入,分别形成源区和漏区;在源区、漏区和控制栅上淀积形成隔离层;在隔离层中形成接触孔,在接触孔中分别形成连接源区的源电极、连接控制栅的栅电极以及连接漏区的漏电极;第一常规栅介质层和第二常规栅介质层构成常规栅介质电容,负电子压缩率栅介质层构成NEC电容,两个电容串联;根据第一和第二常规栅介质层以及负电子压缩率栅介质层的材料,调整第一和第二常规栅介质层以及负电子压缩率栅介质层的厚度,使得常规栅介质电容的电容值大于NEC电容的电容值的绝对值,从而两个串联电容为负值,实现栅控制系数小于1,同时沟道表面势对栅压的响应大于1。
第一和第二常规栅介质层采用常规栅介质材料,常规栅介质材料为高k栅介质材料或氧化硅。负电子压缩率材料采用石墨烯、黑磷、硫化钼、硒化钨、过渡金属硫化物和强关联金属化合物中的一种。负电子压缩率材料是强关联系统、强轨道耦合能系统或者低电子态密度系统,能够实现电子压缩率<0,从而使其量子电容<0。
种籽层材料采用与第二常规栅介质层的材料能够兼容的金属,如铝、铪或锆。
本发明的另一个目的在于提供一种负电子压缩率超陡亚阈斜率场效应晶体管的制备方法。
本发明的负电子压缩率超陡亚阈斜率场效应晶体管的制备方法,包括以下步骤:
1)根据采用的常规栅介质材料和负电子压缩率材料的介电常数和有效质量,设计第一和第二常规栅介质层以及负电子压缩率栅介质层的厚度,使得常规栅介质电容的电容值大于NEC电容的电容值的绝对值,从而两个串联电容为负值,实现栅控制系数小于1,同时沟道表面势对栅压的响应大于1;
2)提供衬底;
3)生长常规栅介质材料,形成第一常规栅介质层;
4)提供负电子压缩率材料的生长基底,均匀淀积负电子压缩率材料;在上面盖上胶,并将生长基底刻蚀掉,将带有胶的负电子压缩率材料泡在去胶溶液中,去除胶,得到干净的负电子压缩率栅介质层;
5)负电子压缩率栅介质层转移至第一常规栅介质层上,退火去除残胶和杂质;
6)在负电子压缩率栅介质层上电子束蒸发一层种籽层材料,自然氧化形成介质,并淀积常规栅介质材料,与种子层自然氧化后形成的介质一起形成第二常规栅介质层;
7)淀积栅金属,并光刻刻蚀出控制栅的区域,形成控制栅,第一常规栅介质层、负电子压缩率NEC栅介质层、第二常规栅介质层和控制栅构成栅叠层;
8)光刻,对栅叠层两端的衬底分别进行离子注入,并进行快速高温退火杂质激活,分别形成源区和漏区;
9)淀积形成隔离层,光刻刻蚀形成接触孔,并金属化;淀积金属,在接触孔中分别形成连接源区的源电极、连接控制栅的栅电极以及连接漏区的漏电极。
其中,在步骤1)中,衬底材料采用绝缘体上的硅(SOI)、绝缘体上的锗(GOI)或II-VI、III-V和IV-IV族的二元或三元化合物中的一种,如Si、Ge、SiGe和GaAs。
在步骤2)中,生长常规栅介质材料采用常规热氧化、掺氮热氧化、化学气相淀积和物理气相淀积中的一种方法。
在步骤3)中,负电子压缩率材料的生长基底采用铜、氧化硅和蓝宝石中的一种。控制淀积负电子压缩率材料的厚度为1~5nm。负电子压缩率材料采用石墨烯、黑磷、硫化钼、硒化钨、过渡金属硫化物和强关联金属化合物中的一种。
在步骤6)中,种籽层材料采用与第二常规栅介质层的材料能够兼容的金属,如铝、铪或锆。
本发明的优点:
(1)由第一和第二常规栅介质层构成常规栅介质电容以及负电子压缩率栅介质层串联形成的总栅介质电容,在器件处于亚阈区时,NEC介质层电容小于0,并通过电容值匹配,使得总栅介质电容小于0,超常地提高沟道表面势对栅压变化的响应,能够获得超越传统MOSFET的栅压对导通电流的驱动能力,使器件获得超陡的亚阈值斜率;
(2)特殊的夹层栅结构将负电子压缩率栅介质层夹在其中,避免了负电子压缩率栅介质层与控制栅以及沟道的直接接触,从而有效地降低了泄露电流;
(3)负电子压缩率栅介质层,通过施加的电压改变电子云费米面的变化,材料的电子云为强关联体系,从电子尺度调控电子压缩率,而非晶格尺度,所以器件的宏观特性理论上将表现为无回滞,而且不受材料疲劳问题困扰;
(4)在制备第二常规栅介质层时,先在负电子压缩率栅介质层上淀积了一层种籽层,进行初步氧化,再进行ALD淀积,充分保护了负电子压缩率栅介质层料,形成均匀的材料与界面;
(5)制备工艺简单,与目前成熟的传统MOSFET相兼容。
本发明在器件亚阈区,第一常规栅介质层和第二常规栅介质层构成常规栅介质电容,负电子压缩率栅介质层构成NEC电容,使得常规栅介质电容的电容值大于NEC电容的电容值的绝对值,从而两个串联电容为负值,实现栅控制系数小于1,抑制了栅泄露电流,从而使栅压对沟道表面势有超常的控制能力使器件拥有超陡亚阈值斜率;并且,器件中NEC栅介质层在电子尺度的变化能够使其宏观特性不再回滞并且无材料疲劳性,所以在降低器件功耗的基础上,解决了传统铁电NCFET的问题,对于未来的低功耗集成电路产业发展,具有广阔应用前景。
附图说明
图1为本发明的负电子压缩率超陡亚阈斜率场效应晶体管的一个实施例的示意图;
图2(a)和(b)为定义器件区域的流程图;
图3(a)~(c)为本发明的负电子压缩率超陡亚阈斜率场效应晶体管的负电子压缩率栅介质层的制备方法的一个实施例的流程图;
图4至图7为本发明的负电子压缩率超陡亚阈斜率场效应晶体管的制备方法的一个实施例的流程图。
具体实施方式
下面结合附图,通过具体实施例,进一步阐述本发明。
如图1所示,本实施例的负电子压缩率超陡亚阈斜率场效应晶体管包括:衬底1、源区3、漏区4、第一常规栅介质层5、负电子压缩率NEC栅介质层7、第二常规栅介质层6、控制栅8、隔离层9、栅电极10、源电极11和漏电极12;其中,在衬底1上淀积常规栅介质材料形成第一常规栅介质层5;负电子压缩率栅介质层7转移至在第一常规栅介质层5上,负电子压缩率栅介质层7采用负电子压缩率材料;在负电子压缩率栅介质层7上电子束蒸发种籽层材料形成种籽层,自然氧化形成介质,在介质上淀积常规栅介质材料,与介质一起形成第二常规栅介质层6;在第二常规栅介质层6上形成控制栅8;第一常规栅介质层5、负电子压缩率NEC栅介质层、第二常规栅介质层6和控制栅8构成栅叠层;对栅叠层两端的衬底1分别进行离子注入,分别形成源区3和漏区4;在源区3、漏区4和控制栅8上淀积形成隔离层9;在隔离层9中形成接触孔,在接触孔中分别形成连接源区3的源电极11、连接控制栅8的栅电极10以及连接漏区4的漏电极12。
在本实施例中,衬底采用体硅硅片;第一和第二常规栅介质层采用Al2O3,厚度为1~5nm,总电容值为0.7e-3~3.5e-3F/m2;负电子压缩率栅介质层采用单层石墨烯,负电容值达-1~2e-2F/m2;种籽层材料采用铝。
本实施例的负电子压缩率超陡亚阈斜率场效应晶体管的制备方法,包括以下步骤:
1)根据第一和第二常规栅介质层以及负电子压缩率栅介质层的材料,设计第一和第二常规栅介质层以及负电子压缩率栅介质层的厚度,使得常规栅介质电容的电容值大于NEC电容的电容值的绝对值,从而两个串联电容为负值,实现栅控制系数小于1;
2)提供衬底1,衬底采用体硅硅片,掺杂浓度为轻掺杂,随后光刻刻蚀,不去胶淀积厚度为300nm的氧化层SiO2为场氧区2,如图2(a)所示,光刻剥离SiO2,定义出器件区域,如图2(b)所示;
3)生长常规栅介质材料Al2O3,厚度为1~5nm,并控制淀积的厚度,形成第一常规栅介质层;
4)提供负电子压缩率材料的生长基底,采用铜箔,利用化学气相沉积法生长大片均匀单层石墨烯;并在石墨烯上盖上PMMA胶,如图3(a)所示,刻蚀底部的铜箔,如图3(b)所示,将PMMA胶连带石墨烯泡入丙酮溶液中,直至去除PMMA胶,得到干净的负电子压缩率栅介质层,如图3(c)所示;
5)负电子压缩率栅介质层7转移至第一常规栅介质层5上,并在管式炉中,通氩气,300℃退火去除残胶,如图4所示;
6)在负电子压缩率栅介质层上电子束蒸发一层1nm的金属铝,自然氧化形成介质,原子层沉积法淀积常规栅介质材料Al2O3,厚度为1~5nm,与种子层自然氧化后形成的介质一起形成第二常规栅介质层6,如图5所示;
7)淀积栅金属,并光刻刻蚀定义出控制栅的图形,形成控制栅8,第一常规栅介质层5、负电子压缩率栅介质层7、第二常规栅介质层6和控制栅8构成栅叠层;
8)光刻,对栅叠层两端的衬底分别进行离子注入,并进行快速高温退火杂质激活,分别形成源区3和漏区4,如图6所示;
9)淀积形成隔离层9,光刻刻蚀形成接触孔,并金属化;淀积金属,在接触孔中分别形成连接源区的源电极11、连接控制栅的栅电极10以及连接漏区的漏电极12,如图7所示。
最后需要注意的是,公布实施例的目的在于帮助进一步理解本发明,但是本领域的技术人员可以理解:在不脱离本发明及所附的权利要求的精神和范围内,各种替换和修改都是可能的。因此,本发明不应局限于实施例所公开的内容,本发明要求保护的范围以权利要求书界定的范围为准。

Claims (10)

1.一种负电子压缩率超陡亚阈斜率场效应晶体管,其特征在于,所述隧穿场效应晶体管包括:衬底、源区、漏区、第一常规栅介质层、负电子压缩率NEC栅介质层、第二常规栅介质层、控制栅、隔离层、栅电极、源电极和漏电极;其中,在衬底上淀积常规栅介质材料形成第一常规栅介质层;负电子压缩率栅介质层转移至在第一常规栅介质层上,所述负电子压缩率栅介质层采用负电子压缩率材料;在负电子压缩率栅介质层上电子束蒸发种籽层材料,形成种籽层,自然氧化形成介质,在介质上淀积常规栅介质材料,与介质一起形成第二常规栅介质层;在第二常规栅介质层上形成控制栅;所述第一常规栅介质层、负电子压缩率栅介质层、第二常规栅介质层和控制栅构成栅叠层;对栅叠层两端的衬底分别进行离子注入,分别形成源区和漏区;在源区、漏区和控制栅上淀积形成隔离层;在隔离层中形成接触孔,在接触孔中分别形成连接源区的源电极、连接控制栅的栅电极以及连接漏区的漏电极;第一常规栅介质层和第二常规栅介质层构成常规栅介质电容,负电子压缩率栅介质层构成NEC电容,两个电容串联;根据第一和第二常规栅介质层以及负电子压缩率栅介质层的材料,调整第一和第二常规栅介质层以及负电子压缩率栅介质层的厚度,使得常规栅介质电容的电容值大于NEC电容的电容值的绝对值,从而两个串联电容为负值,实现栅控制系数小于1,同时沟道表面势对栅压的响应大于1。
2.如权利要求1所述的隧穿场效应晶体管,其特征在于,所述第一和第二常规栅介质层采用常规栅介质材料,常规栅介质材料为高k栅介质材料或氧化硅。
3.如权利要求1所述的隧穿场效应晶体管,其特征在于,所述负电子压缩率材料采用石墨烯、黑磷、硫化钼、硒化钨、过渡金属硫化物和强关联金属化合物中的一种。
4.如权利要求1所述的隧穿场效应晶体管,其特征在于,所述种籽层材料采用与第二常规栅介质层的材料能够兼容的金属。
5.如权利要求4所述的隧穿场效应晶体管,其特征在于,所述种籽层材料采用铝、铪或锆。
6.一种负电子压缩率超陡亚阈斜率场效应晶体管的制备方法,其特征在于,所述制备方法包括以下步骤:
1)根据采用的常规栅介质材料和负电子压缩率材料的介电常数和有效质量,设计第一和第二常规栅介质层以及负电子压缩率栅介质层的厚度,使得常规栅介质电容的电容值大于NEC电容的电容值的绝对值,从而两个串联电容为负值,实现栅控制系数小于1,同时沟道表面势对栅压的响应大于1;
2)提供衬底;
3)生长常规栅介质材料,形成第一常规栅介质层;
4)提供负电子压缩率材料的生长基底,均匀淀积负电子压缩率材料;在上面盖上胶,并将生长基底刻蚀掉,将带有胶的负电子压缩率材料泡在去胶溶液中,去除胶,得到干净的负电子压缩率栅介质层;
5)负电子压缩率栅介质层转移至第一常规栅介质层上,退火去除残胶和杂质;
6)在负电子压缩率栅介质层上电子束蒸发一层种籽层材料,自然氧化形成介质,并淀积常规栅介质材料,与种子层自然氧化后形成的介质一起形成第二常规栅介质层;
7)淀积栅金属,并光刻刻蚀出控制栅的区域,形成控制栅,第一常规栅介质层、负电子压缩率NEC栅介质层、第二常规栅介质层和控制栅构成栅叠层;
8)光刻,对栅叠层两端的衬底分别进行离子注入,并进行快速高温退火杂质激活,分别形成源区和漏区;
9)淀积形成隔离层,光刻刻蚀形成接触孔,并金属化;淀积金属,在接触孔中分别形成连接源区的源电极、连接控制栅的栅电极以及连接漏区的漏电极。
7.如权利要求6所述的制备方法,其特征在于,在步骤2)中,生长常规栅介质材料采用常规热氧化、掺氮热氧化、化学气相淀积和物理气相淀积中的一种方法。
8.如权利要求6所述的制备方法,其特征在于,在步骤3)中,负电子压缩率材料的生长基底采用铜、氧化硅和蓝宝石中的一种。
9.如权利要求6所述的制备方法,其特征在于,在步骤3)中,负电子压缩率材料采用石墨烯、黑磷、硫化钼、硒化钨、过渡金属硫化物和强关联金属化合物中的一种。
10.如权利要求6所述的制备方法,其特征在于,在步骤6)中,种籽层材料采用与第二常规栅介质层的材料能够兼容的金属。
CN201710165309.XA 2017-03-20 2017-03-20 负电子压缩率-超陡亚阈斜率场效应晶体管及其制备方法 Active CN106887460B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201710165309.XA CN106887460B (zh) 2017-03-20 2017-03-20 负电子压缩率-超陡亚阈斜率场效应晶体管及其制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201710165309.XA CN106887460B (zh) 2017-03-20 2017-03-20 负电子压缩率-超陡亚阈斜率场效应晶体管及其制备方法

Publications (2)

Publication Number Publication Date
CN106887460A true CN106887460A (zh) 2017-06-23
CN106887460B CN106887460B (zh) 2019-06-07

Family

ID=59181991

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710165309.XA Active CN106887460B (zh) 2017-03-20 2017-03-20 负电子压缩率-超陡亚阈斜率场效应晶体管及其制备方法

Country Status (1)

Country Link
CN (1) CN106887460B (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108400165A (zh) * 2018-03-22 2018-08-14 武汉大学 低功耗氮化镓基负电容场效应晶体管及制备方法
CN111987153A (zh) * 2020-09-15 2020-11-24 电子科技大学 一种具有超低功耗的场效应晶体管及其制备方法
CN112816790A (zh) * 2021-02-02 2021-05-18 北京大学 一种量子电容测量系统及其测量方法
CN113363317A (zh) * 2021-06-06 2021-09-07 复旦大学 一种负量子电容器件及其制备方法

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2021037335A1 (en) * 2019-08-26 2021-03-04 National Center For Scientific Research Demokritos A negative quantum capacitance field effect transistor

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101783366A (zh) * 2010-02-11 2010-07-21 复旦大学 一种石墨烯mos晶体管的制备方法
CN102184849A (zh) * 2011-04-27 2011-09-14 中国科学院上海微系统与信息技术研究所 石墨烯基场效应晶体管的制备方法
CN103594376A (zh) * 2013-11-08 2014-02-19 北京大学 一种结调制型隧穿场效应晶体管及其制备方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101783366A (zh) * 2010-02-11 2010-07-21 复旦大学 一种石墨烯mos晶体管的制备方法
CN102184849A (zh) * 2011-04-27 2011-09-14 中国科学院上海微系统与信息技术研究所 石墨烯基场效应晶体管的制备方法
CN103594376A (zh) * 2013-11-08 2014-02-19 北京大学 一种结调制型隧穿场效应晶体管及其制备方法

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108400165A (zh) * 2018-03-22 2018-08-14 武汉大学 低功耗氮化镓基负电容场效应晶体管及制备方法
CN111987153A (zh) * 2020-09-15 2020-11-24 电子科技大学 一种具有超低功耗的场效应晶体管及其制备方法
CN111987153B (zh) * 2020-09-15 2022-10-11 电子科技大学 一种具有超低功耗的场效应晶体管及其制备方法
CN112816790A (zh) * 2021-02-02 2021-05-18 北京大学 一种量子电容测量系统及其测量方法
CN113363317A (zh) * 2021-06-06 2021-09-07 复旦大学 一种负量子电容器件及其制备方法
CN113363317B (zh) * 2021-06-06 2023-01-06 复旦大学 一种负量子电容器件及其制备方法

Also Published As

Publication number Publication date
CN106887460B (zh) 2019-06-07

Similar Documents

Publication Publication Date Title
CN106887460A (zh) 负电子压缩率‑超陡亚阈斜率场效应晶体管及其制备方法
CN102148255B (zh) 具有隧穿介质层的栅控肖特基结场效应晶体管及形成方法
TW201025605A (en) FinFET with longitudinal stress in a channel
CN104362176B (zh) 高开关比的自对准双栅小带隙半导体晶体管及制备方法
CN102054870A (zh) 一种半导体结构及其形成方法
CN105097701A (zh) 静态存储单元的形成方法
CN103000669A (zh) 类金刚石衬底上源漏掩埋型石墨烯晶体管器件和制作方法
CN104332500A (zh) 一种阻变栅隧穿场效应晶体管及制备方法
CN110416311A (zh) 一种非对称沟道介质环场效应晶体管
Yokoyama et al. Ultrathin body InGaAs-on-insulator metal–oxide–semiconductor field-effect transistors with InP passivation layers on Si substrates fabricated by direct wafer bonding
CN104347692B (zh) 抑制输出非线性开启的隧穿场效应晶体管及其制备方法
CN108417636A (zh) 一种二维相变场效应晶体管及其制备方法
CN106601815A (zh) 一种环栅结构场效应晶体管及其制备方法
CN102214611B (zh) 以空气为侧墙的围栅硅纳米线晶体管的制备方法
CN103928342B (zh) 一种硅纳米线隧穿场效应晶体管及其制作方法
US9390913B2 (en) Semiconductor dielectric interface and gate stack
CN104064463A (zh) 晶体管及其形成方法
CN106558489A (zh) 一种纳米线结构、围栅纳米线器件及其制造方法
CN102738161B (zh) 一种双多晶双应变混合晶面Si基BiCMOS集成器件及制备方法
Larki et al. Pinch-off effect in p-type double gate and single gate junctionless silicon nanowire transistor fabricated by Atomic Force Microscopy Nanolithography
CN102117835A (zh) 一种具有超陡亚阈值斜率的阻变场效应晶体管及其制备方法
CN116613201B (zh) 一种具有超陡亚阈值摆幅的肖特基结型隧穿势垒晶体管及其制备方法
CN105390531B (zh) 一种隧穿场效应晶体管的制备方法
US20230326925A1 (en) Monolithic complementary field-effect transistors having carbon-doped release layers
CN110350030B (zh) 三维锗及锗硅垂直沟道晶体管的制备方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant