CN102214611B - 以空气为侧墙的围栅硅纳米线晶体管的制备方法 - Google Patents

以空气为侧墙的围栅硅纳米线晶体管的制备方法 Download PDF

Info

Publication number
CN102214611B
CN102214611B CN201110139305A CN201110139305A CN102214611B CN 102214611 B CN102214611 B CN 102214611B CN 201110139305 A CN201110139305 A CN 201110139305A CN 201110139305 A CN201110139305 A CN 201110139305A CN 102214611 B CN102214611 B CN 102214611B
Authority
CN
China
Prior art keywords
sin
preparation
side wall
etching
polysilicon
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201110139305A
Other languages
English (en)
Other versions
CN102214611A (zh
Inventor
黄如
诸葛菁
樊捷闻
艾玉杰
王润声
黄欣
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Peking University
Semiconductor Manufacturing International Beijing Corp
Original Assignee
Peking University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Peking University filed Critical Peking University
Priority to CN201110139305A priority Critical patent/CN102214611B/zh
Publication of CN102214611A publication Critical patent/CN102214611A/zh
Application granted granted Critical
Publication of CN102214611B publication Critical patent/CN102214611B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Element Separation (AREA)
  • Thin Film Transistor (AREA)

Abstract

本发明公布了一种以空气为侧墙的围栅硅纳米线晶体管的制备方法。包括：隔离并淀积与Si有高刻蚀选择比的材料；定义Fin硬掩膜；形成Si Fin条；淀积多晶硅；注入多晶硅；淀积SiN；定义沟道和大源漏区；形成Si Fin和大源漏；淀积SiN；刻蚀SiN形成SiN侧墙；氧化形成纳米线；形成悬空纳米线；形成栅氧化层；淀积多晶硅；注入多晶硅；光刻定义栅线条；通过刻蚀将光刻胶上的图形转移到多晶硅上；腐蚀SiN；淀积SiO2，形成空气侧墙；退火激活杂质；采用常规CMOS后端工艺完成后续流程，完成器件制备。本发明提供的方法与CMOS工艺流程相兼容，空气侧墙的引入能有效减小器件的寄生电容，提高器件瞬态响应特性，适用于高性能逻辑电路应用。

Description

以空气为侧墙的围栅硅纳米线晶体管的制备方法
技术领域
本发明属于CMOS超大规模集成电路(ULSI)制造技术领域，具体涉及一种以空气为侧墙的围栅硅纳米线晶体管的制备方法。
背景技术
随着器件尺寸缩小到深亚微米，传统平面晶体管的栅控能力减弱，短沟道效应越来越明显，导致一系列问题，如阈值电压漂移、亚阈值斜率增加、亚阈区泄漏电流增加、漏致势垒降低效应等等。为了抑制日益恶化的短沟道效应，可以采用多栅结构，增加栅对沟道的控制能力。多栅结构的极致为围栅硅纳米线结构，由于围栅结构优秀的栅控能力和一维准弹道输运潜力，围栅硅纳米线晶体管能够获得非常好的亚阈值特性、提高电流开关比、增强电流驱动能力。另外，还具有良好的CMOS工艺兼容能力，因此围栅硅纳米线晶体管被认为是一种未来有希望取代平面晶体管的器件。
但是由于其围栅、纳米级沟道的结构特点，其本征电容较小，栅和源漏之间的边缘(fringing)寄生电容不可忽略，如图1所示，从而严重影响器件的瞬态响应特性。
为了减小寄生电容，可以采用较低介电常数的材料作为侧墙，能够减小栅和源漏之间的电容耦合效应，从而减小边缘寄生电容。空气具有极低的介电常数，以空气为侧墙的围栅硅纳米线器件沿着沟道方向的剖面图如图2所示。
由于纳米线独特的三维结构，如何形成空气侧墙需要特殊的工艺流程设计，这方面的研究目前未见报道。
发明内容
本发明的目的是提供一种以空气为侧墙的围栅硅纳米线晶体管的制备方法。该晶体管在SOI(Silicon-On-Insulator，绝缘衬底上的硅)衬底上制备。
本发明提供的技术方案如下：
一种以空气为侧墙的围栅硅纳米线晶体管的制备方法，其特征在于，在SOI衬底上制备，包括如下步骤：
1)隔离工艺；
2)淀积与Si有较高刻蚀选择比的材料A(如SiN、SiO2等)；
3)光刻定义硬掩膜；
4)通过刻蚀将光刻胶上的图形转移到材料A硬掩膜上，再通过刻蚀，将图形从硬掩膜转移到Si上，形成Si Fin(鳍状Si细线条)条；
5)淀积多晶硅；
6)注入多晶硅；
7)淀积SiN；
8)光刻定义沟道和大源漏区；
9)刻蚀SiN，刻蚀多晶硅，形成Si Fin和大源漏；
10)淀积SiN；
11)刻蚀SiN，形成SiN侧墙；
12)氧化，形成纳米线；
13)湿法去除氧化层，形成悬空纳米线；
14)形成栅氧化层；
15)淀积多晶硅；
16)注入多晶硅；
17)光刻定义栅线条；
18)通过刻蚀将光刻胶上的图形转移到多晶硅上；
19)湿法腐蚀SiN，将源漏上方的SiN和SiN侧墙去除干净；
20)淀积SiO2，形成空气侧墙；
21)退火激活杂质；
22)采用常规CMOS后端工艺完成后续流程，完成器件制备。
所述步骤1)采用硅岛隔离。所述步骤2)采用的淀积材料是SiN或SiO2，或者其他与Si有较高刻蚀选择比的材料。
所述步骤4)、18)均采用的是各向异性干法刻蚀技术。
所述步骤2)、5)、7)、10)、15)、20)采用的是化学气相淀积方法。
所述步骤9)采用的是各向异性干法刻蚀技术，Si Fin周围的多晶硅被刻蚀掉，而Si Fin由于其顶部的SiN硬掩模而得以保留。
所述步骤11)采用的是各向异性干法刻蚀，要保证源漏上方仍然有SiN保留而不是全部被刻蚀掉。
所述步骤12)采用的是干氧氧化或氢氧合成氧化。
所述步骤13)采用的是氢氟酸去掉氧化层。
所述步骤14)采用的是干氧氧化形成SiO2介质层或采用其他高介电常数的介质层。
所述步骤19)采用的是用170℃浓磷酸去除SiN。
本发明的有益效果：本发明提供的以空气为侧墙的硅纳米线晶体管的制备方法，与CMOS工艺流程相兼容，空气侧墙的引入能有效减小器件的寄生电容，提高器件瞬态响应特性，适用于高性能逻辑电路应用。
附图说明
图1围栅硅纳米线器件边缘电容示意图
图2SiO2和空气侧墙的围栅硅纳米线器件沿着沟道方向的截面图
图3到图13是实施实例的工艺流程图，图中各层材料的说明如下：
1-Si      2-埋氧化层
3-SiN    4-多晶硅
5-SiO26-空气
具体实施方式
下面结合附图和具体实施例对本发明作进一步阐述。
实施例1：空气侧墙的围栅硅纳米线器件的工艺制备流程如下：
从SOI衬底(埋氧化层上的Si厚度为
Figure GDA0000143409290000031
)出发：
1.采用硅岛隔离方法
2.低压化学气相淀积(LPCVD)
Figure GDA0000143409290000032
3.光刻定义Fin条硬掩膜
4.采用反应离子刻蚀技术(RIE)刻蚀并去胶清洗，如图3所示
5.感应耦合等离子(ICP)刻蚀
Figure GDA0000143409290000034
形成Si Fin条，如图4所示
6.低压化学气相淀积(LPCVD)多晶硅
7.As注入，能量50keV，剂量4×1015cm-2，如图5所示
8.低压化学气相淀积(LPCVD)
Figure GDA0000143409290000041
如图6所示
9.光刻定义沟道和大源漏区
10.采用反应离子刻蚀技术(RIE)刻蚀
11.感应耦合等离子(ICP)刻蚀多晶硅
Figure GDA0000143409290000043
形成Si Fin和大源漏，并去胶清洗，如图7所示
12.低压化学气相淀积(LPCVD)
Figure GDA0000143409290000044
13.采用反应离子刻蚀技术(RIE)刻蚀
Figure GDA0000143409290000045
形成SiN侧墙，如图8所示
14.干氧氧化，形成硅纳米线
15.采用缓冲氢氟酸(BHF)将干氧氧化的SiO2腐蚀掉，形成悬空纳米线，如图9所示
16.栅氧氧化，形成5纳米栅氧化层
17.低压化学气相淀积(LPCVD)多晶硅
Figure GDA0000143409290000046
如图10所示
18.As注入，能量50KeV，剂量4×1015，如图11所示
19.光刻定义栅线条
20.感应耦合等离子(ICP)刻蚀多晶硅
Figure GDA0000143409290000047
形成多晶硅栅线条，并去胶清洗，如图12所示
21.170℃浓磷酸选择腐蚀SiN，将源漏上方的SiN和SiN侧墙去除干净
22.低压化学气相淀积(LPCVD)
Figure GDA0000143409290000048
形成空气侧墙，如图13所示
23.氮气中1050℃快速热退火(RTP)5秒钟，激活杂质
24.光刻金属接触孔
25.采用反应离子刻蚀技术(RIE)刻蚀采用缓冲氢氟酸(BHF)将孔内剩余的氧化硅腐蚀干净，去胶清洗
26.溅射Ti/Al，
Figure GDA00001434092900000410
27.光刻金属引线
28.RIE刻蚀Al/Ti
Figure GDA00001434092900000411
去胶清洗
29.N2+H2中430℃下退火30分钟，合金化，器件制备完成
实施例2：如实施实例1，不同之处在于下面几个步骤：
1.采用LOCOS隔离方法
2.低压化学气相淀积(LPCVD)
Figure GDA00001434092900000412
4.采用反应离子刻蚀技术(RIE)刻蚀并去胶清洗
14.采用氢氧合成氧化，形成纳米线
15.采用缓冲氢氟酸(BHF)将氢氧合成氧化的SiO2腐蚀掉，形成悬空纳米线

Claims (10)

1.一种以空气为侧墙的围栅硅纳米线晶体管的制备方法，其特征在于，在SOI衬底上制备，包括如下步骤：
1)隔离工艺；
2)淀积与Si有较高刻蚀选择比的材料A；
3)光刻定义硬掩膜；
4)通过刻蚀将光刻胶上的图形转移到材料A硬掩膜上，再通过刻蚀，将图形从硬掩膜转移到Si上，形成Si Fin条；
5)淀积多晶硅；
6)注入多晶硅；
7)淀积SiN；
8)光刻定义沟道和大源漏区；
9)刻蚀SiN，刻蚀多晶硅，形成Si Fin和大源漏；
10)淀积SiN；
11)刻蚀SiN，形成SiN侧墙；
12)氧化，形成纳米线；
13)湿法去除氧化层，形成悬空纳米线；
14)形成栅氧化层；
15)淀积多晶硅；
16)注入多晶硅；
17)光刻定义栅线条；
18)通过刻蚀将光刻胶上的图形转移到多晶硅上；
19)湿法腐蚀SiN，将源漏上方的SiN和SiN侧墙去除干净；
20)淀积SiO2，形成空气侧墙；
21)退火激活杂质；
22)采用常规CMOS后端工艺完成后续流程，完成器件制备。
2.如权利要求1所述的制备方法，其特征在于，所述步骤1)采用硅岛隔离。
3.如权利要求1所述的制备方法，其特征在于，所述步骤4)、18)均采用的是各向异性干法刻蚀技术。
4.如权利要求1所述的制备方法，其特征在于，所述步骤2)、5)、7)、10)、15)、20)采用的是化学气相淀积方法。
5.如权利要求1所述的制备方法，其特征在于，所述步骤9)采用的是各向异性干法刻蚀技术，Si Fin周围的多晶硅被刻蚀掉，而Si Fin由于其顶部的SiN硬掩模而得以保留。
6.如权利要求1所述的制备方法，其特征在于，所述步骤11)采用的是各向异性干法刻蚀，要保证源漏上方仍然有SiN保留而不是全部被刻蚀掉。
7.如权利要求1所述的制备方法，其特征在于，所述步骤12)采用的是干氧氧化或氢氧合成氧化。
8.如权利要求1所述的制备方法，其特征在于，所述步骤13)采用的是氢氟酸去掉氧化层。
9.如权利要求1所述的制备方法，其特征在于，所述步骤14)采用的是干氧氧化形成SiO2介质层。
10.如权利要求1所述的制备方法，其特征在于，所述步骤19)采用的是用170℃浓磷酸去除SiN。
CN201110139305A 2011-05-27 2011-05-27 以空气为侧墙的围栅硅纳米线晶体管的制备方法 Active CN102214611B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201110139305A CN102214611B (zh) 2011-05-27 2011-05-27 以空气为侧墙的围栅硅纳米线晶体管的制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201110139305A CN102214611B (zh) 2011-05-27 2011-05-27 以空气为侧墙的围栅硅纳米线晶体管的制备方法

Publications (2)

Publication Number Publication Date
CN102214611A CN102214611A (zh) 2011-10-12
CN102214611B true CN102214611B (zh) 2012-10-10

Family

ID=44745865

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201110139305A Active CN102214611B (zh) 2011-05-27 2011-05-27 以空气为侧墙的围栅硅纳米线晶体管的制备方法

Country Status (1)

Country Link
CN (1) CN102214611B (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102364660A (zh) * 2011-10-28 2012-02-29 北京大学 一种基于普通光刻和氧化工艺的超细线条制备方法
CN102509697A (zh) * 2011-11-01 2012-06-20 北京大学 一种制备超细线条的方法
CN103456609B (zh) * 2012-06-05 2016-04-20 中芯国际集成电路制造(上海)有限公司 一种全包围栅极器件形成纳米线的方法
CN104282575B (zh) * 2014-09-26 2017-06-06 北京大学 一种制备纳米尺度场效应晶体管的方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1577734A (zh) * 2003-07-28 2005-02-09 英特尔公司 制造超窄沟道半导体器件的方法
US6855606B2 (en) * 2003-02-20 2005-02-15 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor nano-rod devices

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100757328B1 (ko) * 2006-10-04 2007-09-11 삼성전자주식회사 단전자 트랜지스터 및 그 제조 방법
US20080128760A1 (en) * 2006-12-04 2008-06-05 Electronics And Telecommunications Research Institute Schottky barrier nanowire field effect transistor and method for fabricating the same
US7994040B2 (en) * 2007-04-13 2011-08-09 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device and fabrication thereof

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6855606B2 (en) * 2003-02-20 2005-02-15 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor nano-rod devices
CN1577734A (zh) * 2003-07-28 2005-02-09 英特尔公司 制造超窄沟道半导体器件的方法

Also Published As

Publication number Publication date
CN102214611A (zh) 2011-10-12

Similar Documents

Publication Publication Date Title
CN102214595B (zh) 一种空气为侧墙的围栅硅纳米线晶体管的制备方法
CN102214596B (zh) 一种以空气为侧墙的围栅硅纳米线晶体管的制备方法
US9419106B2 (en) Non-planar transistors and methods of fabrication thereof
US9190486B2 (en) Integrated circuits and methods for fabricating integrated circuits with reduced parasitic capacitance
TWI485854B (zh) 於三維電晶體中基於應變隔離材料之應變工程
US8728885B1 (en) Methods of forming a three-dimensional semiconductor device with a nanowire channel structure
US8227316B2 (en) Method for manufacturing double gate finFET with asymmetric halo
TWI503980B (zh) 雙閘極鰭式電晶體及其製造及運作方法
CN103311123B (zh) 半导体器件制造方法
CN102142376B (zh) 硅纳米线围栅器件的制备方法
CN102468161A (zh) 一种场效应晶体管的制备方法
CN103151269B (zh) 制备源漏准soi多栅结构器件的方法
CN102214611B (zh) 以空气为侧墙的围栅硅纳米线晶体管的制备方法
CN103515283B (zh) 半导体器件制造方法
CN102832135A (zh) 锗、三五族半导体材料衬底上制备FinFET的方法
CN113178491A (zh) 一种负电容场效应晶体管及其制备方法、一种半导体器件
CN108807179A (zh) 半导体结构及其形成方法
CN110211882B (zh) 制作增强utbb fdsoi器件的方法和结构
CN102208351B (zh) 空气侧墙围栅硅纳米线晶体管的制备方法
CN111383994B (zh) 半导体结构及其形成方法
CN103730367A (zh) 半导体器件制造方法
CN104167363A (zh) 在FinFET器件上形成离子注入侧墙保护层的方法
US9412820B2 (en) Semiconductor device with thinned channel region and related methods
US20220246742A1 (en) Gate all around device with fully-depleted silicon-on-insulator
CN106098783A (zh) 一种低功耗鳍式场效应晶体管及其制备方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
ASS Succession or assignment of patent right

Owner name: BEIJING UNIV.

Effective date: 20130523

Owner name: SEMICONDUCTOR MANUFACTURING INTERNATIONAL (BEIJING

Free format text: FORMER OWNER: BEIJING UNIV.

Effective date: 20130523

C41 Transfer of patent application or patent right or utility model
COR Change of bibliographic data

Free format text: CORRECT: ADDRESS; FROM: 100871 HAIDIAN, BEIJING TO: 100176 DAXING, BEIJING

TR01 Transfer of patent right

Effective date of registration: 20130523

Address after: 100176 No. 18, Wenchang Avenue, Beijing economic and Technological Development Zone

Patentee after: Semiconductor Manufacturing International (Beijing) Corporation

Patentee after: Peking University

Address before: 100871 Beijing the Summer Palace Road, Haidian District, No. 5

Patentee before: Peking University