CN102509697A - 一种制备超细线条的方法 - Google Patents

一种制备超细线条的方法 Download PDF

Info

Publication number
CN102509697A
CN102509697A CN2011103397620A CN201110339762A CN102509697A CN 102509697 A CN102509697 A CN 102509697A CN 2011103397620 A CN2011103397620 A CN 2011103397620A CN 201110339762 A CN201110339762 A CN 201110339762A CN 102509697 A CN102509697 A CN 102509697A
Authority
CN
China
Prior art keywords
lines
silicon nitride
oxidation
silicon
thin lines
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN2011103397620A
Other languages
English (en)
Inventor
黄如
孙帅
艾玉杰
樊捷闻
王润声
许晓燕
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Peking University
Original Assignee
Peking University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Peking University filed Critical Peking University
Priority to CN2011103397620A priority Critical patent/CN102509697A/zh
Priority to PCT/CN2011/083254 priority patent/WO2013063838A1/zh
Publication of CN102509697A publication Critical patent/CN102509697A/zh
Priority to US13/543,704 priority patent/US8372752B1/en
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H01L29/0665—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body the shape of the body defining a nanostructure
    • H01L29/0669—Nanowires or nanotubes
    • H01L29/0676—Nanowires or nanotubes oriented perpendicular or at an angle to a substrate
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y40/00—Manufacture or treatment of nanostructures

Landscapes

  • Engineering & Computer Science (AREA)
  • Nanotechnology (AREA)
  • Chemical & Material Sciences (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Ceramic Engineering (AREA)
  • Materials Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Weting (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

本发明公开了一种制备超细纳米线条的方法，属于微电子半导体器件晶体管制造的技术领域。该方法将掩膜阻挡氧化及分步氧化工艺相结合来得到悬空超细线条。制备出的悬空超细线条直径可由淀积氮化硅的厚度和两次氧化分别通过时间及温度来精确地控制在20nm，且干法氧化速度较慢，所以对最终细线条的尺寸可以得到精确地控制；同时利用此方法制备超细线条，成本低，可行性高。

Description

一种制备超细线条的方法
技术领域
本发明属于微电子半导体器件晶体管制造的技术领域，具体是一种基于掩膜阻挡氧化及分步氧化工艺相结合来制备超细线条方法。
背景技术
随着集成电路工业的发展，集成度要求越来越高，对场效应晶体管的特征尺寸也就要求不断的按比例缩小，同时追求着更号的性能和更低得生产成本。生产中，光刻技术就提出了越来越高的要求。电子束光刻在光刻技术中，以其对图形的尺寸和精度控制，在制备纳米细线条中是目前应用比较广泛的，但同时也存在着一些弊端，例如效率低，成本高，这都使其在大规模工业生产中的应用得到一定得限制。同时，电子束光刻过工艺中，会存在电子散射，这就将导致临近效应，使在制备20nm以下的线条会遇到很大挑战。
发明内容
本发明的目的在于提出一种基于掩膜阻挡氧化及分步氧化工艺相结合来制备超细线条方法。
本发明提供的技术方案如下：
一种制备超细线条的方法。包括以下步骤：
(1)在衬底上制备氧化工艺阻挡层。
该步骤主要目的是制备出后续氧化工艺中对硅线条表面的氧化阻挡层。该停止层采用氮化硅薄膜材料，阻挡层的厚度决定了氧化工艺中硅线条表面被氧化的厚度。可以参考以下工艺步骤：
a、在衬底上淀积氮化硅薄膜；
b、在氮化硅薄膜上涂光刻胶，光刻定义出将要作为硅线条硬掩膜的区域；
c、干法刻蚀工艺将光刻胶上的图形转移到氮化硅薄膜上；
d、去掉光刻胶。
(2)干法刻蚀衬底材料，得到初始线条，对线条进行湿法氧化，得到较细的线条
该步骤主要目的是采用湿法氧化来将线条的进行氧化，达到氧化减薄的目的。同时线条顶端有氮化硅掩膜，阻挡了硅线条顶端的氧化，侧面仍被氧化，侧面氧化层将远远大于顶端氧化层厚度，该步骤中氧化时间和氧化温度将决定纳米线线条宽度。
(3)将线条顶端掩膜通过湿法腐蚀去掉，对线条进行干法氧化，得到悬空的硅纳米线。
该步骤的主要是先采用湿法腐蚀将线条顶端的掩膜去除，再通过干法氧化来对湿法氧化后所得到的线条再次进行氧化，得到尺寸更小的纳米线。由于在此步骤中，去除了氮化硅掩膜，无法阻挡顶端材料被氧化，这就使得线条顶端和两侧同时进行氧化，使得所得线条尺寸进一步减小。该步骤中氧化时间和氧化温度将决定最终所得线条的尺寸。
该步骤主要包括以下工艺流程：
a、将(2)步得到线条进行湿法腐蚀，去除线条顶端氮化硅掩膜；
b、将上一步得到线条进行干法氧化；
c、通过湿法腐蚀工艺去除包围纳米线条的氧化层。
上述方法中，淀积氮化硅采用低压化学气相沉积法，定义光刻胶采用的是普通光学光刻，刻蚀氮化硅和衬底材料采用的是异性干法刻蚀技术，湿法腐蚀氮化硅掩膜采用加热的浓磷酸。湿法腐蚀氧化层采用氟化氢溶液。
本发明的优点如下：
在集成电路制造工艺中，由于集成度越来越高，对线条要求其尺寸越来越小，同时也要追求工业成本上的降低。如果采用电子束光刻和刻蚀工艺来制备纳米细线条，成本过高，这在工业生产上不存在优势。且若采用单一氧化模式来对线条进行氧化，势必将反应时间延长，在追求效率的工业生产中，也将限制其生产及应用。本发明提出来一种利用掩膜来阻挡氧化，且进行分步氧化工艺相结合的方法来得到超细线条的工艺方法。通过第一步氧化，达到对初始线条两侧迅速减薄的目的，使得在接下来的氧化中，更容易使线条悬空；进行第二步氧化时，将线条顶端阻挡氧化的掩膜去掉，是线条两侧和顶部同时氧化，这就使线条的尺寸得到进一步的减小。采用此方法制备出的悬空超细线条直径可由淀积氮化硅的厚度和两次氧化分别通过时间及温度来精确地控制在20nm，且干法氧化速度较慢，所以对最终细线条的尺寸可以得到精确地控制。同时利用此方法制备超细线条，成本低，可行性高。
附图说明
图1(a)-(j)是本发明提出的一种基于掩膜阻挡氧化及分步氧化工艺相结合来制备超细线条的制备工艺流程示意图。
其中，图1(a)在衬底上淀积氮化硅薄膜；图1(b)涂光刻胶；图1(c)光刻；图1(d)通过干法刻蚀氮化硅工艺，在衬底材料上留下氮化硅薄膜图形；图1(e)去掉光刻胶；图1(f)干法刻蚀衬底材料；图1(g)湿法氧化，达到对线条氧化减薄的目的；图1(h)湿法腐蚀去掉顶层的氮化硅掩模；图1(i)干法氧化，将线条氧断，形成悬空细线条；图1(j)湿法腐蚀去掉包围线条的氧化层，最终制备出细线条。
图中：1-衬底材料；2-氮化硅；3-光刻胶；4-氧化硅；5-衬底材料细线条。
具体实施方式
下面结合附图和具体实例对本发明进行详细说明。
根据下列步骤可以实现线条直径约为20nm的超细线条：
1、在硅衬底上低压化学气相沉积氮化硅薄膜，厚度为
Figure BDA0000104480260000031
如图1(a)所示；
2、在氮化硅薄膜上涂光刻胶，如图1(b)所示；
3、光刻定义出将要作为硅线条掩膜图形的区域，如图1(c)所示；
4、各向异性干法刻蚀氮化硅
Figure BDA0000104480260000032
最终将光刻胶上的图形转移到氮化硅薄膜材料上，如图1(d)所示；
5、去掉光刻胶如图1(e)所示；
6、各向异性干法刻蚀硅
Figure BDA0000104480260000033
如图1(f)所示；
7、对线条进行湿氧氧化，950℃2h，将硅线条尺寸进行氧化减薄，如图1(g)所示；
8、热(170℃)的浓磷酸腐蚀氮化硅
Figure BDA0000104480260000034
如图1(h)所示；
9、对线条进行干氧氧化，925℃6h，将硅线条氧断，使其悬空，如图1(i)所示；
10、氢氟酸∶水(1∶10)湿法腐蚀氧化硅至全片脱水，如图1(j)所示；最终得到宽度较细的细线条。
本发明具体实施例并非用以限定本发明。任何熟悉本领域的技术人员，在不脱离本发明技术方案范围情况下，都可利用上述揭示的方法和技术内容对本发明技术方案作出许多可能的变动和修饰，或修改为等同变化的等效实施例。因此，凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所做的任何简单修改、等同变化及修饰，均仍属于本发明技术方案保护的范围内。

Claims (6)

1.一种制备超细线条的方法，包括以下步骤：
a)在硅衬底上沉积氮化硅薄膜；
b)在氮化硅薄膜上涂光刻胶；
c)光刻定义出将要作为硅线条掩膜图形的区域；
d)刻蚀氮化硅，最终将光刻胶上的图形转移到氮化硅薄膜材料上；
e)去掉光刻胶；
f)各向异性干法刻蚀硅；
g)对线条进行湿氧氧化，将硅线条尺寸进行氧化减薄；
h)热浓磷酸腐蚀氮化硅；
i)对线条进行干氧氧化，将硅线条氧断，使其悬空；
j)湿法腐蚀氧化硅至全片脱水，最终得到宽度较细的细线条。
2.如权利要求1所述的方法，其特征在于，淀积氮化硅采用低压化学气相沉积法。
3.如权利要求1所述的方法，其特征在于，定义光刻胶采用的是普通光学光刻。
4.如权利要求1所述的方法，其特征在于，刻蚀氮化硅和衬底材料采用的是异性干法刻蚀技术。
5.如权利要求1所述的方法，其特征在于，湿法腐蚀氮化硅采用浓磷酸的温度大于170℃。
6.如权利要求1所述的方法，其特征在于，湿法腐蚀氧化层采用氟化氢溶液，其中氢氟酸∶水的体积比为1∶10。
CN2011103397620A 2011-11-01 2011-11-01 一种制备超细线条的方法 Pending CN102509697A (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN2011103397620A CN102509697A (zh) 2011-11-01 2011-11-01 一种制备超细线条的方法
PCT/CN2011/083254 WO2013063838A1 (zh) 2011-11-01 2011-11-30 一种制备超细线条的方法
US13/543,704 US8372752B1 (en) 2011-11-01 2012-07-06 Method for fabricating ultra-fine nanowire

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN2011103397620A CN102509697A (zh) 2011-11-01 2011-11-01 一种制备超细线条的方法

Publications (1)

Publication Number Publication Date
CN102509697A true CN102509697A (zh) 2012-06-20

Family

ID=46221766

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2011103397620A Pending CN102509697A (zh) 2011-11-01 2011-11-01 一种制备超细线条的方法

Country Status (3)

Country Link
US (1) US8372752B1 (zh)
CN (1) CN102509697A (zh)
WO (1) WO2013063838A1 (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104037159A (zh) * 2014-06-19 2014-09-10 北京大学 一种半导体结构及其形成方法
WO2016197766A1 (zh) * 2015-06-09 2016-12-15 华为技术有限公司 一种制作纳米线的方法

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102008048540A1 (de) * 2008-09-15 2010-04-15 Gebr. Schmid Gmbh & Co. Verfahren zur Behandlung von Substraten, Substrat und Behandlungseinrichtung zur Durchführung des Verfahrens
US20210093246A1 (en) * 2018-05-10 2021-04-01 The Regents Of The University Of California Sharp, vertically aligned nanowire electrode arrays, high-yield fabrication and intracellular recording
JP7178918B2 (ja) * 2019-01-30 2022-11-28 東京エレクトロン株式会社 エッチング方法、プラズマ処理装置、及び処理システム
CN112216600A (zh) * 2020-10-13 2021-01-12 西安交通大学 一种快速可控低成本制备大面积SiC纳米柱阵列的方法
CN114235195A (zh) * 2021-11-18 2022-03-25 厦门大学 一种超高时空分辨率流体温度传感芯片及其制作方法

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1935632A (zh) * 2005-09-22 2007-03-28 电子部品研究院 制造纳米线器件的方法
US20070298551A1 (en) * 2006-02-10 2007-12-27 Ecole Polytechnique Federale De Lausanne (Epfl) Fabrication of silicon nano wires and gate-all-around MOS devices
US20090124097A1 (en) * 2007-11-09 2009-05-14 International Business Machines Corporation Method of forming narrow fins in finfet devices with reduced spacing therebetween
CN101789363A (zh) * 2010-03-22 2010-07-28 北京大学 一种基于氧化和化学机械抛光工艺制备超细线条的方法
CN102064096A (zh) * 2010-12-03 2011-05-18 北京大学 一种细线条的制备方法
CN102205943A (zh) * 2011-04-11 2011-10-05 北京理工大学 一种单晶硅纳米结构的制备方法
CN102214586A (zh) * 2011-06-13 2011-10-12 西安交通大学 一种硅纳米线场效应晶体管制备方法
CN102214611A (zh) * 2011-05-27 2011-10-12 北京大学 以空气为侧墙的围栅硅纳米线晶体管的制备方法
CN102364660A (zh) * 2011-10-28 2012-02-29 北京大学 一种基于普通光刻和氧化工艺的超细线条制备方法

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6231744B1 (en) * 1997-04-24 2001-05-15 Massachusetts Institute Of Technology Process for fabricating an array of nanowires
US7335395B2 (en) * 2002-04-23 2008-02-26 Nantero, Inc. Methods of using pre-formed nanotubes to make carbon nanotube films, layers, fabrics, ribbons, elements and articles
KR100553317B1 (ko) * 2004-04-23 2006-02-20 한국과학기술연구원 실리콘 나노선을 이용한 실리콘 광소자 및 이의 제조방법
US7713849B2 (en) * 2004-08-20 2010-05-11 Illuminex Corporation Metallic nanowire arrays and methods for making and using same
JP2006128233A (ja) * 2004-10-27 2006-05-18 Hitachi Ltd 半導体材料および電界効果トランジスタとそれらの製造方法
US20060177977A1 (en) * 2005-02-08 2006-08-10 The Hong Kong University Of Science And Technology Method for patterning fins and gates in a FinFET device using trimmed hard-mask capped with imaging layer
US8080481B2 (en) * 2005-09-22 2011-12-20 Korea Electronics Technology Institute Method of manufacturing a nanowire device
KR101345432B1 (ko) * 2007-12-13 2013-12-27 성균관대학교산학협력단 무촉매 단결정 실리콘 나노와이어의 제조방법, 그에 의해형성된 나노와이어 및 이를 포함하는 나노소자
KR20090065124A (ko) * 2007-12-17 2009-06-22 한국전자통신연구원 실리콘 나노선을 이용한 바이오 센서 및 그 제조 방법
WO2010099216A2 (en) * 2009-02-25 2010-09-02 California Institute Of Technology Methods for fabrication of high aspect ratio micropillars and nanopillars
CN102097296B (zh) * 2010-10-09 2012-10-10 北京大学 一种半导体纳米圆环的制备方法
CN102086024B (zh) * 2010-12-31 2014-05-21 上海集成电路研发中心有限公司 硅纳米线的制备方法

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1935632A (zh) * 2005-09-22 2007-03-28 电子部品研究院 制造纳米线器件的方法
US20070298551A1 (en) * 2006-02-10 2007-12-27 Ecole Polytechnique Federale De Lausanne (Epfl) Fabrication of silicon nano wires and gate-all-around MOS devices
US20090124097A1 (en) * 2007-11-09 2009-05-14 International Business Machines Corporation Method of forming narrow fins in finfet devices with reduced spacing therebetween
CN101789363A (zh) * 2010-03-22 2010-07-28 北京大学 一种基于氧化和化学机械抛光工艺制备超细线条的方法
CN102064096A (zh) * 2010-12-03 2011-05-18 北京大学 一种细线条的制备方法
CN102205943A (zh) * 2011-04-11 2011-10-05 北京理工大学 一种单晶硅纳米结构的制备方法
CN102214611A (zh) * 2011-05-27 2011-10-12 北京大学 以空气为侧墙的围栅硅纳米线晶体管的制备方法
CN102214586A (zh) * 2011-06-13 2011-10-12 西安交通大学 一种硅纳米线场效应晶体管制备方法
CN102364660A (zh) * 2011-10-28 2012-02-29 北京大学 一种基于普通光刻和氧化工艺的超细线条制备方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104037159A (zh) * 2014-06-19 2014-09-10 北京大学 一种半导体结构及其形成方法
WO2016197766A1 (zh) * 2015-06-09 2016-12-15 华为技术有限公司 一种制作纳米线的方法

Also Published As

Publication number Publication date
WO2013063838A1 (zh) 2013-05-10
US8372752B1 (en) 2013-02-12

Similar Documents

Publication Publication Date Title
CN102509697A (zh) 一种制备超细线条的方法
CN102064096B (zh) 一种细线条的制备方法
JP2009507135A5 (zh)
CN105789042A (zh) 一种硅微米线阵列的制备工艺
CN101499406B (zh) 一种在绝缘衬底上制作硅化物纳米结构的方法
CN102364660A (zh) 一种基于普通光刻和氧化工艺的超细线条制备方法
CN102737961A (zh) 减少光刻胶掩膜倒塌或移位的方法
CN105668546A (zh) 一种制备纳米尺度的石墨烯结构的方法
CN102591139A (zh) 微细结构的光刻方法
CN102509698A (zh) 一种制备超细线条的方法
CN101969027A (zh) 场氧化层形成方法
CN105460887B (zh) 图形化多孔硅的制备方法
CN101359627B (zh) 一种SiN掩蔽技术制备多晶SiGe栅纳米级CMOS集成电路方法
CN101759143A (zh) 一种在硅表面可控生长微纳孔结构的方法
US20130130503A1 (en) Method for fabricating ultra-fine nanowire
CN101789363B (zh) 一种基于氧化和化学机械抛光工艺制备超细线条的方法
CN103730488B (zh) 一种切割槽形成可控硅穿通结构及其方法
CN103177956B (zh) 一种二氧化硅金属阻挡层的淀积方法
CN102768956A (zh) 一种制备边缘粗糙度较小的细线条的方法
CN102760645A (zh) 在半导体器件中制造孔图案的方法
CN104465354A (zh) 全包围栅极结构及其制造方法
CN101359626B (zh) 用微米级工艺制备纳米级cmos集成电路的方法
CN101359631B (zh) 用微米级工艺制备多晶SiGe栅纳米级CMOS集成电路方法
CN107527802A (zh) 沟槽型双层栅mos成膜方法
CN104637805B (zh) 器件处理方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20120620