CN101359627B - 一种SiN掩蔽技术制备多晶SiGe栅纳米级CMOS集成电路方法 - Google Patents
一种SiN掩蔽技术制备多晶SiGe栅纳米级CMOS集成电路方法 Download PDFInfo
- Publication number
- CN101359627B CN101359627B CN2008101509314A CN200810150931A CN101359627B CN 101359627 B CN101359627 B CN 101359627B CN 2008101509314 A CN2008101509314 A CN 2008101509314A CN 200810150931 A CN200810150931 A CN 200810150931A CN 101359627 B CN101359627 B CN 101359627B
- Authority
- CN
- China
- Prior art keywords
- layer
- sin
- trap
- ploy
- sige
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Insulated Gate Type Field-Effect Transistor (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
Abstract
本发明公开了一种SiN掩蔽技术制备多晶SiGe栅纳米级CMOS集成电路方法。其过程为:制造出N/P阱,并在N/P阱上生长Poly-SiGe/SiN/Poly-Si多层结构;将上层的Poly-Si刻蚀成一个窗口,再淀积一层SiN;刻蚀掉表面的SiN层,保留窗口侧面的SiN;利用Ploy-Si与SiN的刻蚀速率比(11∶1),刻蚀SiN表面的Ploy-Si,刻蚀衬底表面上除SiN侧壁区域以外的SiN露出底层Ploy-SiGe;再利用Ploy-SiGe与SiN的刻蚀速率比(11∶1),刻蚀掉SiN侧壁区域以外的Ploy-SiGe,形成n/pMOSFET的栅极;离子注入自对准形成n/pMOSFET的源、漏区,形成n/pMOSFET器件;光刻器件的互连线形成导电沟道45~90纳米的CMOS集成电路。本发明能够在微米级Si集成电路加工工艺平台上,不需要追加任何资金和设备投入的情况下,制造出性能可提高3~5代的CMOS集成电路。
Description
技术领域
本发明属于半导体集成电路技术领域,尤其涉及一种利用现有的微米级Si集成电路制造工艺,制造纳米级Si集成电路的方法。
背景技术
目前,信息产业已经成为了国民经济的核心产业,它服务于国民经济各个领域,微电子技术是信息产业的关键,集成电路更是关键中的关键。集成电路自1958年问世以来,发展速度惊人,成为了信息科学技术的核心和国民经济发展、国防建设的基石,对世界政治、经济和文化产生了巨大的影响。作为人类历史上发展最快、影响最大、应用最广泛的技术,集成电路已成为衡量一个国家科学技术水平、综合国力和国防力量的重要标志。对于整机系统中集成电路采用多少更是其系统先进性的直接表征。
半导体产业,尤其是Si集成电路技术发展至今,全世界数以万亿美元的设备和技术投人,已使Si基工艺形成了非常强大的产业能力。同时,长期的科研投入也使人们对Si及其工艺的了解,达到十分深入、透彻的地步,因此在集成电路产业中,Si技术是主流技术,Si集成电路产品是主流产品,占集成电路产业的90%以上。尽管微电子学在化合物半导体和其它新材料方面的研究以及在某些领域的应用取得了很大的进展,但在今后的10~20年,微电子技术仍将以尺寸不断缩小的Si基CMOS集成电路工艺作为主流技术,并广泛应用于与生产、生活息息相关的国民经济的各个领域。
1965年4月美国仙童公司的高登.摩尔博士发表了以后闻名于世的“摩尔定律”,该定理指出:集成电路芯片上的晶体管数目,约每18个月增加1倍,性能也提升1倍。同时,集成电路的单位功能成本平均每年降低25%左右。40多年来,世界半导体产业始终按照这条定律不断地向前发展。2004年2月23日英特尔首席执行官克莱格·贝瑞特在东京举行的全球信息峰会上表示,摩尔定律将在未来15到20年依然有效。推动摩尔定律继续前进的技术动力是:不断缩小芯片的特征尺寸。目前,国外90nm技术已经进入规模生产阶段,60nm技术处在导入期,45nm技术正在作前期研发工作,按照国际半导体技术发展路线图ITRS,2010年45nm技术可以进入规模生产,2018年是18nm。
要制造如此小的特征尺寸的CMOS集成电路,就需要新一代的工艺设备,因为目前尚没有能够较好地解决在现有的设备上制造下一代芯片的技术,因此只能通过工艺设备的更新提高工艺技术水平。经过多年的积累,目前全世界在微电子产业中的设备和技术投入超过万亿美元,如果仅仅通过设备的更新换代获得工艺技术的提升,将每18个月淘汰一代设备,这将造成巨大的资源和能源的浪费,导致生产成本上升,因此,这种现状严重制约了半导体行业的发展。
如今,poly-Si栅已经取代金属栅成为了主流的栅材料,但无论采取n型poly-Si还是p型poly-Si,其对器件阈值电压的调整幅度都不大。为了能够更大范围地调整器件的阈值电压,国内外大部分厂商采取在阱区形成之后,通过再次对阱区进行离子注入,改变阱区掺杂浓度的方法,调节器件的阈值电压。但是这种方法对器件阈值电压调整幅度有限,并且还增加了工艺制造的难度,使之变成了一个工艺瓶颈问题。
发明内容
本发明的目的在于提供一种SiN掩蔽技术制备多晶SiGe栅纳米级CMOS集成电路方法,以实现在不改变现有设备和增加成本的条件下,用微米级工艺制备出导电沟道为45~90nm的具有多晶SiGe栅的CMOS集成电路。
为实现上述目的,本发明提供的制备具有多晶SiGe栅的纳米级CMOS集成电路的方法,按如下步骤进行:
第一步.在Si衬底上热氧化一层SiO2缓冲层,在该缓冲层上淀积一层SiN,用于阱区注入的掩蔽;
第二步.在SiN层上分别光刻N阱和P阱,同时进行N阱和P阱的注入和推进,在Si衬底分别形成N阱和P阱;
第三步.刻蚀掉N阱和P阱上部及其之间的SiN层和SiO2层,然后再在整个衬底表面生长一层SiO2缓冲层和SiN层,在SiN层上光刻、氧化形成隔离区;
第四步.在N阱和P阱上热氧化生长3~9nm厚的SiO2栅介质层,再分别在N阱和P阱上淀积一层110~150nm厚的n型掺杂的Ploy-SiGe和p型掺杂的Ploy-SiGe,作为栅极,Ge组分为0.05~0.3,掺杂浓度>1020cm-3;
第五步.在Ploy-SiGe上淀积生长一层厚度为40~70nm的SiN,作为栅极的保护层;
第六步.在SiN层上再淀积一层90~160nm厚的Ploy-Si,作为制造过程中的辅助层,辅助生成侧壁;
第七步.在Ploy-Si的区域中刻蚀出符合电路要求的窗口;
第八步.在整个Si衬底上淀积一层90~130nm厚的SiN介质层,覆盖整个表面;
第九步.刻蚀衬底表面上的SiN,保留Ploy-Si侧壁的SiN;利用Ploy-Si与SiN的刻蚀速率比(11∶1),刻蚀SiN表面的Ploy-Si,刻蚀衬底表面上除SiN侧壁区域以外的SiN露出底层Ploy-SiGe;再利用Ploy-SiGe与SiN的刻蚀速率比(11∶1),刻蚀掉SiN侧壁保护区域以外的Ploy-SiGe,形成n/pMOSFET的栅极,并在阱区上淀积一层4~6nm厚的SiO2,形成栅极侧壁的保护层;
第十步.分别在P阱区进行n型离子注入,自对准生成nMOSFET的源区和漏区,在N阱区进行p型离子注入,自对准生成pMOSFET的源区和漏区;
第十一步.在n/pMOSFET的栅、源和漏区上光刻引线,构成导电沟道为45~90nm的CMOS集成电路。
所述的在Ploy-Si的区域中刻蚀出符合电路要求的窗口,是根据微米级工艺加工的最小线条尺寸和套刻精度的大小确定,通常宽度取1.5~3μm。
所述的栅极长度根据第八步淀积的SiN厚度确定,通常取45~90nm。
本发明具有如下优点:
1.本发明由于利用了等离子刻蚀工艺中Ploy-Si与SiN、Ploy-SiGe与SiN的刻蚀速率比和自对准工艺,可以在微米级Si集成电路工艺平台上制造出导电沟道45~90nm的具有多晶SiGe栅的CMOS集成电路;
2.由于本发明所提出的工艺方法均为现有的微米级Si集成电路工艺平台中成熟的工艺方法,因此,本发明所提出的具有多晶SiGe栅的纳米级CMOS集成电路实现方法与现有的微米级Si集成电路工艺相兼容;
3.由于本发明所提出的工艺方法采用poly-SiGe材料作为栅介质,其功函数随Ge组分的变化而变化,通过调节CMOS的poly-SiGe栅中Ge组分,使得nMOSFET阈值电压可连续调整,因此,实现了CMOS器件阈值电压的调整,减少了工艺步骤,降低了工艺难度;
4.由于本发明所提出的工艺方法均可在现有的微米级Si集成电路工艺平台中实现,因此可以在不用追加任何资金和设备投入的情况下,使现有的微米级Si集成电路工艺平台的制造能力大幅提高,并使其制备的CMOS集成电路的性能提高3~5代;
5.由于本发明所提出的工艺方法可以实现导电沟道45~90nm的CMOS集成电路,因此,随着导电沟道尺寸的减小,集成电路的集成度可以大幅提高,从而降低了集成电路单位面积的制造成本;
6.由于用本发明工艺方法制备的CMOS集成电路中器件的导电沟道小,因此,集成电路的工作频率显著提高,实现了国内集成电路加工水平的跨越式发展。
附图说明
图1是本发明工艺流程图;
图2是用本发明方法制备具有多晶SiGe栅的CMOS集成电路的过程示意图。
具体实施方式
以下参照附图1和附图2,对本发明制备具有多晶SiGe栅的纳米级CMOS集成电路的工艺流程作进一步详细描述。
实施例1:在Si衬底上制备导电沟道为45nm的具有多晶SiGe栅的CMOS集成电路,具体步骤如下:
步骤1,淀积掩蔽层,如图2(a)所示。
(1a)选取晶向为<100>、掺杂浓度为1015cm-3左右的p型Si衬底片1;
(1b)在衬底上热氧化一层20nm厚的SiO2缓冲层2;
(1c)在SiO2缓冲层上用低压化学汽相淀积LPCVD的方法淀积80nm厚的SiN层3,用于阱区注入的掩蔽。
步骤2,形成阱区,如图2(b)所示。
(2a)在SiN层3上按照相间顺序分别光刻P阱区域4和N阱区域5;
(2b)在P阱区域注入硼形成p型区域,在P阱区表面热氧化生成SiO2,同时进行P阱推进,在衬底1上形成P阱4;
(2c)在N阱区域注入磷形成n型区域,在N阱区表面热氧化生成SiO2层,同时进行N阱推进,在衬底1上形成N阱5;
(2d)在温度为800℃的N2气氛下,同时将N阱和P阱继续推进到2μm深。
步骤3,形成隔离区,如图2(c)所示。
(3a)湿法刻蚀掉P阱4和N阱5的上部及其两者之间的SiN层和SiO2层;
(3b)在整个衬底表面热氧化一层20nm厚的SiO2缓冲层;
(3c)在SiO2缓冲层上用常压化学气相淀积APCVD的方法淀积生长一层约为90nm厚的SiN层,并在该SiN层上光刻场隔离区;
(3d)在隔离区局部热氧化形成0.3μm的场区隔离6,将N阱与P阱进行隔离;
(3e)湿法刻蚀掉P阱4和N阱5表面的SiN和SiO2层。
步骤4,淀积poly-Si并刻蚀窗口,如图2(d)所示。
(4a)在P阱4和N阱5表面热氧化生长3nm厚的SiO2栅介质层7;
(4b)在SiO2栅介质层7上应用分子束外延MBE的方法分别在N阱和P阱上生长厚度均为110nm的n型掺杂的Ploy-SiGe层8a和p型掺杂的Ploy-SiGe层8,作为栅极,Ge组分为0.15,掺杂浓度>1020cm-3;
(4c)在Ploy-SiGe上应用紫外光化学气相淀积UVCVD的方法淀积生长40nm厚的SiN层9,作为栅极的保护层;
(4d)在SiN层上再应用LPCVD的方法淀积90nm厚的Ploy-Si层10,这一层主要作为制造过程中的辅助层,辅助生成侧壁;
(4e)根据电路需要,在Ploy-Si的区域中刻蚀出符合电路要求的窗口10a,该窗口的大小根据微米级工艺加工的最小线条尺寸和套刻精度的大小确定,通常宽度取1.5μm。
步骤5,淀积SiN介质,如图2(e)所示。
在整个Si片上应用LPCVD的方法淀积一层90nm厚的SiN介质层11,覆盖整个表面。
步骤6,形成栅极,并在栅极侧壁淀积保护层,如图2(f)所示。
(6a)利用干法刻蚀的方法将衬底表面的SiN刻蚀掉,保留Ploy-Si侧壁的SiN;
(6b)利用Ploy-Si和SiN的刻蚀速率比(11∶1),将SiN表面的Ploy-Si全部刻蚀掉;
(6c)刻蚀衬底表面上除SiN侧壁区域以外的SiN露出底层Ploy-SiGe;
(6d)利用Ploy-SiGe与SiN的刻蚀速率比(11∶1),刻蚀SiN侧壁保护区域以外的Ploy-SiGe,形成nMOSFET的栅极s和pMOSFET的栅极sa,该栅极的长度根据步骤5淀积的SiN厚度确定,通常取45nm;
(6e)用LPCVD的方法在阱区上淀积一层4nm厚的SiO2,作为栅极侧面的保护层12。
步骤7,形成n/pMOSFET器件结构,如图2(g)所示。
(7a)在P阱区进行n型离子注入,自对准生成nMOSFET的源区13和漏区14,形成nMOSFET器件17;
(7b)在N阱区进行p型离子注入,自对准生成pMOSFET的源区15和漏区16,形成pMOSFET器件18。
步骤8,构成CMOS集成电路。
在nMOSFET和pMOSFET的栅、源和漏区上光刻引线,构成导电沟道为45nm的CMOS集成电路。
实施例2:在SOI衬底上制备导电沟道为65nm的具有多晶SiGe栅的CMOS集成电路,具体步骤如下:
步骤1,淀积掩蔽层,如图2(a)所示。
(1a)选取晶向为<100>、掺杂浓度为1015cm-3左右的p型SOI衬底片1;
(1b)在衬底上热氧化一层25nm厚的SiO2缓冲层2;
(1c)在SiO2缓冲层上用APCVD的方法淀积90nm厚的SiN层3,用于阱区注入的掩蔽。
步骤2,形成阱区,如图2(b)所示。
(2a)在SiN层3上按照相间顺序分别光刻P阱区域4和N阱区域5;
(2b)在P阱区域注入硼形成p型区域,在P阱区表面热氧化生成SiO2,同时进行P阱推进,在衬底1上形成P阱4;
(2c)在N阱区域注入磷形成n型区域,在N阱区表面热氧化生成SiO2,同时进行N阱推进,在衬底1上形成N阱5;
(2d)在温度为800℃的N2气氛下,同时将N阱和P阱继续推进到3μm深。
步骤3,形成隔离区,如图2(c)所示。
(3a)湿法刻蚀掉P阱4和N阱5的上部及其两者之间的SiN层和SiO2层;
(3b)在整个衬底表面热氧化一层35nm厚的SiO2缓冲层;
(3c)在SiO2缓冲层上用APCVD的方法淀积生长一层约为100nm厚的SiN层,并在该SiN层上光刻场隔离区;
(3d)在隔离区局部热氧化形成0.5μm的场区隔离6,将N阱与P阱进行隔离;
(3e)湿法刻蚀掉P阱4和N阱5表面的SiN和SiO2层。
步骤4,淀积poly-Si并刻蚀窗口,如图2(d)所示。
(4a)在P阱4和N阱5表面热氧化生长6nm厚的SiO2栅介质层7;
(4b)在SiO2栅介质层7上应用MBE的方法分别在N阱和P阱上生长厚度均为130nm的n型掺杂的Ploy-SiGe层8a和p型掺杂的Ploy-SiGe层8,作为栅极,Ge组分为0.05,掺杂浓度>1020cm-3;
(4c)在Ploy-SiGe上应用UVCVD的方法淀积生长60nm厚的SiN层9,作为栅极的保护层;
(4d)在SiN层上再应用APCVD的方法淀积130nm厚的Ploy-Si层10,这一层主要作为制造过程中的辅助层,辅助生成侧壁;
(4e)根据电路需要,在Ploy-Si的区域中刻蚀出符合电路要求的窗口10a,该窗口的大小根据微米级工艺加工的最小线条尺寸和套刻精度的大小确定,通常宽度取2.5μm。
步骤5,淀积SiN介质,如图2(e)所示。
在整个Si片上应用APCVD的方法淀积一层110nm厚的SiN介质层11,覆盖整个表面。
步骤6,形成栅极,并在栅极侧壁淀积保护层,如图2(f)所示。
(6a)利用干法刻蚀的方法将衬底表面的SiN刻蚀掉,保留Ploy-Si侧壁的SiN;
(6b)利用Ploy-Si和SiN的刻蚀速率比(11∶1),将SiN表面的Ploy-Si全部刻蚀掉;
(6c)刻蚀衬底表面上除SiN侧壁区域以外的SiN露出底层Ploy-SiGe;
(6d)利用Ploy-SiGe与SiN的刻蚀速率比(11∶1),刻蚀SiN侧壁保护区域以外的Ploy-SiGe,形成nMOSFET的栅极s和pMOSFET的栅极sa,该栅极的长度根据步骤5淀积的SiN厚度确定,通常取65nm;
(6e)用APCVD的方法在阱区上淀积一层5nm厚的SiO2,作为栅极侧面的保护层12。
步骤7,形成n/pMOSFET器件结构,如图2(g)所示。
(7a)在P阱区进行n型离子注入,自对准生成nMOSFET的源区13和漏区14,形成nMOSFET器件17;
(7b)在N阱区进行p型离子注入,自对准生成pMOSFET的源区15和漏区16,形成pMOSFET器件18。
步骤8,构成CMOS集成电路。
在nMOSFET和pMOSFET的栅、源和漏区上光刻引线,构成导电沟道为65nm的CMOS集成电路。
实施例3:在Si衬底上制备导电沟道为90nm的具有多晶SiGe栅的CMOS集成电路,具体步骤如下:
步骤1,淀积掩蔽层,如图2(a)所示。
(1a)选取晶向为<100>、掺杂浓度为1015cm-3左右的p型Si衬底片1;
(1b)在衬底上热氧化一层30nm厚的SiO2缓冲层2;
(1c)在SiO2缓冲层上用等离子增强化学气相淀积PECVD的方法淀积100nm厚的SiN层3,用于阱区注入的掩蔽。
步骤2,形成阱区,如图2(b)所示。
(2a)在SiN层3上按照相间顺序分别光刻P阱区域4和N阱区域5;
(2b)在P阱区域注入硼形成p型区域,在P阱区表面热氧化生成SiO2,同时进行P阱推进,在衬底1上形成P阱4;
(2c)在N阱区域注入磷形成n型区域,在N阱区表面热氧化生成SiO2,同时进行N阱推进,在衬底1上形成N阱5;
(2d)在温度为800℃的N2气氛下,同时将N阱和P阱继续推进到5μm深。
步骤3,形成隔离区,如图2(c)所示。
(3a)湿法刻蚀掉P阱4和N阱5的上部及其两者之间的SiN层和SiO2层;
(3b)在整个衬底表面热氧化一层50nm厚的SiO2缓冲层;
(3c)在SiO2缓冲层上用PECVD的方法淀积生长一层约为110nm厚的SiN层,并在该SiN层上光刻场隔离区;
(3d)在隔离区局部热氧化形成0.8μm的场区隔离6,将N阱与P阱进行隔离;
(3e)湿法刻蚀掉P阱4和N阱5表面的SiN和SiO2层。
步骤4,淀积poly-Si并刻蚀窗口,如图2(d)所示。
(4a)在P阱4和N阱5表面热氧化生长9nm厚的SiO2栅介质层7;
(4b)在SiO2栅介质层7上应用MBE的方法分别在N阱和P阱上生长厚度均为150nm的n型掺杂的Ploy-SiGe层8a和p型掺杂的Ploy-SiGe层8,作为栅极,Ge组分为0.3,掺杂浓度>1020cm-3;
(4c)在Ploy-SiGe上应用UVCVD的方法淀积生长70nm厚的SiN层9,作为栅极的保护层;
(4d)在SiN层上再应用PECVD的方法淀积160nm厚的Ploy-Si层10,这一层主要作为制造过程中的辅助层,辅助生成侧壁;
(4e)根据电路需要,在Ploy-Si的区域中刻蚀出符合电路要求的窗口10a,该窗口的大小根据微米级工艺加工的最小线条尺寸和套刻精度的大小确定,通常宽度取3μm。
步骤5,淀积SiN介质,如图2(e)所示。
在整个Si片上应用PECVD的方法淀积一层130nm厚的SiN介质层11,覆盖整个表面。
步骤6,形成栅极,并在栅极侧壁淀积保护层,如图2(f)所示。
(6a)利用干法刻蚀的方法将衬底表面的SiN刻蚀掉,保留Ploy-Si侧壁的SiN;
(6b)利用Ploy-Si和SiN的刻蚀速率比(11∶1),将SiN表面的Ploy-Si全部刻蚀掉;
(6c)刻蚀衬底表面上除SiN侧壁区域以外的SiN露出底层Ploy-SiGe;
(6d)利用Ploy-SiGe与SiN的刻蚀速率比(11∶1),刻蚀SiN侧壁保护区域以外的Ploy-SiGe,形成nMOSFET的栅极s和pMOSFET的栅极sa,该栅极的长度根据步骤5淀积的SiN厚度确定,通常取90nm;
(6e)用PECVD的方法在阱区上淀积一层6nm厚的SiO2,作为栅极侧面的保护层12。
步骤7,形成n/pMOSFET器件结构,如图2(g)所示。
(7a)在P阱区进行n型离子注入,自对准生成nMOSFET的源区13和漏区14,形成nMOSFET器件17;
(7b)在N阱区进行p型离子注入,自对准生成pMOSFET的源区15和漏区16,形成pMOSFET器件18。
步骤8,构成CMOS集成电路。
在nMOSFET和pMOSFET的栅、源和漏区上光刻引线,构成导电沟道为90nm的CMOS集成电路。
以上实施例不构成对本发明的任何限制。
Claims (4)
1.一种SiN掩蔽技术制备多晶SiGe栅纳米级CMOS集成电路方法,按如下步骤进行:
第一步.在Si衬底(1)上热氧化第一SiO2层(2),作为缓冲层,在该缓冲层上淀积第一SiN(3)层,用于阱区注入的掩蔽;
第二步.在第一SiN层上分别光刻N阱和P阱,同时进行N阱和P阱推进,在Si衬底(1)分别形成P阱(4)和N阱(5);
第三步.刻蚀掉P阱(4)和N阱(5)上部及其之间的第一SiN层和第一SiO2层,然后再在整个衬底表面生长第二SiO2层,作为缓冲层和第二SiN层,在第二SiN层上光刻场隔离区,氧化形成隔离区(6),湿法刻蚀掉P阱和N阱表面的第二SiN层和第二SiO2层;
第四步.在N阱和P阱上热氧化生长厚度为3~9nm的第三SiO2层(7),作为栅介质层,再分别在N阱和P阱上淀积一层厚度为110~150nm的n型掺杂的Ploy-SiGe层
(8a)和p型掺杂的Ploy-SiGe层(8),作为栅极,Ge组分为0.05~0.3,掺杂浓度>1020cm-3;
第五步.在Ploy-SiGe上淀积生长一层厚度为40~70nm的第三SiN层(9),作为栅极的保护层;
第六步.在第三SiN层上再淀积一层90~160nm厚的Ploy-Si(10),作为制造过程中的辅助层,辅助生成侧壁;
第七步.在Ploy-Si的区域中刻蚀出符合电路要求的窗口(10a);
第八步.在整个Si衬底上淀积一层90~130nm厚的第四SiN层(11),作为介质层,覆盖整个表面;
第九步.刻蚀衬底表面上的第四SiN层,保留Ploy-Si侧壁的第四SiN层;利用Ploy-Si与SiN 11∶1的刻蚀速率比,刻蚀第三SiN层表面的Ploy-Si,刻蚀衬底表面上除第四SiN层侧壁区域以外的第三SiN层露出底层Ploy-SiGe;再利用Ploy-SiGe与SiN 11∶1的刻蚀速率比,刻蚀掉第四SiN层侧壁保护区域以外的Ploy-SiGe,形成nMOSFET的栅极(s)和pMOSFET的栅极(sa),并在阱区上淀积一层4~6nm厚的第四SiO2层(12),形成栅极侧壁的保护层;
第十步.在P阱区进行n型离子注入,自对准生成nMOSFET的源区(13)和漏区(14),在N阱区进行p型离子注入,自对准生成pMOSFET的源区(15)和漏区(16);
第十一步.在nMOSFET和pMOSFET的栅、源和漏区上光刻引线,构成导电沟道为45~90nm的CMOS集成电路。
2.根据权利要求1所述的方法,其中,第七步所述的在Ploy-Si的区域中刻蚀出符合电路要求的窗口,是根据微米级工艺加工的最小线条尺寸和套刻精度的大小确定,宽度取1.5~3μm。
3.根据权利要求1所述的方法,其中,第九步所述的形成栅极,它的长度根据第八步淀积的SiN厚度确定,取45~90nm。
4.一种SiN掩蔽技术制备多晶SiGe栅纳米级CMOS集成电路方法,包括如下步骤:
步骤1.在Si衬底(1)上热氧化第一SiO2层(2),作为缓冲层,在该缓冲层上用LPCVD的方法淀积第一SiN层(3),用于阱区注入的掩蔽;
步骤2.在第一SiN层上分别光刻N阱和P阱,同时进行N阱和P阱推进,在Si衬底(1)分别形成P阱(4)和N阱(5);
步骤3.刻蚀掉P阱(4)和N阱(5)上部及其之间的第一SiN层和第一SiO2层,然后再在整个衬底表面生长第二SiO2层,作为缓冲层和第二SiN层,在SiN层上光刻场隔离区,氧化形成隔离区(6),湿法刻蚀掉P阱和N阱表面的第二SiN层和第二SiO2层;
步骤4.在N阱和P阱上热氧化生长3nm厚的第三SiO2层(7),作为栅介质层,再用MBE的方法分别在N阱和P阱上生长一层厚度均为110nm厚的n型掺杂的Ploy-SiGe层(8a)和p型掺杂的Ploy-SiGe层(8),作为栅极,Ge组分为0.15,掺杂浓度>1020cm- 3;
步骤5.在Ploy-SiGe上应用UVCVD的方法淀积生长一层厚度为40nm的第三SiN层(9),作为栅极的保护层;
步骤6.在第三SiN层上再应用LPCVD的方法淀积一层90nm厚的Ploy-Si(10),作为制造过程中的辅助层,辅助生成侧壁;
步骤7.在Ploy-Si的区域中刻蚀出符合电路要求的窗口(10a);
步骤8.在整个Si衬底上应用LPCVD的方法淀积一层90nm厚的第四SiN层(11),作为介质层,覆盖整个表面;
步骤9.刻蚀衬底表面上的第四SiN层,保留Ploy-Si侧壁的第四SiN层;利用Ploy-Si与SiN 11∶1的刻蚀速率比,刻蚀第三SiN层表面的Ploy-Si,刻蚀衬底表面上除第四SiN层侧壁区域以外的第三SiN层露出底层Ploy-SiGe;再利用Ploy-SiGe与SiN 11∶1的刻蚀速率比,刻蚀掉第四SiN层侧壁保护区域以外的Ploy-SiGe,形成nMOSFET的栅极(s)和pMOSFET的栅极(sa),最后用LPCVD的方法在阱区上淀积一层4nm厚的第四SiO2层(12),形成栅极侧壁的保护层;
步骤10.在P阱区进行n型离子注入,自对准生成nMOSFET的源区(13)和漏区(14),在N阱区进行p型离子注入,自对准生成pMOSFET的源区(15)和漏区(16);
步骤11.在nMOSFET和pMOSFET的栅、源和漏区上光刻引线,构成导电沟道为45nm的CMOS集成电路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN2008101509314A CN101359627B (zh) | 2008-09-12 | 2008-09-12 | 一种SiN掩蔽技术制备多晶SiGe栅纳米级CMOS集成电路方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN2008101509314A CN101359627B (zh) | 2008-09-12 | 2008-09-12 | 一种SiN掩蔽技术制备多晶SiGe栅纳米级CMOS集成电路方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN101359627A CN101359627A (zh) | 2009-02-04 |
CN101359627B true CN101359627B (zh) | 2010-06-09 |
Family
ID=40332026
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN2008101509314A Expired - Fee Related CN101359627B (zh) | 2008-09-12 | 2008-09-12 | 一种SiN掩蔽技术制备多晶SiGe栅纳米级CMOS集成电路方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN101359627B (zh) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102110648B (zh) * | 2009-12-24 | 2013-05-01 | 中国科学院微电子研究所 | 一种制备体硅围栅金属半导体场效应晶体管的方法 |
CN102738156B (zh) * | 2012-07-16 | 2016-03-30 | 西安电子科技大学 | 一种SiGe基垂直沟道应变BiCMOS集成器件及制备方法 |
CN102800672B (zh) * | 2012-07-16 | 2015-01-21 | 西安电子科技大学 | 一种应变SiGe HBT垂直沟道BiCMOS集成器件及制备方法 |
CN105355562A (zh) * | 2015-11-24 | 2016-02-24 | 中国电子科技集团公司第二十研究所 | 利用辅助结构制备多晶SiGe栅的纳米级PMOS控制电路方法 |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101027779A (zh) * | 2004-09-17 | 2007-08-29 | 应用材料公司 | 多晶-硅-锗栅极叠层及其形成方法 |
-
2008
- 2008-09-12 CN CN2008101509314A patent/CN101359627B/zh not_active Expired - Fee Related
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101027779A (zh) * | 2004-09-17 | 2007-08-29 | 应用材料公司 | 多晶-硅-锗栅极叠层及其形成方法 |
Also Published As
Publication number | Publication date |
---|---|
CN101359627A (zh) | 2009-02-04 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN100470839C (zh) | 利用延伸间隙壁的半导体元件 | |
CN102738179B (zh) | 一种SOI应变SiGe CMOS集成器件及制备方法 | |
CN101330053B (zh) | 互补金属氧化物半导体器件应力层的形成方法 | |
CN101359627B (zh) | 一种SiN掩蔽技术制备多晶SiGe栅纳米级CMOS集成电路方法 | |
CN102437060B (zh) | 一种u型沟道的隧穿场效应晶体管的制造方法 | |
CN101359631B (zh) | 用微米级工艺制备多晶SiGe栅纳米级CMOS集成电路方法 | |
CN101359626B (zh) | 用微米级工艺制备纳米级cmos集成电路的方法 | |
CN102509697A (zh) | 一种制备超细线条的方法 | |
CN101359630B (zh) | 一种SiO2掩蔽技术制备纳米级CMOS集成电路的方法 | |
CN100585835C (zh) | 基于多层辅助结构制备多晶SiGe栅纳米级CMOS集成电路方法 | |
CN101359629B (zh) | 基于SiO2掩蔽技术的多晶SiGe栅纳米级CMOS集成电路制备方法 | |
CN101359632B (zh) | SiN掩蔽技术制备纳米级CMOS集成电路的方法 | |
CN103367399A (zh) | 晶体管及晶体管的形成方法 | |
CN101359628B (zh) | 基于SiN/SiO2掩蔽技术的纳米级CMOS集成电路制备方法 | |
CN103779182B (zh) | 纳米线的制造方法 | |
CN102315129B (zh) | 一种垂直硅纳米线场效应晶体管的制备方法 | |
CN102364660A (zh) | 一种基于普通光刻和氧化工艺的超细线条制备方法 | |
CN104362096A (zh) | SiGe源漏MOS器件制造方法 | |
CN103560152B (zh) | 一种垂直结构的隧穿场效应晶体管及其制备方法 | |
CN102314077A (zh) | 一种对地形进行平坦化光刻工艺的方法 | |
CN102446819B (zh) | 改进双重通孔刻蚀停止层交叠区域通孔刻蚀的方法 | |
CN105355562A (zh) | 利用辅助结构制备多晶SiGe栅的纳米级PMOS控制电路方法 | |
CN103094108B (zh) | 半导体器件的制作方法 | |
CN103515191A (zh) | 半导体结构及其形成方法 | |
CN105390401A (zh) | 一种利用多层辅助结构制备纳米级pmos控制电路的方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant | ||
CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20100609 Termination date: 20140912 |
|
EXPY | Termination of patent right or utility model |