CN103094108B - 半导体器件的制作方法 - Google Patents

Abstract

本发明提供一种半导体器件的制作方法，通过在形成的栅极结构上形成第一应力层，并去除位于栅极结构上方的第一应力层，接着沉积具有高密度特性的第二应力层，第二应力层产生的压应力直接作用于栅极结构，对栅极结构产生向下的压力，大于第一应力层对栅极结构产生的拉力，从而第二应力层产生的向下的压力使沿着沟道长度方向产生的单轴拉伸应变增大，进一步增加电子迁移率；同时，第二应力层产生的压应力在退火工艺期间束缚了栅极结构的形变，进一步改善了栅极结构的性能。

Description

半导体器件的制作方法

技术领域

本发明涉及半导体制造领域，尤其涉及一种用于提高应力记忆效果的半导体器件的制作方法。

背景技术

随着晶体管的尺寸不断缩小，晶体管元件工作需要的电压和电流不断降低，晶体管开关的速度也随之加快，随之对半导体工艺各方面要求大幅提高。互补型金属氧化物半导体场效应(CMOS)晶体管是集成电路制造的主流技术，如何不断提高CMOS晶体管的形成工艺成为业界的主流课题。其中，如何提高CMOS晶体管的沟道迁移率是解决其性能的诸多问题的关键所在。

当向CMOS晶体管的栅极施加适当的控制电压后，在栅极下方的半导体衬底中形成导电沟道，即沟道区，其中沟道区的导电率取决于掺杂浓度以及多数电荷载流子的迁移率，且对于沟道区在晶体管宽度方向的给定延伸部分而言，亦取决于源极区与漏极区之间的距离，即沟道长度。因此，沟道区的导电率为决定CMOS晶体管性能的关键因素。因此，如何减少沟道长度以及减少与沟道长度相关联的沟道电阻率，成为用来提高CMOS晶体管速度、功耗等性能的重要手段。

增加电荷载流子迁移率的一个有效方法是改变沟道区内的晶格结构，例如，通过在沟道区附近产生拉应力(TensileStress)或压应力(CompressiveStress)，以在沟道区内产生对应的应变(Strain)，从而改善电子和空穴的迁移率。例如，在沟道中沿着沟道长度方向产生单轴拉伸应变即拉应力，可以增加了电子迁移率，而在沟道中沿着沟道长度方向产生单轴压缩应变即压应力，则可增加空穴的迁移率，因此可分别提高NMOS晶体管和PMOS晶体管的性能。

在CMOS晶体管制作过程中，完成源极和漏极的掺杂离子注入通常使用退火工艺，在退火工艺中，通过覆盖应力层产生的应力使晶格再重组，而后可移除该应力层，仅在再成长晶格部分内“保留”应力作用。上述方法称之为应力记忆技术(StressMemoryTechnology，SMT)。

目前在制作CMOS晶体管时，在半导体衬底上形成的高应力层能提高电荷载流子的迁移率。但是如果在PMOS晶体管和NMOS晶体管区域沉积同一类型的高应力层，例如都沉积拉应力层，则与PMOS晶体管所需要的压应力相反，拉应力传导至PMOS晶体管区的沟道中，会降低该区域的电荷载流子迁移率，进而降低了PMOS晶体管的运转速度；而如果都沉积压应力层，则与NMOS晶体管所需要的拉应力相反，压应力传导至NMOS晶体管区的沟道中，会降低该区域的电荷载流子迁移率，进而降低了NMOS晶体管的运转速度。

现有技术通过在PMOS晶体管区沉积压应力层，在NMOS晶体管区沉积拉应力层来解决上述问题，然而持续缩减晶体管尺寸，则需要适应以及需要开发高度复杂的工艺技术，其中对给定的沟道长度如何进一步地增加沟道的电荷载流子迁移率显得尤为关键。

然而，对于NMOS晶体管而言，现有技术仅通过沉积拉应力层来提高电荷载流子迁移率，仍不能满足NMOS晶体管较高运转速度的要求。因此，提供一种能够进一步增加沟道的电荷载流子迁移率的NMOS晶体管是十分必要的。

发明内容

本发明要解决的技术问题是，如何进一步提高半导体器件中NMOS晶体管沟道的电荷载流子迁移率，从而改善半导体器件的性能。

为解决上述问题，本发明一种半导体器件的制作方法，包括以下步骤：提供半导体衬底；在所述半导体衬底中形成栅极结构，并在所述栅极结构两侧的半导体衬底中形成源极和漏极；在所述半导体衬底和栅极结构上依次形成第一应力层和氧化层；进行化学机械研磨，直至暴露所述栅极结构；去除所述氧化层；在所述栅极结构和第一应力层上形成第二应力层，所述第二应力层的材质为高密度氮化硅；进行热退火工艺；去除所述第一应力层和第二应力层。

进一步的，所述第二应力层的利用化学气相沉积法形成，反应物包括硅烷、氨气、氢气和氩气，所述硅烷、氨气、氢气和氩气的流量分别为50～300sccm、100～1000sccm、1000～5000sccm、1000～5000sccm，反应温度为400～600℃，反应压力为1～10Torr，高频射频功率为50～300W，低频射频功率为10～100W。

进一步的，所述第二应力层的厚度为100～300埃。

进一步的，所述第二应力层的杨氏模量大于150GPa。

进一步的，所述第一应力层的材质为氮化硅。

进一步的，所述第一应力层采用化学气相沉积法形成，其中反应物包括硅烷、氨气和氮气，所述硅烷、氨气和氮气的流量分别为50～300sccm、500～500sccm、500～200000sccm，反应温度为350～500℃，反应压力为1～10Torr，高频射频功率为50～300W。

进一步的，所述第一应力层的厚度为100～300埃。

进一步的，所述第一应力层为拉应力层。

进一步的，在形成第一应力层时，所述第一应力层的拉应力为0～1200MPa，在进行热退火工艺的步骤之后，所述第一应力层的拉应力为500～1700MPa。

进一步的，在形成栅极结构的步骤与形成第一应力层的步骤之间，还包括在所述半导体衬底和栅极上形成缓冲层。

进一步的，所述缓冲层的厚度为50～150埃。

进一步的，所述缓冲层的材质为氧化层或氮氧化层，采用化学气相沉积法形成。

进一步的，所述氧化层的厚度大于所述栅极结构的高度。

进一步的，所述热退火工艺步骤包括尖峰退火步骤和激光退火；在所述尖峰退火步骤中，退火温度为800～1200℃，退火时间为0.5～5秒；在所述激光退火步骤中，退火温度为1000～1400℃，退火时间为0.1～2秒。

相比于现有技术，本发明通过在栅极结构上形成第一应力层，并去除位于栅极结构上方的第一应力层，接着沉积具有高密度特性的高密度氮化硅材质的第二应力层，使第二应力层产生的压应力直接作用于栅极结构，并对栅极结构产生向下的压力，从而使沿着沟道长度方向产生的单轴拉伸应变增大，进一步增加了电子迁移率；同时，第二应力层产生的压应力在退火工艺期间能够束缚栅极结构的形变，进一步改善栅极结构的性能。

附图说明

图1为本发明一实施例中半导体器件的制作方法的流程示意图。

图2～图7为本发明一实施例中半导体器件的制作过程中的结构示意图。

具体实施方式

为使本发明的内容更加清楚易懂，以下结合说明书附图，对本发明的内容作进一步说明。当然本发明并不局限于该具体实施例，本领域内的技术人员所熟知的一般替换也涵盖在本发明的保护范围内。

其次，本发明利用示意图进行了详细的表述，在详述本发明实例时，为了便于说明，示意图不依照一般比例局部放大，不应以此作为对本发明的限定。

图1为本发明一实施例中半导体器件的制作方法的流程示意图，如图1所示，本发明提供一种半导体器件的制作方法，包括以下步骤：

步骤S01：提供半导体衬底；

步骤S02：在所述半导体衬底上形成栅极结构，并在所述栅极结构两侧的半导体衬底中形成源极和漏极；

步骤S03：在所述半导体衬底和栅极结构上依次形成第一应力层和氧化层；

步骤S04：进行化学机械研磨工艺，直至暴露所述栅极结构；

步骤S05：去除所述氧化层；

步骤S06：在所述栅极结构和第一应力层上形成第二应力层，所述第二应力层的材质为高密度氮化硅；

步骤S07：进行热退火工艺；

步骤S08：去除所述第一应力层和第二应力层。

本发明所述半导体器件的制作方法主要针对半导体器件中的NMOS晶体管，也可应用于NFET等器件结构中。所述制作方法通过将位于栅极结构上端覆盖的具有拉应力的第一应力层去除，保留位于栅极结构侧壁以及半导体衬底上的第一应力层，接着覆盖高密度(Dense)的第二应力层，第二应力层的压应力直接作用于栅极结构，对栅极结构产生向下的压力，该向下的压力转化成沿着沟道长度方向产生的单轴拉伸应变，从而在沟道中，第一应力层产生的拉应力在沿着沟道长度方向产生的单轴拉伸应变基本不变的情况下，第二应力层进一步增大了该单轴拉伸应变，从而进一步增加电子迁移率，使NMOS晶体管具有更高的运转速度，改善半导体器件的性能。

图2～图7为本发明一实施例中半导体器件的制作过程中的结构示意图。以下结合图1，详细说明本发明一实施例中半导体器件的制作方法。

如图2所示，在步骤S01中，所述半导体衬底100可以为单晶硅、多晶硅或者锗硅化合物等半导体材料，所述半导体衬底100中还形成有各种隔离元件以及各种掺杂区等用以形成半导体器件的必要结构，所述隔离元件例如是浅沟槽隔离结构(STI)，所述掺杂区110可以是N阱或P阱，还可以形成轻掺杂源漏区(LDD)等其他结构，上述结构根据实际半导体器件制作工艺过程确定，为本领域技术人员所熟知技术内容，故未在图中详细标示，且在此不再赘述。

接着如图2所示，在步骤S02中，在所述半导体衬底100上形成栅极结构101，其中所述栅极结构101包括形成于所述半导体衬底100上的栅极介电层101b、位于所述栅极介电层101b上的栅极电极101a、以及形成于所述栅极介电层101b及栅极电极101a侧壁的栅极侧墙101c。形成过程如下：首先可以利用热氧化法、化学气相沉积或物理气相沉积等方式在半导体衬底100上形成栅极介电层薄膜(图中未标示)；接着，在所述栅极介电层薄膜上形成多晶硅层(图中未标示)，可利用化学气相沉积的方式在所述栅极介电层薄膜上形成多晶硅层；之后，在所述多晶硅层上旋涂图案化光刻胶层(图中未示出)，以定义出栅极图形，并以所述图案化光刻胶层为掩膜，依次刻蚀所述多晶硅层和栅极介电层薄膜直至露出半导体衬底100，以形成栅极介电层101b以及位于所述栅极介电层101b上的栅极电极101a；利用化学气相沉积法在半导体衬底100及栅极电极101a上形成掩膜层(图中未标示)，所述掩膜层用于形成后续的侧墙，所述掩膜层的材料可以是氧化硅、氧化硅-氮化硅或者氧化硅-氮化硅-氧化硅等，利用干法刻蚀法的回刻蚀工艺刻蚀掩膜层，以在栅极电极101a和栅极介电层101b的侧壁形成栅极侧墙101c，所述栅极侧墙101c用以保护栅极电极101a和栅极介电层101b，所述栅极介电层101b、栅极电极101a和栅极侧墙101c共同构成栅极结构101。

接着在所述栅极结构101两侧的半导体衬底101中通过掺杂离子注入在所述栅极结构101两侧形成源极102a和漏极102b，在所述栅极结构101下方、源极102a和102b之间形成沟道109。所述掺杂离子注入工艺的掺杂离子类型、注入能量和注入剂量可根据实际的半导体器件的需要进行调整，在此不再赘述。

上述过程为半导体器件的基本步骤。在此基础上通过应力记忆技术能够使半导体器件产生更高的驱动电流。

如图3所示，在步骤S03中，在本实施例中，首先在半导体衬底100和栅极结构101上覆盖缓冲层103，所述缓冲层103的材质为氧化层或氮氧化层，采用化学气相沉积法形成，其厚度范围为50～150埃，此厚度下缓冲层103能够在热退火工艺中，阻止后续形成的应力层中产生的氢进入栅极结构101以及源极102a和漏极102b中，以避免氢与源极102a和漏极102b中的掺杂发生交换导致的降低掺杂浓度的问题，从而能够维持半导体器件的阈值电压不会升高，并且有效避免窄沟道效应，提高半导体器件的性能。

接着，在所述缓冲层103上形成第一应力层104，所述第一应力层104的材质为氮化硅，氮化硅为常见的应力记忆材料，能够产生相应的应力；第一应力层104可以采用化学气相沉积法形成，所述第一应力层104的材质为氮化层，反应物包括硅烷、氨气和氮气，所述硅烷、氨气和氮气的流量分别为50～300sccm、500～500sccm、500～200000sccm，反应温度为350～500℃，反应压力为1～10Torr，高频射频功率(HFPower)为50～300W，形成的第一应力层104的厚度范围为100～300埃，其中较佳的为150～250埃，形成所述第一应力层104后，所述第一应力层104产生拉应力，拉应力的范围为0～1200MPa。所述第一应力层104作用于源极102a区域以及漏极102b区域，在源极102a区域以及漏极102b区域产生拉伸应力，同时，第一应力层104对栅极结构101具有向下的压力，该向下的压力转化成沿着沟道109的长度方向产生的单轴拉伸应变，从而使沟道109内产生对应的应变，增加电子迁移率，接着可直接转化成导电率的对应增加量。

接着，如图4所示，在所述第一应力层104上形成氧化层105，所述氧化层105的材质为二氧化硅，可以采用化学气相沉积法，其厚度大于所述栅极结构101的高度，从而将栅极结构101的两侧填充满，以利于后续化学机械研磨。

在步骤S04中，进行化学机械研磨，直至暴露所述栅极结构101，形成如图5所示结构。沉积所述氧化层104后，进行化学机械研磨去除部分氧化层104、第一应力层103以及缓冲层104，露出所述栅极结构101，能够利用氧化层105保护位于所述半导体衬底100和栅极结构101两侧的第一应力层104，从而保证第一应力层104不被过度损伤，维持其的应力作用。

然后，在步骤S05中，在所述栅极结构101表面形成图案化的光刻胶(图中未标示)做以遮挡，采用湿法去除所述氧化层105，其中较佳的方法是采用氢氟酸和氟化氨混合物刻蚀去除氧化层105，形成如图6所示结构。

如图7所示，在步骤S06中，在所述栅极结构101和第一应力层104上形成第二应力层106，第二应力层106可以采用化学气相沉积法形成，反应物包括硅烷、氨气、氢气和氩气，其中所述硅烷、氨气、氢气和氩气的流量分别为50～300sccm、100～1000sccm、1000～5000sccm、1000～5000sccm，反应温度为400～600℃，反应压力为1～10Torr，高频射频功率(HFPower)为50～300W，低频射频功率(LFPower)为10～100W，所述第二应力层106的厚度为100～300埃，上述方法形成的第二应力层106的杨氏模量(Young′smodulus)大于150GPa，即第二应力层106产生的应力较大。

覆盖在第一应力层104上的第二应力层106的材质为高密度氮化硅，故具有很大的抗压能力，能保证第一应力层104产生的拉应力在沟道109中，沿着沟道长度方向产生的单轴拉伸应变不受影响；同时，在热退火过程中，第二应力层106对栅极结构101产生向下的压应力，由于所述第二应力层106的密度远大于所述第一应力层104密度，因此产生的压力对栅极结构101的影响更大，从而第二应力层106产生的向下的压力转化成沿着沟道109的长度方向产生的单轴拉伸应变增大，进一步增加电子迁移率，从而使半导体器件具有更高的运转速度。另外，第二应力层106产生的压应力在退火工艺期间束缚了栅极结构101的形变，进一步改善了栅极结构101的性能。

在步骤S07中，进行热退火工艺；所述热退火工艺步骤包括尖峰退火步骤和激光退火；在所述尖峰退火步骤中，退火温度为800～1200℃，退火时间为0.5～5秒；在所述激光退火步骤中，退火温度为1000～1400℃，退火时间为0.1～2秒。在热退火过程中，源极和漏极中的掺杂离子进一步推进，形成源极区和漏极区，从而运用应力得以在纵向方向上施加应力(即压应力时)，可以提高NMOS晶体管的电子迁移率，进而提高NMOS晶体管驱动电流，进一步提高了应力记忆效果。

在步骤S08中，去除所述第一应力层和第二应力层，去除所述第一应力层104和第二应力层106可以采用湿法刻蚀或干法刻蚀去除，从而最终形成与图2所示的相同的结构。

相比于现有技术，本发明通过在第一应力层形成，去除位于栅极结构上方的第一应力层，接着沉积具有高密度特性的第二应力层，第二应力层产生的压应力直接作用于栅极结构，对栅极结构产生向下的压力，大于第一应力层对栅极结构产生的拉力，从而第二应力层产生的向下的压力使沿着沟道长度方向产生的单轴拉伸应变增大，进一步增加电子迁移率；同时，第二应力层产生的压应力在退火工艺期间束缚了栅极结构的形变，进一步改善了栅极结构的性能。

虽然本发明已以较佳实施例揭露如上，然其并非用以限定本发明，任何所属技术领域中具有通常知识者，在不脱离本发明的精神和范围内，当可作些许的更动与润饰，因此本发明的保护范围当视权利要求书所界定者为准。

Claims (14)

1.一种半导体器件的制作方法，包括：

提供半导体衬底；

在所述半导体衬底中形成栅极结构，并在所述栅极结构两侧的半导体衬底中形成源极和漏极；

在所述半导体衬底和栅极结构上依次形成第一应力层和氧化层，所述源极和所述漏极上方的所述第一应力层的上表面位于所述栅极结构的上表面的下方；

进行化学机械研磨，直至暴露所述栅极结构；

去除所述氧化层；

在所述栅极结构和第一应力层上形成第二应力层，所述第二应力层的材质为高密度氮化硅，所述源极和所述漏极上方的所述第二应力层的下表面位于所述栅极结构的上表面的下方；

进行热退火工艺；

去除所述第一应力层和第二应力层。

2.如权利要求1所述的半导体器件的制作方法，其特征在于，所述第二应力层的利用化学气相沉积法形成，反应物包括硅烷、氨气、氢气和氩气，所述硅烷、氨气、氢气和氩气的流量分别为50～300sccm、100～1000sccm、1000～5000sccm、1000～5000sccm，反应温度为400～600℃，反应压力为1～10Torr，高频射频功率为50～300W，低频射频功率为10～100W。

3.如权利要求1所述的半导体器件的制作方法，其特征在于，所述第二应力层的厚度为100～300埃。

4.如权利要求1所述的半导体器件的制作方法，其特征在于，所述第二应力层的杨氏模量大于150GPa。

5.如权利要求1所述的半导体器件的制作方法，其特征在于，所述第一应力层的材质为氮化硅。

6.如权利要求5所述的半导体器件的制作方法，其特征在于，所述第一应力层采用化学气相沉积法形成，其中反应物包括硅烷、氨气和氮气，所述硅烷、氨气和氮气的流量分别为50～300sccm、500sccm、500～200000sccm，反应温度为350～500℃，反应压力为1～10Torr，高频射频功率为50～300W。

7.如权利要求1所述的半导体器件的制作方法，其特征在于，所述第一应力层的厚度为100～300埃。

8.如权利要求1所述的半导体器件的制作方法，其特征在于，所述第一应力层为拉应力层。

9.如权利要求8所述的半导体器件的制作方法，其特征在于，在形成第一应力层时，所述第一应力层的拉应力为0～1200MPa，在进行热退火工艺的步骤之后，所述第一应力层的拉应力为500～1700MPa。

10.如权利要求1至9中任意一项所述的半导体器件的制作方法，其特征在于，在形成栅极结构的步骤与形成第一应力层的步骤之间，还包括在所述半导体衬底和栅极上形成缓冲层。

11.如权利要求10所述的半导体器件的制作方法，其特征在于，所述缓冲层的厚度为50～150埃。

12.如权利要求10所述的半导体器件的制作方法，其特征在于，所述缓冲层的材质为氧化层或氮氧化层，采用化学气相沉积法形成。

13.如权利要求1至9中任意一项所述的半导体器件的制作方法，其特征在于，所述氧化层的厚度大于所述栅极结构的高度。

14.如权利要求1至9中任意一项所述的半导体器件的制作方法，其特征在于，所述热退火工艺步骤包括尖峰退火步骤和激光退火；在所述尖峰退火步骤中，退火温度为800～1200℃，退火时间为0.5～5秒；在所述激光退火步骤中，退火温度为1000～1400℃，退火时间为0.1～2秒。