CN103177956B - 一种二氧化硅金属阻挡层的淀积方法 - Google Patents
一种二氧化硅金属阻挡层的淀积方法 Download PDFInfo
- Publication number
- CN103177956B CN103177956B CN201310081930.XA CN201310081930A CN103177956B CN 103177956 B CN103177956 B CN 103177956B CN 201310081930 A CN201310081930 A CN 201310081930A CN 103177956 B CN103177956 B CN 103177956B
- Authority
- CN
- China
- Prior art keywords
- silica
- silica membrane
- barrier layer
- metal barrier
- deposition process
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 title claims abstract description 236
- 239000000377 silicon dioxide Substances 0.000 title claims abstract description 118
- 239000002184 metal Substances 0.000 title claims abstract description 60
- 230000004888 barrier function Effects 0.000 title claims abstract description 31
- 238000005137 deposition process Methods 0.000 title claims abstract description 28
- 239000012528 membrane Substances 0.000 claims abstract description 81
- 238000000034 method Methods 0.000 claims abstract description 49
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 39
- 239000010703 silicon Substances 0.000 claims abstract description 37
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 37
- 229910052581 Si3N4 Inorganic materials 0.000 claims abstract description 34
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims abstract description 34
- 239000000758 substrate Substances 0.000 claims abstract description 28
- 229910021332 silicide Inorganic materials 0.000 claims abstract description 26
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 claims abstract description 26
- 238000005516 engineering process Methods 0.000 claims abstract description 19
- 230000008569 process Effects 0.000 claims abstract description 19
- 238000000137 annealing Methods 0.000 claims abstract description 17
- 230000008021 deposition Effects 0.000 claims abstract description 15
- 238000005468 ion implantation Methods 0.000 claims abstract description 7
- 238000001259 photo etching Methods 0.000 claims abstract description 5
- 238000000151 deposition Methods 0.000 claims description 15
- 238000001039 wet etching Methods 0.000 claims description 8
- 238000003980 solgel method Methods 0.000 claims description 6
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 claims description 4
- 239000002994 raw material Substances 0.000 claims description 3
- 150000002500 ions Chemical class 0.000 abstract description 7
- 238000002347 injection Methods 0.000 abstract description 6
- 239000007924 injection Substances 0.000 abstract description 6
- 238000000280 densification Methods 0.000 abstract description 3
- 239000012634 fragment Substances 0.000 abstract description 3
- 239000010408 film Substances 0.000 description 32
- 238000010586 diagram Methods 0.000 description 16
- 235000012239 silicon dioxide Nutrition 0.000 description 7
- 238000002360 preparation method Methods 0.000 description 6
- 239000004065 semiconductor Substances 0.000 description 5
- KRHYYFGTRYWZRS-UHFFFAOYSA-M Fluoride anion Chemical compound [F-] KRHYYFGTRYWZRS-UHFFFAOYSA-M 0.000 description 4
- 230000000903 blocking effect Effects 0.000 description 3
- 238000005530 etching Methods 0.000 description 3
- 238000002955 isolation Methods 0.000 description 3
- YCKRFDGAMUMZLT-UHFFFAOYSA-N Fluorine atom Chemical compound [F] YCKRFDGAMUMZLT-UHFFFAOYSA-N 0.000 description 2
- FRIKWZARTBPWBN-UHFFFAOYSA-N [Si].O=[Si]=O Chemical compound [Si].O=[Si]=O FRIKWZARTBPWBN-UHFFFAOYSA-N 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 230000008859 change Effects 0.000 description 2
- 239000011248 coating agent Substances 0.000 description 2
- 238000000576 coating method Methods 0.000 description 2
- 238000001312 dry etching Methods 0.000 description 2
- 229910052731 fluorine Inorganic materials 0.000 description 2
- 239000011737 fluorine Substances 0.000 description 2
- 238000010438 heat treatment Methods 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 229920002120 photoresistant polymer Polymers 0.000 description 2
- 238000001556 precipitation Methods 0.000 description 2
- 238000004151 rapid thermal annealing Methods 0.000 description 2
- 238000006884 silylation reaction Methods 0.000 description 2
- 101100373011 Drosophila melanogaster wapl gene Proteins 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000012937 correction Methods 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000002513 implantation Methods 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 210000004483 pasc Anatomy 0.000 description 1
- 238000005240 physical vapour deposition Methods 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 238000005389 semiconductor device fabrication Methods 0.000 description 1
- 239000000243 solution Substances 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/26—Bombardment with radiation
- H01L21/263—Bombardment with radiation with high-energy radiation
- H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
- H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
- H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
- H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
- H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/6656—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using multiple spacer layers, e.g. multiple sidewall spacers
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- High Energy & Nuclear Physics (AREA)
- Ceramic Engineering (AREA)
- Health & Medical Sciences (AREA)
- Toxicology (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
本发明涉及一种二氧化硅金属阻挡层的淀积方法，应用于具有一硅衬底、栅极和栅极侧壁的晶体管器件。包括如下步骤：进行离子注入工艺，在硅衬底内形成有源区；沉积一层致密的第一二氧化硅薄膜；沉积一层普通的第二二氧化硅薄膜；对所述晶体管器件采用高温热退火工艺；制备一层氮化硅膜覆盖于所述第二二氧化硅薄膜的表面；采用光刻工艺对所述氮化硅膜进行选择性的暴露；去除部分所述氮化硅膜；去除部分所述第二二氧化硅薄膜；去除部分所述第一二氧化硅薄膜；制备金属硅化物覆盖暴露的所述硅衬底和暴露的所述栅极表面。本发明在保证了注入离子在退火工艺中不被析出的同时，还避免了硅表面的翘曲和碎片的问题。
Description
技术领域
本发明涉及CMOS半导体器件制造工艺，尤其涉及一种二氧化硅金属阻挡层的淀积方法。
背景技术
金属硅化物工艺是半导体制造业标准的工艺步骤。目前一般的工艺流程是在进行源漏区的高剂量注入后，采用先制备一层约50～150A的薄二氧化硅膜，进行高温热退火，再加一层较厚的氮化硅薄膜来实现。在进行高温热退火时，使前面有源区的注入离子得到激活和表层得以修复，然后再淀积较厚的氮化硅膜，再进行阻挡层的刻蚀，停在薄二氧化硅层，再用湿法刻蚀，这样才能达到侧向刻蚀量较小的目的，最后进行金属硅化物工艺。
这种工艺的不足之处由于二氧化硅薄膜致密度不够，覆盖能力较差，在进行高温热退火时，会有大量注入离子从硅衬底表面析出，特别是PMOS中注入的对提高器件的可靠性必不可少的高剂量的氟离子的析出，导致器件特性的漂移，严重的还会导致二氧化硅薄膜被析出离子顶起，形成鼓泡缺陷，甚至造成剥落。而如果把二氧化硅薄膜加厚，就会导致后续金属硅化物阻挡层湿法刻蚀中侧向刻蚀过多，造成金属硅化物侧钻过多；而如果把高温热退火移至氮化硅膜后进行，会导致硅表面温度不够，退火不够完全。
图1是现有技术金属硅化物工艺的流程示意图，如图1所示，现有技术中的金属硅化物工艺的步骤为，首先，进行N管源漏区的离子注入；然后，进行P管源漏区的离子注入，同时结合氟离子注入；进行金属硅化物阻挡层氧化物层的淀积；进行快速热退火（RTA）工艺，在该步骤中会发生氟的析出；进行金属硅化物阻挡层氮化硅的淀积。
中国专利（公开号：CN102543716A）公开了一种金属硅化物阻挡层的形成方法，包括以下步骤：提供一衬底，所述衬底内具有隔离结构，所述隔离结构两侧的衬底表面上分别有第一栅极结构和第二栅极结构，所述第一栅极结构两侧的衬底内具有请参杂源漏注入区；沉积富硅二氧化硅层；对第一栅极结构两侧进行离子注入，形成重掺杂源漏注入区；沉积硅烷层；涂敷光刻胶，光刻形成第一窗口，所述第一窗口内暴露出所述第一栅极结构区域；干法刻蚀去除第一窗口内的硅烷层；湿法刻蚀去除第一窗口内的富硅二氧化硅层；去除光刻胶。
中国专利（公开号：CN1190830C）公开了一种形成含金属硅化物的导线的方法，至少包括：提供表面为起伏不平的半导体结构所覆盖的底材；依序形成硅层与金属层在半导体结构上；形成覆盖层在金属层上；以及执行热处理程序，使得金属层与硅层反应而形成金属硅化物层，在此金属硅化物层的热稳定性较覆盖层的热稳定性差。再执行图案转移程序将金属硅化物层转变为数条含金属硅化物导线。
中国专利（公开号：CN102176414A）公开了一种金属硅化物的制备方法，该方法通过在硅基底上制备金属硅化物之前，先进行第一道加热工艺，从而可去除在对所述硅基底进行表面清洗过程中残留的水汽，防止靠近场氧化层隔离结构边缘的金属硅化物变薄，使得在小线宽的源漏区和栅极上可以形成低阻的金属硅化物。
随着半导体工艺中金属阻挡层技术和高温热退火技术的应用日益广泛，上述问题亟待解决。
发明内容
鉴于上述问题，本发明提供一种二氧化硅金属阻挡层的淀积方法。
本发明解决技术问题所采用的技术方案为：
一种二氧化硅金属阻挡层的淀积方法，应用于一具有有源区的硅衬底，所述硅衬底的上表面设置有栅极结构，其中，包括如下步骤：
在所述硅衬底的有源区进行离子注入工艺；
沉积第一二氧化硅薄膜覆盖所述栅极结构及所述硅衬底暴露的上表面；
沉积第二二氧化硅薄膜覆盖于所述第一二氧化硅薄膜的上表面；
继续高温热退火工艺。
其中，沉积所述第一二氧化硅薄膜时的沉积速率小于沉积所述第二二氧化硅薄膜时的沉积速率。
所述的二氧化硅金属阻挡层的淀积方法，其中，还包括：
于所述高温热退火工艺后，制备一层氮化硅膜覆盖于所述第二二氧化硅薄膜的上表面；
采用光刻工艺对所述氮化硅膜进行选择性的暴露；
回蚀所述氮化硅膜至所述第二二氧化硅薄膜的上表面；
回蚀所述第二二氧化硅薄膜至所述第一二氧化硅薄膜的上表面；
回蚀所述第一二氧化硅薄膜至所述栅极结构顶部表面和所述硅衬底的上表面；
制备金属硅化物覆盖暴露的所述硅衬底表面和暴露的所述栅极结构顶部表面。
所述的二氧化硅金属阻挡层的淀积方法，其中，制备所述氮化硅膜的厚度为
所述的二氧化硅金属阻挡层的淀积方法，其中，淀积所述第一二氧化硅薄膜的厚度为
淀积所述第二二氧化硅薄膜的厚度大于所述第一二氧化硅薄膜厚度。
所述的二氧化硅金属阻挡层的淀积方法，其中，所述第一二氧化硅薄膜的折射率为1.8-2.0；
所述第二二氧化硅薄膜的折射率为1.46-1.50。
所述的二氧化硅金属阻挡层的淀积方法，其中，采用干法刻蚀工艺回蚀所述氮化硅膜。
所述的二氧化硅金属阻挡层的淀积方法，其中，采用湿法刻蚀工艺回蚀所述第二二氧化硅薄膜。
所述的二氧化硅金属阻挡层的淀积方法，其中，采用湿法刻蚀工艺回蚀所述第一二氧化硅薄膜。
所述的二氧化硅金属阻挡层的淀积方法，其中，采用溶胶凝胶工艺制备所述第一二氧化硅薄膜。
所述的二氧化硅金属阻挡层的淀积方法，其中，所述溶胶凝胶工艺的原料为正硅酸乙酯。
上述技术方案具有如下优点或有益效果：
本发明通过将传统的二氧化硅金属阻挡层进行分步淀积，并且控制淀积的速率，使得在淀积第一层二氧化硅薄膜时的淀积速率小于在淀积第二层二氧化硅薄膜时的淀积速率，从而产生第一层二氧化硅薄膜比第二层二氧化硅薄膜更致密，确保晶体管器件在后续的热退火工艺中，先前注入的高剂量的离子不容易被析出，避免了二氧化硅薄膜因离子析出而可能发生的薄膜鼓包或剥落的问题；同时也避免了使用常规方法全部淀积致密的二氧化硅膜所带来的硅表面应力过大而导致的翘曲和碎片的问题。
附图说明
参考所附附图，以更加充分的描述本发明的实施例。然而，所附附图仅用于说明和阐述，并不构成对本发明范围的限制。
图1是现有技术金属硅化物工艺流程示意图；
图2A是本发明方法实施例中在进行本发明工艺前的器件结构示意图；
图2B是本发明方法实施例中经过淀积第一二氧化硅薄膜后的器件结构示意图；
图2C是本发明方法实施例中经过淀积第二二氧化硅薄膜后的器件结构示意图；
图2D是本发明方法实施例中经过高温热退火步骤后的器件结构示意图；
图2E是本发明方法实施例中经过制备氮化硅膜后的器件结构示意图；
图2F是本发明方法实施例中部分去除氮化硅膜后的器件结构示意图；
图2G是本发明方法实施例中部分去除第一二氧化硅薄膜和第二二氧化硅薄膜后的器件结构示意图；
图2H是本发明方法实施例中形成金属硅化物后的器件结构示意图。
具体实施方式
本发明是一种金属阻挡层的淀积方法，更具体的说是一种二氧化硅金属阻挡层的淀积方法。
本发明可应用于技术节点为40nm、45nm、55nm、65nm、90nm以及130nm以上等的半导体制造工艺中，其技术平台为逻辑（Logic）和内存（Memory）。
本发明方法的具体实施方式如下：
图2A是本发明方法实施例中在进行本发明工艺前的器件结构示意图。如图1所示，本发明是应用于晶体管器件结构中，该晶体管器件包括硅衬底1、栅极2和栅极侧壁3。
在硅衬底1的中进行离子注入，以形成有源区，在PMOS注入的同时进行高剂量的氟注入，注入的剂量为1E15/cm2以上。此处的高剂量的氟离子注入对提高器件的可靠性是必不可少的。
图2B是本发明方法实施例中经过淀积第一二氧化硅薄膜后的器件结构示意图。如图2B所示，首先，在经过氟离子注入后的硅衬底1表面以及栅极2和栅极侧壁3的表面上制备一层较薄的第一二氧化硅薄膜4，使该二氧化硅薄膜覆盖硅衬底1的表面以及栅极2和栅极侧壁3的表面，此处制备的第一二氧化硅薄膜4厚度控制在之间。其中，该二氧化硅薄膜的厚度可以为等，该二氧化硅薄膜的厚度须控制在之间即可，在此处不进行一一列举。该较薄的第一二氧化硅薄膜4同时为较致密的二氧化硅薄膜，其折射率控制在1.8-2.0之间，其中，折射率的选值可以是1.8、2.0或1.9等，关于折射率的取值可以认为符合1.8-2.0之间这个条件的任意值都是可行的，故在此处部进行一一列举。该折射率接近于普通氮化硅膜6的折射率，这样可以保证该二氧化硅薄膜具有比普通二氧化硅薄膜更强的覆盖能力。
图2C是本发明方法实施例中经过淀积第二二氧化硅薄膜后的器件结构示意图。如图2C所示，在制备好的较薄的第一二氧化硅薄膜4上继续制备第二二氧化硅薄膜5，该二氧化硅薄膜的折射率应控制在1.46-1.50之间，该折射率的取值可以为1.46、1.50或1.48等，关于折射率的取值可以认为符合1.46-1.50之间这个条件的任意值都是可行的，故在此处不进行一一列举。对于该第二二氧化硅薄膜5的制备过程中，可采用溶胶凝胶工艺、化学气相淀积工艺、物理气相淀积工艺、热氧化工艺等来进行二氧化硅薄膜的制备，其中，优选的，可选用以正硅酸乙酯（TEOS）为原料的溶胶凝胶工艺。其中，第二二氧化硅薄膜5的厚度应大于第一二氧化硅薄膜4的厚度。
在第一二氧化硅薄膜4和第二二氧化硅薄膜5的淀积过程中，制备第一二氧化硅薄膜4的淀积速率低于制备第二二氧化硅薄膜5的淀积速率。
图2D为是本发明方法实施例中经过高温热退火步骤后的器件结构示意图。如图2D所示，对沉积了第一二氧化硅薄膜4和第二二氧化硅薄膜5后的器件进行高温热退火工艺处理，以对前期注入的离子进行激活同时对硅表面进行修复。在高温热退火工艺中的温度高于1000℃，由于在硅衬底1、栅极2和栅极侧壁3上覆盖有致密的第一二氧化硅薄膜4，因此，可以有效防止在进行高温退火工艺中的离子析出现象，从而有效避免了薄膜的鼓包和剥落现象的产生。
图2E是本发明方法实施例中经过制备氮化硅膜后的器件结构示意图。如图2E所示，在第二二氧化硅薄膜5的表面淀积一层较厚的氮化硅膜6，使该氮化硅膜6覆盖第二二氧化硅薄膜5的表面。其中，氮化硅膜6的厚度控制在例如等，对于氮化硅膜6的厚度只要控制在之间都是可行的，在此处不再一一列举。
图2F是本发明方法实施例中部分去除氮化硅膜后的器件结构示意图。如图2F所示，对氮化硅膜6进行光刻工艺，使氮化硅膜6进行选择性的暴露，以得到所需的图案。对暴露的氮化硅膜6进行干法刻蚀，该干法刻蚀工艺停在第二二氧化硅薄膜5上，使得氮化硅膜6被部分刻蚀，刻蚀掉不需要的氮化硅膜6部分，保留所需的氮化硅膜6部分。其中，对于氮化硅膜6的刻蚀可以全部进行刻蚀，也可以进行部分刻蚀，可根据实际情况进行相应的改变。
图2G是本发明方法实施例中部分去除第一二氧化硅薄膜和第二二氧化硅薄膜后的器件结构示意图。如图2G所示，对第一二氧化硅薄和第二二氧化硅膜进行湿法刻蚀，使暴露的第一二氧化硅薄膜4和第二二氧化硅被部分刻蚀掉，保留其被剩余氮化硅所包裹的部分。
图2H是本发明方法实施例中形成金属硅化物后的器件结构示意图。如图2H所示，在栅极2以及硅衬底1的暴露部分表面制备金属硅化物7层，使得制备的金属硅化物7覆盖于栅极2和硅衬底1的暴露部分的表面。其中，金属硅化物7的制备过程为：先在栅极2和硅衬底1中暴露部分的表面上淀积Ni金属；通过两次的高温退火，使得Ni金属与裸露的硅反应，生成阻值较低的金属硅化物7。
综上所述，本发明的二氧化硅金属阻挡层的淀积方法，通过一层较薄且致密的二氧化硅覆盖晶体管的硅衬底1、栅极2和栅极侧壁3中暴露的部分，同时在该较薄的二氧化硅薄膜的表面制备一层较厚的普通二氧化硅薄膜，使得该双层的二氧化硅薄膜结构能够保证在热退火工艺中硅衬底1中的离子不容易析出，同时也保证了硅表面的应力不会过大，避免了翘曲和碎片的危险。
对于本领域的技术人员而言，阅读上述说明后，各种变化和修正无疑将显而易见。因此，所附的权利要求书应看作是涵盖本发明的真实意图和范围的全部变化和修正。在权利要求书范围内任何和所有等价的范围与内容，都应认为仍属本发明的意图和范围内。
Claims (9)
1.一种二氧化硅金属阻挡层的淀积方法，应用于一硅衬底上，所述硅衬底的上表面还设置有栅极结构，其特征在于，包括如下步骤：
进行离子注入工艺，于所述硅衬底中形成有源区；
沉积第一二氧化硅薄膜覆盖所述栅极结构及所述硅衬底暴露的上表面；
沉积第二二氧化硅薄膜覆盖于所述第一二氧化硅薄膜的上表面；
执行高温热退火工艺；
其中，沉积所述第一二氧化硅薄膜时的沉积速率小于沉积所述第二二氧化硅薄膜时的沉积速率；
于所述高温热退火工艺后，制备一层氮化硅膜覆盖于所述第二二氧化硅薄膜的上表面；
采用光刻工艺对所述氮化硅膜进行选择性的暴露；
回蚀所述氮化硅膜至所述第二二氧化硅薄膜的上表面；
回蚀所述第二二氧化硅薄膜和所述第一二氧化硅薄膜至所述栅极结构顶部表面和所述硅衬底的上表面；
制备金属硅化物覆盖暴露的所述硅衬底表面和暴露的所述栅极结构顶部表面。
2.如权利要求1所述的二氧化硅金属阻挡层的淀积方法，其特征在于，所述氮化硅膜的厚度为
3.如权利要求1所述的二氧化硅金属阻挡层的淀积方法，其特征在于，采用干法刻蚀工艺回蚀所述氮化硅膜。
4.如权利要求1所述的二氧化硅金属阻挡层的淀积方法，其特征在于，采用湿法刻蚀工艺回蚀所述第二二氧化硅薄膜。
5.如权利要求1所述的二氧化硅金属阻挡层的淀积方法，其特征在于，采用湿法刻蚀工艺回蚀所述第一二氧化硅薄膜。
6.如权利要求1所述的二氧化硅金属阻挡层的淀积方法，其特征在于，所述第一二氧化硅薄膜的厚度为且所述第二二氧化硅薄膜的厚度大于所述第一二氧化硅薄膜厚度。
7.如权利要求6所述的二氧化硅金属阻挡层的淀积方法，其特征在于，所述第一二氧化硅薄膜的折射率为1.8-2.0；
所述第二二氧化硅薄膜的折射率为1.46-1.50。
8.如权利要求1所述的二氧化硅金属阻挡层的淀积方法，其特征在于，采用溶胶凝胶工艺制备所述第一二氧化硅薄膜。
9.如权利要求8所述的二氧化硅金属阻挡层的淀积方法，其特征在于，所述溶胶凝胶工艺的原料为正硅酸乙酯。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201310081930.XA CN103177956B (zh) | 2013-03-14 | 2013-03-14 | 一种二氧化硅金属阻挡层的淀积方法 |
| US14/069,570 US8956937B2 (en) | 2013-03-14 | 2013-11-01 | Method of depositing the metal barrier layer comprising silicon dioxide |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201310081930.XA CN103177956B (zh) | 2013-03-14 | 2013-03-14 | 一种二氧化硅金属阻挡层的淀积方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN103177956A CN103177956A (zh) | 2013-06-26 |
| CN103177956B true CN103177956B (zh) | 2015-11-25 |
Family
ID=48637733
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201310081930.XA Active CN103177956B (zh) | 2013-03-14 | 2013-03-14 | 一种二氧化硅金属阻挡层的淀积方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US8956937B2 (zh) |
| CN (1) | CN103177956B (zh) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TWI563669B (en) * | 2014-08-04 | 2016-12-21 | Innolux Corp | Thin film transistor and display panel using the same |
| CN104701225B (zh) * | 2015-03-30 | 2017-08-22 | 上海华力微电子有限公司 | 一种基于模型的离子析出缺陷改善方法 |
| CN113808939B (zh) * | 2020-06-15 | 2023-09-22 | 长鑫存储技术有限公司 | 二氧化硅薄膜的形成方法和金属栅极的形成方法 |
| CN112707366A (zh) * | 2020-12-29 | 2021-04-27 | 无锡中微晶园电子有限公司 | 一种高精度多晶低阻的工艺制造技术 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1716627A (zh) * | 2004-06-28 | 2006-01-04 | 三星电子株式会社 | 图像传感器及其制造方法 |
| CN101231953A (zh) * | 2007-01-23 | 2008-07-30 | 联华电子股份有限公司 | 半导体元件的制作方法 |
| CN102427066A (zh) * | 2011-12-05 | 2012-04-25 | 上海先进半导体制造股份有限公司 | Cmos一次性可编程只读存储器及其制造方法 |
| CN102602943A (zh) * | 2012-03-22 | 2012-07-25 | 陕西盟创纳米新型材料股份有限公司 | 一步法快速制备高性能纳米二氧化硅气凝胶的方法 |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2937919B2 (ja) | 1997-01-16 | 1999-08-23 | 日本電気アイシーマイコンシステム株式会社 | 疑似乱数発生回路 |
| US6368988B1 (en) * | 1999-07-16 | 2002-04-09 | Micron Technology, Inc. | Combined gate cap or digit line and spacer deposition using HDP |
| US20020137268A1 (en) * | 2001-03-20 | 2002-09-26 | Pellerin John G. | Method of forming silicide contacts and device incorporation same |
| US6720241B2 (en) * | 2001-06-18 | 2004-04-13 | Matsushita Electric Industrial Co., Ltd. | Method for manufacturing semiconductor device |
| US20080164529A1 (en) * | 2007-01-08 | 2008-07-10 | United Microelectronics Corp. | Semiconductor device and manufacturing method thereof |
| JP2009252347A (ja) * | 2008-04-01 | 2009-10-29 | Panasonic Corp | プラズマディスプレイパネルおよびその製造方法 |
| CN102176414A (zh) | 2011-03-15 | 2011-09-07 | 上海集成电路研发中心有限公司 | 金属硅化物的制备方法 |
| CN102543716B (zh) | 2012-03-09 | 2017-03-01 | 上海华虹宏力半导体制造有限公司 | 金属硅化物阻挡层的形成方法 |
-
2013
- 2013-03-14 CN CN201310081930.XA patent/CN103177956B/zh active Active
- 2013-11-01 US US14/069,570 patent/US8956937B2/en active Active
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1716627A (zh) * | 2004-06-28 | 2006-01-04 | 三星电子株式会社 | 图像传感器及其制造方法 |
| CN101231953A (zh) * | 2007-01-23 | 2008-07-30 | 联华电子股份有限公司 | 半导体元件的制作方法 |
| CN102427066A (zh) * | 2011-12-05 | 2012-04-25 | 上海先进半导体制造股份有限公司 | Cmos一次性可编程只读存储器及其制造方法 |
| CN102602943A (zh) * | 2012-03-22 | 2012-07-25 | 陕西盟创纳米新型材料股份有限公司 | 一步法快速制备高性能纳米二氧化硅气凝胶的方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| US20140273364A1 (en) | 2014-09-18 |
| CN103177956A (zh) | 2013-06-26 |
| US8956937B2 (en) | 2015-02-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5466816B2 (ja) | 縦型ｍｏｓトランジスタの製造方法 | |
| CN103177956B (zh) | 一种二氧化硅金属阻挡层的淀积方法 | |
| US9252240B2 (en) | Manufacturing method for semiconductor device with discrete field oxide structure | |
| CN104347422B (zh) | 带静电释放保护电路的沟槽式mos晶体管的制造方法 | |
| US7192881B2 (en) | Method of forming sidewall spacer elements for a circuit element by increasing an etch selectivity | |
| CN105448984B (zh) | 一种FinFET及其制备方法 | |
| CN103824764A (zh) | 一种沟槽型mos器件中沟槽栅的制备方法 | |
| CN104733313B (zh) | 鳍式场效应晶体管的形成方法 | |
| CN103972293B (zh) | 侧墙结构、侧墙结构的制备方法、cmos器件 | |
| CN107045981B (zh) | 半导体结构的形成方法 | |
| CN102543716B (zh) | 金属硅化物阻挡层的形成方法 | |
| CN103199015B (zh) | 一种形成硅化物阻挡层的方法 | |
| CN107093577A (zh) | 接触孔的制造方法 | |
| TWI492278B (zh) | Manufacturing method of semiconductor device | |
| TW543102B (en) | Manufacturing method of metal-oxide-semiconductor device | |
| US8722483B2 (en) | Method for manufacturing double-layer polysilicon gate | |
| CN101404252A (zh) | 全硅化物金属栅电极制造工艺 | |
| KR100800910B1 (ko) | 반도체 소자의 제조방법 | |
| CN104576346A (zh) | 沟槽型mos器件中沟槽栅的制备方法 | |
| KR100788362B1 (ko) | 모스펫 소자 및 그 형성 방법 | |
| CN105655253A (zh) | 半导体结构及其形成方法 | |
| CN108630526B (zh) | 一种改善层间介质层空洞的方法 | |
| CN104347378A (zh) | 一种应用于沟槽型mos器件的沟槽栅的制备方法 | |
| CN103441069B (zh) | 改善有源区损伤的方法 | |
| CN103177955B (zh) | 一种实现可剥离侧壁的制程方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant |