CN101404252A - 全硅化物金属栅电极制造工艺 - Google Patents
全硅化物金属栅电极制造工艺 Download PDFInfo
- Publication number
- CN101404252A CN101404252A CNA2008102027056A CN200810202705A CN101404252A CN 101404252 A CN101404252 A CN 101404252A CN A2008102027056 A CNA2008102027056 A CN A2008102027056A CN 200810202705 A CN200810202705 A CN 200810202705A CN 101404252 A CN101404252 A CN 101404252A
- Authority
- CN
- China
- Prior art keywords
- layer
- metal
- gate electrode
- manufacturing process
- polysilicon
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Insulated Gate Type Field-Effect Transistor (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
一种全硅化物金属栅电极制造工艺,在多晶硅层间夹杂了至少一层金属层,从而在形成硅化物的过程中,可以由至少三个界面同时开始反应,有效地减少了在形成金属硅化物过程中热处理的时间,可以减少热预算,这样可以降低对High K介质热稳定性的要求,从而降低工艺要求,增加工艺窗口。
Description
技术领域
本发明涉及一种半导体制造工艺,且特别涉及一种全硅化物金属栅电极制造工艺。
背景技术
伴随集成电路制造工艺的不断进步,半导体器件的体积正变得越来越小,随之而来的是器件尺寸逼近物理极限时所产生的大量问题。这使得业界开始寻找除了单纯缩小器件尺寸以外的解决方法,来进一步提高器件性能。High K(高介电常数)栅介质和金属栅电极作为一个重要的发展方向而被业界广泛研究和使用。相比传统二氧化硅和多晶硅电极,栅介质和金属栅电极的特点在于,High K使得栅介质层厚度增加,这大大减小了栅极漏电流。而采用金属栅电极代替多晶硅电极,不仅可以减小接触电阻,同时也可以解决多晶硅耗尽、费米能级钉扎及表面光学声子散射对沟道电子迁移率的影响。这些改进都可以大大提升器件性能。
但是,High K栅介质和金属栅电极具备这些优点的同时,也对工艺技术带来了新的挑战。High K材料的热稳定性,界面缺陷,金属栅电极的工作模式调节等等,都是亟待解决的问题。
目前制作金属栅电极的方法主要有全金属硅化物法、合金法和金属蚀刻后再淀积的方法。其中全金属硅化物法的基本步骤为:在完成High K和多晶硅堆层及两侧边墙后,在顶部淀积一层金属,然后进行一次或两次热处理过程,将全部多晶硅和金属反应后形成金属硅化物。
发明内容
为了克服已有技术中存在的热处理时间长、对High K介质热稳定性要求高的问题,本发明提供一种具有可有效地减少再形成金属硅化物过程中热处理的时间的制造工艺。
为了实现上述目的,本发明提出一种全硅化物金属栅电极制造工艺,在淀积多晶硅层的工艺中,在所述多晶硅层间夹杂淀积至少一层金属层。
可选的,所述制造工艺包括以下步骤:
S1:在衬底上淀积High K栅介质层;
S2:在所述High K栅介质层上淀积一层多晶硅;
S3:在所述多晶硅层上涂布光刻胶,进行光刻、显影,再进行栅极堆层蚀刻,然后进行去胶和清洗;
S4:在所述多晶硅片上淀积氧化层,进行反刻,形成边墙结构;
S5:在所述氧化层上淀积金属层;
S6:进行至少一次热处理过程;
S7:用湿法蚀刻去除表面反应剩余的金属;
在所述步骤s2和s3之间,存在步骤s8,且所述步骤s8至少执行一次,所述步骤s8为在多晶硅层上淀积一层金属层后,在所述金属层上再淀积一层多晶硅。
可选的,所述步骤S2的淀积方法为物理溅射方法或化学气相淀积方法。
可选的,所述步骤S4中的氧化层为二氧化硅层。
可选的,所述热处理过程的温度范围为500℃至900℃。
可选的,所述热处理过程的处理时间为10秒至60秒。
可选的,所述金属层的金属皆为同一金属,为钛、钨、钴、镍或钽。
可选的,所述步骤S7中的湿法蚀刻所用溶液为硫酸双氧水混合溶液。
可选的,所述步骤S8中在多晶硅层上淀积一层金属层的淀积方法为物理溅射方法。
可选的,所述步骤S8中在所述金属层上再淀积一层多晶硅的淀积方法为物理溅射方法或化学气相淀积方法。
本发明所述的一种全硅化物金属栅电极制造工艺的有益效果主要表现在:在淀积栅极多晶硅层时,在其中夹杂至少一层用于形成金属硅化物的金属层,这样在随后的热处理过程中,硅化物可以从三个金属与多晶硅相交的界面同时生长,大大加快了硅化物的生长速度,减少了热处理所需的时间,从而减少器件形成工艺中总的热预算,降低了对High K介质热稳定性的要求。
附图说明
图1为本发明第一实施例的流程图;
图2至图10为本发明第一实施例的具体实施过程图;
图11为本发明第二实施例的流程图;
图12为本发明第二实施例的具体实施过程中一结构示意图。
具体实施方式
下面结合附图对发明作进一步的描述。
请参考图1,图1是本发明第一实施例的流程图,包括以下步骤:步骤100:在衬底上淀积High K栅介质层;步骤110:在所述High K栅介质层上淀积一层多晶硅,淀积方法可以采用物理溅射方法或者化学气相淀积方法,多晶硅层厚度为5纳米至15纳米;步骤120:在多晶硅层上淀积一层金属层,所述金属为镍,淀积方法为物理溅射,镍的厚度为7至20纳米,在所述金属层上再淀积一层多晶硅,淀积方法可以采用物理溅射方法或者化学气相淀积方法,多晶硅层厚度为10纳米至35纳米;步骤130:在所述多晶硅层上涂布光刻胶,进行光刻、显影,再进行栅极堆层蚀刻,然后进行去胶和清洗;步骤140:在所述多晶硅片上淀积氧化层,进行反刻,形成边墙结构,所述氧化层为二氧化硅层,淀积方法为化学气相淀积,厚度为50至150纳米;步骤150:在所述氧化层上淀积金属层,所述金属为镍,淀积方法为物理溅射,金属层厚度为20至50纳米;步骤160:进行至少一次热处理过程,温度为500℃至900℃,热处理时间为10秒至60秒;步骤170:用湿法蚀刻去除表面反应剩余的金属,使用硫酸双氧水混合溶液清洗硅片,去除反应后剩余的金属。
以上两层金属层的金属为同一金属,即镍,所述金属层的金属还可以为钛、钨、钴、或钽,各金属层的厚度范围和镍相同。
对于金属镍,可以进行一次热处理,温度为500℃,时间为10秒至25秒。对于金属钴,可以进行两次热处理,第一次温度为450℃,时间为30秒至45秒,第二次温度为850℃,时间为10秒至20秒。对于金属钛,可以进行两次热处理,第一次温度为700℃,时间为30秒至45秒,第二次温度为840℃,时间为10秒至20秒。
关于各层厚度的比例,以金属镍为例,步骤120中淀积的金属层厚度:与其相邻并位于其上的多晶硅厚度:与其相邻并位于其下的多晶硅厚度=1∶2.3∶0.915,而步骤150淀积的顶部金属层厚度和与之相临的多晶硅的厚度比则不小于2∶3。以金属钴为例,步骤120中淀积的金属层厚度:与其相邻并位于其上的多晶硅厚度:与其相邻并位于其下的多晶硅厚度=1∶4.5∶1.8,而步骤150淀积的顶部金属层厚度和与之相临的多晶硅的厚度比则不小于1∶5;再以金属钛为例,步骤120中淀积的金属层厚度:与其相邻并位于其上的多晶硅厚度:与其相邻并位于其下的多晶硅厚度=1∶3.1∶1.25,而步骤150淀积的顶部金属层厚度和与之相临的多晶硅的厚度比则不小于1∶2.5。
各种金属的厚度之间比例关系的确定以及热处理时间和温度的确定,目的都是为了使得金属层和其两边的多晶硅可以反应完全,即热处理完成后,反应生成的金属硅化物内不含金属层。
接下来,请参考图2至图10,图2至图10为本发明第一实施例的具体实施过程图,图2为在衬底1上淀积High K栅介质层2,图3为在所述High K栅介质层2上淀积第一层多晶硅3,淀积方法可以采用物理溅射方法或者化学气相淀积方法,第一层多晶硅3的厚度为5纳米至15纳米,图4为在多晶硅层3上淀积一层金属层4,所述金属为镍4,淀积方法为物理溅射,镍4的厚度为7至20纳米,图5为在所述金属层上淀积第二层多晶硅5,淀积方法可以采用物理溅射方法或者化学气相淀积方法,多晶硅层5厚度为10纳米至35纳米,图6为在所述第二层多晶硅层5上涂布光刻胶,进行光刻、显影,再进行栅极堆层蚀刻,然后进行去胶和清洗,图7为在所述第二层多晶硅片5上淀积氧化层6,进行反刻,形成边墙结构,所述氧化层6为二氧化硅层,淀积方法为化学气相淀积,厚度为50至150纳米,图8为在所述氧化层6上淀积顶部的金属层7,淀积方法为物理溅射,顶部金属层7厚度为20至50纳米,图9为进行至少一次热处理过程,温度为500℃至900℃,热处理时间为10秒至60秒,图10为用湿法蚀刻去除表面反应剩余的金属,使用硫酸双氧水混合溶液清洗硅片,去除反应后剩余的金属。
在第一实施例中,热处理的次数和处理时间,以金属层和其两边的多晶硅可以反应完全为准,达到反应生成的金属硅化物内不含金属层的效果。
请参考图11和图12,图11为本发明第二实施例的流程图,图12为本发明第二实施例的具体实施过程中一结构示意图,在图11中可以看到,工艺过程包括以下步骤:步骤111:在衬底上淀积High K栅介质层;步骤112:在所述HighK栅介质层上淀积一层多晶硅;步骤113:在多晶硅层上淀积一层金属层;步骤114为步骤113的重复步骤;步骤115:在所述多晶硅层上涂布光刻胶,进行光刻、显影,再进行栅极堆层蚀刻,然后进行去胶和清洗;步骤116:在所述多晶硅片上淀积氧化层,进行反刻,形成边墙结构;步骤117:在所述氧化层上淀积金属层;步骤118:进行至少一次热处理过程;步骤119:用湿法蚀刻去除表面反应剩余的金属。本实施例中,以金属镍为例,自下而上多晶硅∶镍∶多晶硅∶镍∶多晶硅,各层厚度之比为1.83∶2∶4.6∶3∶6.9,顶部金属层厚度和与之相临的多晶硅的厚度比则不小于2∶3;各层的具体厚度为5-8纳米、6-10纳米、13-20纳米、8-12纳米、20-30纳米,顶部金属层厚度不小于15纳米。
本实施例比第一实施例多出步骤114,其余的都和第一实施例相同,本实施例中涉及的三层金属层的金属为同一金属,即镍,所述金属层的金属还可以为钛、钨、钴、或钽,各层之间比例关系以及热处理次数、时间的确定,以金属层和其两边的多晶硅可以反应完全为标准,即使得金属硅化物内不含金属层。
虽然本发明已以较佳实施例揭露如上,然其并非用以限定本发明。本发明所属技术领域中具有通常知识者,在不脱离本发明的精神和范围内,当可作各种的更动与润饰。因此,本发明的保护范围当视权利要求书所界定者为准。
Claims (10)
1.一种全硅化物金属栅电极制造工艺,其特征在于在淀积多晶硅层的工艺中,在所述多晶硅层间夹杂淀积至少一层金属层。
2.根据权利要求1所述一种全硅化物金属栅电极制造工艺,其特征在于所述制造工艺包括以下步骤:
S1:在衬底上淀积High K栅介质层;
S2:在所述High K栅介质层上淀积一层多晶硅;
S3:在所述多晶硅层上涂布光刻胶,进行光刻、显影,再进行栅极堆层蚀刻,然后进行去胶和清洗;
S4:在所述多晶硅片上淀积氧化层,进行反刻,形成边墙结构;
S5:在所述氧化层上淀积金属层;
S6:进行至少一次热处理过程;
S7:用湿法蚀刻去除表面反应剩余的金属;
在所述步骤s2和s3之间,存在步骤s8,且所述步骤s8至少执行一次,所述步骤s8为在多晶硅层上淀积一层金属层后,在所述金属层上再淀积一层多晶硅。
3.根据权利要求1或2所述一种全硅化物金属栅电极制造工艺,其特征在于所述金属层的金属皆为同一金属,为钛、钨、钴、镍或钽。
4.根据权利要求2所述一种全硅化物金属栅电极制造工艺,其特征在于所述步骤S2的淀积方法为物理溅射方法或化学气相淀积方法。
5.根据权利要求2所述一种全硅化物金属栅电极制造工艺,其特征在于所述步骤S4中的氧化层为二氧化硅层。
6.根据权利要求2所述一种全硅化物金属栅电极制造工艺,其特征在于所述热处理过程的温度范围为500℃至900℃。
7.根据权利要求2所述一种全硅化物金属栅电极制造工艺,其特征在于所述热处理过程的处理时间为10秒至60秒。
8.根据权利要求2所述一种全硅化物金属栅电极制造工艺,其特征在于所述步骤S7中的湿法蚀刻所用溶液为硫酸双氧水混合溶液。
9.根据权利要求2所述一种全硅化物金属栅电极制造工艺,其特征在于所述步骤S8中在多晶硅层上淀积一层金属层的淀积方法为物理溅射方法。
10.根据权利要求2所述一种全硅化物金属栅电极制造工艺,其特征在于所述步骤S8中在所述金属层上再淀积一层多晶硅的淀积方法为物理溅射方法或化学气相淀积方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CNA2008102027056A CN101404252A (zh) | 2008-11-13 | 2008-11-13 | 全硅化物金属栅电极制造工艺 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CNA2008102027056A CN101404252A (zh) | 2008-11-13 | 2008-11-13 | 全硅化物金属栅电极制造工艺 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN101404252A true CN101404252A (zh) | 2009-04-08 |
Family
ID=40538203
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CNA2008102027056A Pending CN101404252A (zh) | 2008-11-13 | 2008-11-13 | 全硅化物金属栅电极制造工艺 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN101404252A (zh) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101961528A (zh) * | 2009-07-24 | 2011-02-02 | 中华大学 | 神经刺激及反应监控的装置及其系统以及装置的制备方法 |
CN103325686A (zh) * | 2013-05-17 | 2013-09-25 | 中国电子科技集团公司第十三研究所 | 一种类t型栅掩蔽自对准法制备金刚石基fet器件的方法 |
CN103915338A (zh) * | 2014-03-21 | 2014-07-09 | 中国电子科技集团公司第十三研究所 | 一种金刚石器件的制备方法 |
-
2008
- 2008-11-13 CN CNA2008102027056A patent/CN101404252A/zh active Pending
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101961528A (zh) * | 2009-07-24 | 2011-02-02 | 中华大学 | 神经刺激及反应监控的装置及其系统以及装置的制备方法 |
CN101961528B (zh) * | 2009-07-24 | 2013-09-04 | 中华大学 | 神经刺激及反应监控的装置及其系统以及装置的制备方法 |
CN103325686A (zh) * | 2013-05-17 | 2013-09-25 | 中国电子科技集团公司第十三研究所 | 一种类t型栅掩蔽自对准法制备金刚石基fet器件的方法 |
CN103325686B (zh) * | 2013-05-17 | 2015-06-17 | 中国电子科技集团公司第十三研究所 | 一种类t型栅掩蔽自对准法制备金刚石基fet器件的方法 |
CN103915338A (zh) * | 2014-03-21 | 2014-07-09 | 中国电子科技集团公司第十三研究所 | 一种金刚石器件的制备方法 |
CN103915338B (zh) * | 2014-03-21 | 2016-08-31 | 中国电子科技集团公司第十三研究所 | 一种金刚石器件的制备方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN102332395B (zh) | 一种选择性淀积栅氧和栅电极的方法 | |
TWI252526B (en) | A method for making a semiconductor device having a metal gate electrode | |
CN103515321B (zh) | 半导体器件的侧墙形成方法 | |
CN107170828B (zh) | 一种铁电场效应晶体管及其制备方法 | |
CN103730349B (zh) | 一种形成接触孔的方法 | |
CN100524761C (zh) | 半导体器件及其制造方法 | |
CN102214563B (zh) | 一种金属栅极/高k栅介质叠层结构的制备和成形方法 | |
WO2015148055A1 (en) | Methods of tunnel oxide layer formation in 3d nand memory structures and associated devices | |
TW201242024A (en) | Multi-gate transistors | |
CN101404252A (zh) | 全硅化物金属栅电极制造工艺 | |
CN107919394A (zh) | 基于MoO3/Al2O3双层栅介质的零栅源间距金刚石场效应晶体管及制作方法 | |
CN101728257A (zh) | 一种栅介质/金属栅集成结构的制备方法 | |
CN103681274B (zh) | 半导体器件制造方法 | |
CN102237269B (zh) | 以氮化铝为势垒层的Mo基金属栅叠层结构的刻蚀方法 | |
TWI591729B (zh) | 雙閘極石墨烯場效電晶體及其製造方法 | |
CN102543716B (zh) | 金属硅化物阻挡层的形成方法 | |
CN103219381B (zh) | Ge基三栅器件及制造方法 | |
TW201003855A (en) | Method for manufacturing a mos semiconductor memory device, and plasma cvd device | |
JPWO2015097798A1 (ja) | 柱状半導体装置の製造方法 | |
CN103578945A (zh) | 一种用于制造半导体器件的方法 | |
CN107785265A (zh) | 半导体器件的形成方法 | |
CN105869992A (zh) | 一种新型铪硅钽氧氮高介电常数栅介质的制备方法 | |
CN202816959U (zh) | 一种存储装置 | |
CN109461739A (zh) | 一种改善sonos存储器之多晶硅薄膜沉积特性的方法 | |
CN106024893A (zh) | 高k金属栅器件及其制备方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C02 | Deemed withdrawal of patent application after publication (patent law 2001) | ||
WD01 | Invention patent application deemed withdrawn after publication |
Application publication date: 20090408 |