CN107919394A - 基于MoO3/Al2O3双层栅介质的零栅源间距金刚石场效应晶体管及制作方法 - Google Patents

基于MoO3/Al2O3双层栅介质的零栅源间距金刚石场效应晶体管及制作方法 Download PDF

Info

Publication number
CN107919394A
CN107919394A CN201711012975.6A CN201711012975A CN107919394A CN 107919394 A CN107919394 A CN 107919394A CN 201711012975 A CN201711012975 A CN 201711012975A CN 107919394 A CN107919394 A CN 107919394A
Authority
CN
China
Prior art keywords
source
drain electrode
end surface
terminal end
gate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201711012975.6A
Other languages
English (en)
Inventor
张金风
徐佳敏
任泽阳
陈万娇
张进成
郝跃
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Xidian University
Original Assignee
Xidian University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Xidian University filed Critical Xidian University
Priority to CN201711012975.6A priority Critical patent/CN107919394A/zh
Publication of CN107919394A publication Critical patent/CN107919394A/zh
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312Gate electrodes for field effect devices
    • H01L29/42316Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42356Disposition, e.g. buried gate electrode
    • H01L29/4236Disposition, e.g. buried gate electrode within a trench, e.g. trench gate electrode, groove gate electrode
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51Insulating materials associated therewith
    • H01L29/517Insulating materials associated therewith the insulating material comprising a metallic compound, e.g. metal oxide, metal silicate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007Multistep manufacturing processes
    • H01L29/66015Multistep manufacturing processes of devices having a semiconductor body comprising semiconducting carbon, e.g. diamond, diamond-like carbon, graphene
    • H01L29/66037Multistep manufacturing processes of devices having a semiconductor body comprising semiconducting carbon, e.g. diamond, diamond-like carbon, graphene the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66045Field-effect transistors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/7827Vertical transistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

本发明公开了MoO3/Al2O3双层栅介质的零栅源间距金刚石场效应晶体管及制作方法,主要解决现有技术导通电阻大,输出电流和跨导低,击穿特性差的问题。其包括金刚石衬底(1)、氢终端表面(2)、源漏电极(3)、栅介质(4)和栅电极(5)。源、漏电极(3)位于氢终端表面(2)的两侧。栅介质(4)位于源、漏电极之间的氢终端表面上并覆盖源、漏电极的部分表面,且采用MoO3/Al2O3双层结构。其上方的栅电极下半部分镶嵌在源、漏极之间,上半部分隔着栅介质覆盖在源、漏极之上,形成T型栅结构。该栅电极与源、漏极之间的间距都为零。本发明导通电阻小,饱和电流和跨导高,击穿特性好,可用于功率器件、电力电子器件等。

Description

基于MoO3/Al2O3双层栅介质的零栅源间距金刚石场效应晶体 管及制作方法
技术领域
本发明属于微电子器件技术领域,具体地说是一种零栅源间距金属-绝缘层-半导体场效应晶体管MISFET,可用于作功率器件,数字逻辑电路器件或电力电子器件等。
背景技术
金刚石超宽禁带半导体材料具有高击穿电场,高载流子迁移率,极高热导率等优异的物理特性,在功率器件和电力电子器件上有着广泛的应用前景。然而目前可用于金刚石掺杂的杂质激活能较高,因而体掺杂电导过小,难以应用于电子器件。大部分已报告的金刚石基场效应晶体管都是利用金刚石表面氢化后吸附空气中的活性分子或原子基团,诱导出二维空穴气2DHG,获得表面p型沟道。氢化后的金刚石表面称为氢终端表面,这种二维空穴气的面密度可达1012~1013cm-2
MoO3是一种具有高功函数的过渡金属氧化物,电子亲和势高达6.7eV,因此其导带底位于氢化金刚石表面价带顶以下2.8eV。这使得MoO3和氢化金刚石表面接触后,金刚石一侧的价带顶向上弯曲,造成空穴的积累,形成二维空穴气,其面密度可达1014cm-2。这种MoO3对氢化金刚石表面的作用称为MoO3的转移掺杂作用。
2014年,Jiangwei Liu等人在氢终端表面利用ZrO2/Al2O3叠层作为栅介质制备了零栅源间距的金属-绝缘层-半导体场效应晶体管MISFETs,参见Low on-resistancediamond field effect transistor with high-k ZrO2as dielectric,ScienceReports,2014,4:6395|DOI:10.1038/srep06395。虽然这种零栅源间距的器件结构可以降低导通电阻、提高输出电流和跨导,但是该报告所采用的介质本身并没有提高电流的作用。
发明内容
本发明的目的在于针对上述金刚石场效应晶体管的不足,提出一种基于MoO3/Al2O3双层栅介质的零栅源间距金刚石场效应晶体管及制作方法,结合MoO3的转移掺杂作用、Al2O3介质的耐击穿特性和零栅源间距的器件结构的优点,以提高金刚石表面的二维空穴气浓度,减小器件的导通电阻,增大输出电流和跨导。
为实现上述目的,本发明基于MoO3/Al2O3双层栅介质的零栅源间距金刚石场效应晶体管,包括金刚石衬底、衬底上的氢终端表面,源、漏电极位于氢终端表面的两侧,双层栅介质位于源、漏电极之间的氢终端表面上并覆盖源、漏电极的部分表面,其特征在于:
栅介质层的上方设有栅电极,栅电极的下半部分镶嵌在源、漏电极之间,上半部分隔着栅介质覆盖在源、漏电极之上,形成T型栅结构;
栅极与源极和栅极与漏极之间的间距都为零;
栅介质层采用MoO3/Al2O3双层介质。
作为优选,上述金刚石衬底采用单晶或者多晶金刚石。
作为优选,上述MoO3栅介质层厚度为5~40nm。
作为优选,上述Al2O3栅介质层厚度为5~50nm。
作为优选,上述T型栅电极的上半部分长度为6~10μm,厚度为80~180nm,下半部分长度为2~6μm,厚度为80~180nm。
作为优选,上述源、漏电极采用厚度为80~180nm的金属Au。
为实现上述目的,本发明基于MoO3/Al2O3双层栅介质的零栅源间距金刚石场效应晶体管制作方法,包括如下步骤:
1)在800~950℃下,将金刚石衬底置于氢等离子体中处理5~30min,并在氢气氛围中冷却到室温,形成氢终端表面;
2)在氢终端表面利用热蒸发或电子束蒸发淀积一层厚度为80~180nm的金膜,以与氢终端表面形成欧姆接触,同时保护氢终端表面。
3)在步骤2)之后的样品表面旋涂光刻胶,在金膜上光刻出隔离区图形,利用KI/I2溶液腐蚀掉隔离区中的金膜,暴露出氢终端表面;再把腐蚀后的样品置于低功率的氧等离子体,使暴露出的氢终端表面转换为高阻的氧终端表面,形成器件的隔离区;去除残余的光刻胶;
4)在步骤3)之后的样品表面旋涂光刻胶,然后光刻出栅窗口图形;
5)以KI/I2溶液作为腐蚀溶液,用湿法腐蚀的方法腐蚀掉栅窗口下方的金膜,剩余的Au作为器件的源极和漏极;去除残余的光刻胶;
6)在步骤5)完成后的样品表面依次淀积一层5~40nm厚的MoO3介质层和一层5~50nm厚的Al2O3介质层;
7)旋涂光刻胶,通过光刻工艺在Al2O3介质层上方做出要保留的栅介质的图形,并用盐酸湿法腐蚀掉栅介质图形之外的介质,得到双层栅介质;去除残余的光刻胶;
8)旋涂光刻胶,通过光刻工艺在Al2O3栅介质上方做出栅金属窗口;再用金属蒸发的方法制备一层80~180nm厚的铝膜,金属剥离后得到栅极,完成整个器件的制备。
本发明具有如下优点:
1.本发明器件由于采用零栅源间距的T型栅结构,减小了源极和漏极之间总的串联电阻,从而减小了导通电阻,提高了输出电流以及跨导。
2.本发明器件采用MoO3/Al2O3双层栅介质,通过MoO3层可以使栅下沟道中的2DHG保持较高的密度和迁移率,进一步减小了导通电阻,通过Al2O3层可以降低器件的栅漏电,提高击穿电压。
附图说明
图1是本发明器件的结构示意图;
图2是图1中水平a方向的剖视图;
图3是图1中垂直b方向的剖视图;
图4是本发明器件的制作工艺流程示意图。
具体实施方式
以下结合附图对本发明作进一步详细描述。
参照图1、图2和图3,本发明器件包括衬底1、氢终端表面2、源漏电极3、栅介质层4和栅电极5。其中衬底1为最下层,采用单晶或者多晶金刚石;氢终端表面2位于金刚石衬底的上方;源、漏电极3均采用厚度为80~180nm的Au材料,位于氢终端表面2的两侧;栅介质层4采用MoO3/Al2O3双层结构,从下向上依次为厚度为5~40nm的具有高功函数的过渡金属氧化物MoO3和厚度为5~50nm的Al2O3,该双层结构的栅介质位于源、漏电极3之间的氢终端表面2上并覆盖源、漏电极3的部分表面。位于栅介质层4上方的栅电极5采用Al材料,形状为T形,,该T型下半部分长度为2~6μm,厚度为80~180nm,镶嵌在源、漏电极3之间,上半部分长度为6~10μm,厚度为80~180nm,隔着栅介质覆盖在源、漏电极之上,栅极与源极、栅极与漏极之间的间距都为零。
参照图4,本发明给出制备基于MoO3/Al2O3双层栅介质的零栅源间距金刚石场效应晶体管的如下三个实施例。
实施例1:制作衬底为单晶金刚石,MoO3栅介质层厚度为5nm,Al2O3栅介质层厚度为5nm的双层栅介质场效晶体管:
步骤1:在单晶金刚石衬底上生成氢终端表面。
将单晶金刚石衬底置于反应室中的氢等离子体中,反应室内通入流量为500sccm的氢气,设置压强为80mbar,在温度为800℃下,停置5min,以在金刚石衬底上生成氢终端表面,结果如图4(a)。
步骤2:在氢终端表面生长金膜。
在氢终端表面用热蒸发工艺淀积一层80nm厚的金膜,作为氢终端表面的保护层,生长结果如图4(b)。
步骤3:制作器件的隔离。
在金膜上旋涂光刻胶,利用光刻机进行曝光,做出隔离区图案,再利用湿法腐蚀工艺,用KI/I2溶液处理35s,将隔离区的金膜腐蚀掉,暴露出氢终端表面;
把腐蚀之后的样品置于氧等离子体中,停置5min,使暴露出的氢终端表面转换成高阻的氧终端表面,形成器件的隔离区。将样品用丙酮浸泡5分钟后,超声1分钟去除样品表面残余的光刻胶。
步骤4:制作源、漏电极。
在步骤3之后的样品表面上旋涂光刻胶,通过接触式光刻做出栅窗口图形,然后以湿法腐蚀的方法,利用KI/I2溶液腐蚀35s,腐蚀掉栅窗口下方的金膜,形成源极和漏极。将样品用丙酮浸泡5分钟后,超声1分钟去除样品表面残余的光刻胶。结果如图4(c)。
步骤5:制作栅介质层。
采用真空热蒸发工艺在步骤4之后的样品上先淀积一层5nm厚的MoO3,接着采用200℃以下低温ALD工艺再淀积一层5nm厚的Al2O3;旋涂光刻胶,再通过光刻工艺在Al2O3介质层上方做出要保留的栅介质的图形,并用盐酸湿法腐蚀掉栅介质图形之外的介质,得到双层栅介质。将样品用丙酮浸泡5分钟后,超声1分钟去除样品表面残余的光刻胶。结果如图4(d)。
步骤6:制作栅电极。
旋涂光刻胶,通过光刻工艺在Al2O3栅介质上方做出栅金属窗口;再用金属蒸发的方法制备一层80nm厚的铝膜,金属剥离后得到器件的栅电极,完成整个场效应晶体管的制备,结果如图4(e)。
实施例2:制作衬底为多晶金刚石,MoO3栅介质层厚度为10nm,Al2O3栅介质层厚度为15nm的双层栅介质场效应晶体管。
步骤一:在多晶金刚石衬底上生成氢终端表面。
将单晶金刚石衬底置于反应室中的氢等离子体中,反应室内通入流量为700sccm的氢气,设置压强为100mbar,在温度为850℃下,停置15min,以在金刚石衬底上生成氢终端表面,结果如图4(a)。
步骤二:在氢终端表面生长金膜。
采用热蒸发工艺在氢终端表面上淀积一层100nm的Au,以保护氢终端表面,结果如图4(b)。
步骤三:制作器件隔离。
在金膜上旋涂光刻胶,利用光刻机进行曝光,做出隔离区图案,再利用湿法腐蚀工艺,用KI/I2溶液处理45s,将隔离区的金膜腐蚀掉;
把腐蚀之后的样品置于氧等离子体中,停置15min,将暴露出的氢终端表面转换成不导电的氧终端表面,形成器件的隔离区。再将样品用丙酮浸泡5分钟后,超声1分钟去除样品表面残余的光刻胶。
步骤四:制作源、漏电极。
在步骤三之后的样品表面上旋涂光刻胶,通过接触式光刻做出栅窗口图形,以湿法腐蚀的方法,利用KI/I2溶液处理45s,腐蚀掉栅窗口下方的金膜,形成源极和漏极。将样品用丙酮浸泡5分钟后,超声1分钟去除样品表面残余的光刻胶,制作结果如图4(c)。
步骤五:制作栅介质层。
采用电子束蒸发工艺在步骤四之后的样品上先淀积一层10nm厚的MoO3,接着采用先淀积Al膜再氧化的工艺淀积一层15nm厚的Al2O3;旋涂光刻胶,再通过光刻工艺在Al2O3介质层上方做出要保留的栅介质的图形,并用盐酸湿法腐蚀掉栅介质图形之外的介质,得到双层栅介质。将样品用丙酮浸泡5分钟后,超声1分钟去除样品表面残余的光刻胶。结果如图4(d)。
步骤六:制作栅电极。
旋涂光刻胶,利用光刻技术在Al2O3栅介质层上形成栅电极图形,再采用金属蒸发工艺制备一层100nm厚的Al,金属剥离后得到器件的栅电极,完成整个场效应晶体管的制备,结果如图4(e)。
实施例3:制作衬底为单晶金刚石,MoO3栅介质层厚度为40nm,Al2O3栅介质层厚度为50nm的零栅源间距场效应晶体管:
步骤A:将单晶金刚石衬底置于反应室中的氢等离子体中,向反应室内通入流量为1000sccm的氢气,设置压强为150mbar,在温度为950℃下,停置30min,以在金刚石衬底上生成氢终端表面,结果如图4(a)。
步骤B:利用电子束蒸发技术在氢终端表面淀积一层180nm厚的金膜,保护氢终端表面,结果如图4(b)。
步骤C:在金膜上旋涂光刻胶,利用光刻机进行曝光,做出隔离区图案,再利用湿法腐蚀工艺,用KI/I2溶液处理60s,将隔离区部分的金膜腐蚀掉;把腐蚀之后的样品置于氧等离子体中,停置30min,将暴露出的氢终端表面转换成不导电的氧终端表面,形成器件的隔离区。将样品用丙酮浸泡5分钟后,超声1分钟去除样品表面残余的光刻胶。
步骤D:在步骤C之后的样品表面上旋涂光刻胶,先通过接触式光刻做出栅窗口图形,然后以湿法腐蚀的方法,利用KI/I2溶液腐蚀60s,腐蚀掉栅窗口下方的金膜,形成源极和漏极。将样品用丙酮浸泡5分钟后,超声1分钟去除样品表面残余的光刻胶。结果如图4(c)。
步骤E:采用ALD工艺在步骤D之后的样品上先淀积一层40nm厚的MoO3,接着采用溅射工艺再淀积一层50nm厚的Al2O3;旋涂光刻胶,再通过光刻工艺在Al2O3介质层上方做出要保留的栅介质的图形,并用盐酸湿法腐蚀掉栅介质图形之外的介质,得到双层栅介质。将样品用丙酮浸泡5分钟后,超声1分钟去除样品表面残余的光刻胶。结果如图4(d)。
步骤F:旋涂光刻胶,在Al2O3栅介质层上光刻形成栅电极图形,再采用金属蒸发工艺制备一层180nm厚的Al,金属剥离后得到器件的栅电极,完成整个场效应晶体管的制备,结果如图4(e)。
上述三个实例中,制作的栅电极由于下半部分镶嵌在源、漏电极之间,上半部分分别覆盖在源、漏电极之上,所以栅极与源极之间的间距为零,栅极与漏极之间的间距也为零,即零栅源间距场效应晶体管。
以上描述仅是本发明的三个具体实例,并未构成对本发明的任何限制,显然对于本领域的专业人员来说,在了解了本发明内容和原理之后,都可能在不背离本发明原理、结构的情况下,进行形式和细节上的各种修改和改变,但是这些基于本发明思想的修正和改变仍在本发明的权利要求保护范围之内。

Claims (10)

1.一种基于MoO3/Al2O3双层栅介质的零栅源间距金刚石场效应晶体管,包括金刚石衬底(1)、氢终端表面(2)、源漏电极(3)、栅介质层(4)和栅电极(5)。源、漏电极位于氢终端表面上的两侧,栅介质层(4)位于源、漏电极之间的氢终端表面上并覆盖源、漏电极的部分表面,其特征在于:
栅介质层(4)的上方设有栅电极,栅电极的下半部分镶嵌在源、漏电极之间,上半部分隔着栅介质覆盖在源、漏电极之上,形成T型栅结构;
栅极与源极、栅极与漏极之间的间距都为零;
栅介质层(4)采用MoO3/Al2O3双层结构。
2.根据权利要求1所述的晶体管,其中金刚石衬底(1)采用单晶或者多晶金刚石。
3.根据权利要求1所述的晶体管,其中栅介质层(4)中MoO3的厚度为5~40nm,其覆盖在源、漏电极之间的氢终端表面以及源、漏电极的部分表面之上,Al2O3的厚度为5~50nm,其覆盖在MoO3的上方。
4.根据权利要求1所述的晶体管,其中T型栅电极的上半部分长度为6~10μm,厚度为80~180nm,下半部分长度为2~6μm,厚度为80~180nm。
5.根据权利要求1所述的晶体管,其中源、漏电极采用厚度为80~180nm的金属Au。
6.一种基于MoO3/Al2O3栅介质的零栅源间距金刚石场效应晶体管的制造方法,包括如下步骤:
1)在800~950℃下,将衬底置于氢等离子体中处理5~30min,并在氢气氛围中冷却到室温,形成氢终端表面;
2)在金刚石氢终端表面利用热蒸发或电子束蒸发淀积一层厚度为80~180nm的金膜,保护氢终端表面,同时提供源漏电极的材料;
3)在金膜上旋涂光刻胶,利用光刻机进行曝光,做出隔离区图案,再利用湿法腐蚀将隔离区中的金膜腐蚀掉,暴露出氢终端表面;然后把腐蚀后的样品置于氧等离子体中,使暴露出的氢终端表面转换成高阻氧终端表面,形成器件的隔离区;去除残余的光刻胶;
4)旋涂光刻胶,在保留的金膜上方通过光刻工艺做出栅窗口图形;
5)以KI/I2溶液作为腐蚀溶液,用湿法腐蚀的方法腐蚀掉栅窗口下方的金膜,剩余的Au作为器件的源极和漏极;去除残余的光刻胶;
6)在步骤5)完成后的样品表面依次淀积一层5~40nm厚的MoO3介质层和一层5~50nm厚的Al2O3介质层;
7)旋涂光刻胶,通过光刻工艺在Al2O3介质层上方做出要保留的栅介质的图形,并用盐酸湿法腐蚀掉栅介质图形之外的介质,得到双层栅介质;去除残余的光刻胶;
8)旋涂光刻胶,通过光刻工艺在Al2O3栅介质上方做出栅金属窗口;再用金属蒸发的方法制备一层80~180nm厚的铝膜,金属剥离后得到栅极,完成整个器件的制备。
7.根据权利要求6所述的方法,其中步骤1)中的氢终端表面,通过氢等离子体处理方法得到。
8.根据权利要求6所述的方法,其中步骤3)、5)和7)中的去除残余的光刻胶,采用丙酮浸泡5-15分钟后,超声去除光刻胶的方法实现。
9.根据权利要求6所述的方法,其中步骤4)中的光刻,采用接触式光刻。
10.根据权利要求6所述的方法,其中步骤7)中的MoO3介质层采用真空热蒸发或电子束蒸发或原子层外延ALD的方法制备,Al2O3介质层通过低温ALD方法或溅射或先淀积Al膜再氧化的方法制备。
CN201711012975.6A 2017-10-26 2017-10-26 基于MoO3/Al2O3双层栅介质的零栅源间距金刚石场效应晶体管及制作方法 Pending CN107919394A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201711012975.6A CN107919394A (zh) 2017-10-26 2017-10-26 基于MoO3/Al2O3双层栅介质的零栅源间距金刚石场效应晶体管及制作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201711012975.6A CN107919394A (zh) 2017-10-26 2017-10-26 基于MoO3/Al2O3双层栅介质的零栅源间距金刚石场效应晶体管及制作方法

Publications (1)

Publication Number Publication Date
CN107919394A true CN107919394A (zh) 2018-04-17

Family

ID=61895790

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201711012975.6A Pending CN107919394A (zh) 2017-10-26 2017-10-26 基于MoO3/Al2O3双层栅介质的零栅源间距金刚石场效应晶体管及制作方法

Country Status (1)

Country Link
CN (1) CN107919394A (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109920736A (zh) * 2019-01-30 2019-06-21 西安交通大学 氢终端金刚石基两步法介质层场效应晶体管及其制备方法
CN113394089A (zh) * 2021-08-17 2021-09-14 绍兴中芯集成电路制造股份有限公司 栅极结构及其制备方法、晶体管及其制备方法
CN113690307A (zh) * 2021-08-20 2021-11-23 电子科技大学 一种具有三叠层栅介质结构的金刚石场效应晶体管
US20220085197A1 (en) * 2019-02-19 2022-03-17 Mitsubishi Electric Corporation Semiconductor device, and method of manufacturing semiconductor device

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104865305A (zh) * 2015-05-21 2015-08-26 中国电子科技集团公司第十三研究所 三维结构的氢终端金刚石场效应晶体管生物传感器及其制备方法
CN104992974A (zh) * 2015-05-15 2015-10-21 西安交通大学 金刚石基双层绝缘栅介质场效应晶体管及其制备方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104992974A (zh) * 2015-05-15 2015-10-21 西安交通大学 金刚石基双层绝缘栅介质场效应晶体管及其制备方法
CN104865305A (zh) * 2015-05-21 2015-08-26 中国电子科技集团公司第十三研究所 三维结构的氢终端金刚石场效应晶体管生物传感器及其制备方法

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
ALON VARDI ETAL: "A Diamond:H/MoO3 MOSFET", 《IEEE ELECTRON DEVICE LETTERS》 *
JIANGWEI LIU 等: "Low on-resistance diamond field effect transistor with high-k ZrO2 as dielectric", 《SCIENCE REPORTS》 *

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109920736A (zh) * 2019-01-30 2019-06-21 西安交通大学 氢终端金刚石基两步法介质层场效应晶体管及其制备方法
US20220085197A1 (en) * 2019-02-19 2022-03-17 Mitsubishi Electric Corporation Semiconductor device, and method of manufacturing semiconductor device
CN113394089A (zh) * 2021-08-17 2021-09-14 绍兴中芯集成电路制造股份有限公司 栅极结构及其制备方法、晶体管及其制备方法
CN113690307A (zh) * 2021-08-20 2021-11-23 电子科技大学 一种具有三叠层栅介质结构的金刚石场效应晶体管

Similar Documents

Publication Publication Date Title
CN104347418B (zh) Mos晶体管的形成方法
JP4647211B2 (ja) 半導体装置及びその製造方法
CN107919394A (zh) 基于MoO3/Al2O3双层栅介质的零栅源间距金刚石场效应晶体管及制作方法
CN103311276B (zh) 一种自对准石墨烯场效应晶体管及其制备方法
CN103811542B (zh) 一种锡化物超晶格势垒半导体晶体管
CN106783558A (zh) 一种低导通电阻氢终端金刚石场效应晶体管及其制备方法
CN107919396B (zh) 基于WO3/Al2O3双层栅介质的零栅源间距金刚石场效应晶体管及制作方法
CN102938413A (zh) AlGaN/GaN异质结增强型器件及其制作方法
CN107170671A (zh) 一种基于离子注入的GaN功率器件及其制造方法
CN103972069A (zh) AlGaN-GaN异质结欧姆接触制作方法
JP2014033200A (ja) バイアス温度不安定性(bti)を低減したデバイス
CN104037218B (zh) 一种基于极化效应的高性能AlGaN/GaN HEMT高压器件结构及制作方法
CN105047539B (zh) 提高SiC MOSFET沟道迁移率的方法
Wang et al. Performance optimization of atomic layer deposited ZnO thin-film transistors by vacuum annealing
CN107919390A (zh) 基于wo3栅介质的金刚石场效应晶体管及制作方法
CN107919395A (zh) 基于CaF2栅介质的零栅源间距金刚石场效应晶体管及制作方法
CN101800178B (zh) 一种铪硅铝氧氮高介电常数栅介质的制备方法
CN106684146B (zh) 一种栅自对准型碳化硅mosfet及其制备方法
CN206907738U (zh) 一种基于离子注入的GaN功率器件
CN103840003B (zh) 以三氧化二铝为栅介质的双栅石墨烯晶体管及其制备方法
CN103943511A (zh) 低功耗薄背栅石墨烯场效应晶体管的制备方法
CN107731909A (zh) 基于MoO3/Al2O3双层栅介质的金刚石场效应晶体管及制作方法
CN102569079B (zh) 具有自对准金属硅化工艺的双栅ldmos的制备方法
CN109309056A (zh) 半导体结构及其形成方法
CN1832114A (zh) 用于改进高k栅介质mos晶体管性能的衬底处理方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20180417