CN1832114A - 用于改进高k栅介质mos晶体管性能的衬底处理方法 - Google Patents

用于改进高k栅介质mos晶体管性能的衬底处理方法 Download PDF

Info

Publication number
CN1832114A
CN1832114A CN 200610011369 CN200610011369A CN1832114A CN 1832114 A CN1832114 A CN 1832114A CN 200610011369 CN200610011369 CN 200610011369 CN 200610011369 A CN200610011369 A CN 200610011369A CN 1832114 A CN1832114 A CN 1832114A
Authority
CN
China
Prior art keywords
substrate
grid
mos transistor
solution
utilize
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN 200610011369
Other languages
English (en)
Inventor
康晋锋
刘晓彦
张兴
韩汝琦
王阳元
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Peking University
Original Assignee
Peking University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Peking University filed Critical Peking University
Priority to CN 200610011369 priority Critical patent/CN1832114A/zh
Publication of CN1832114A publication Critical patent/CN1832114A/zh
Pending legal-status Critical Current

Links

Images

Landscapes

  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

本发明提供一种用于改进高K栅介质MOS晶体管性能的衬底处理方法,属于半导体集成电路及其制造技术领域。该方法包括:在制备MOS晶体管工艺中,在高K栅介质淀积之前,首先进行利用RCA溶液和DHF溶液对衬底Si进行预清洗工艺处理,清洗衬底以去除衬底表面的有机物、金属离子、颗粒物和自然氧化层;然后再用NH4F溶液对衬底表面进行进一步的清洗处理,使衬底表面形成稳定、平整的微结构后,立即装入高K栅介质淀积系统进行高K栅介质层的淀积。与现有技术相比,采用本发明制备的MOSFET器件的沟道载流子迁移率等性能得到明显提高。

Description

用于改进高K栅介质MOS晶体管性能的衬底处理方法
技术领域
本发明属于半导体集成电路及其制造技术领域,尤其涉及高K栅介质MOSFET器件和集成电路制造技术和方法。
背景技术
集成电路尤其超大规模集成电路中的主要器件是金属-氧化物-半导体场效应晶体管(metal oxide semiconductor field effect transistor,简称MOSFET)。自MOSFET被发明以来,其几何尺寸一直在不断缩小,目前主流的集成电路技术已经进入到90nm技术时代,预期在2007年将进入亚65nm技术时代,传统的多晶硅/氧化硅或氮氧化硅栅结构,由于其显著的栅泄漏电流问题,将不能满足集成电路技术的需求,需要引入新型高K栅介质和金属栅材料替代传统的氧化硅或氮氧化硅介质材料和多晶硅电极材料。然而,将高K栅介质集成到MOSFET器件,形成的高K栅介质MOSFET器件时,往往会使得高K栅介质MOSFET器件比传统的MOSFET器件性能,特别是沟道载流子迁移率性能显著下降,因此,如何改进高K栅介质MOSFET器件的沟道载流子迁移率等性能,成为先进集成电路制造技术方面重要的研究课题。在现有的高K栅介质MOSFET器件制备技术中,通常采用传统的预栅清洗工艺,即RCA溶液预清洗+稀释HF(DHF)溶液清洗工艺。其中,RCA预清洗工艺步骤用于去除Si衬底表面的有机物、金属离子、颗粒物等;稀释的氢氟酸(HF∶H2O=1∶100)(DHF)清洗工艺步骤用于清除Si表面的自然氧化层。但在利用传统的预栅清洗工艺清洗后的Si衬底上直接淀积高K栅介质后制备的高K栅介质MOSFET器件的沟道载流子迁移率性能会发生显著的下降。
发明内容
本发明的目的是提供一种可提高高K栅介质MOSFET器件的沟道载流子迁移率的预栅清洗方法,利用该工艺方法,可在基本不增加工艺成本的条件下,有效提高高K栅介质MOSFET器件的迁移率等性能。
一种用于改进高K栅介质MOS晶体管性能的衬底处理方法,其步骤包括:
1)制备MOS晶体管工艺中,在高K栅介质淀积之前,首先利用RCA溶液对衬底进行预栅清洗,然后再利用稀释的HF溶液又进行一次预栅清洗,清洗衬底以去除衬底表面的有机物、金属离子、颗粒物和自然氧化层;
2)利用NH4F溶液对衬底表面进行进一步的清洗处理,使得衬底表面形成稳定、平整的微结构,然后立即装入高K栅介质淀积系统进行高K栅介质层的淀积。
利用NH4F溶液对衬底做进一步的清洗处理具体步骤可为,衬底在1%-40%浓度的NH4F溶液中,在室温下浸泡1-5分钟。
利用RCA溶液进行预栅清洗的具体步骤可为,将衬底浸入加热的硫酸和双氧水混合溶液中1~10分钟。
进行稀释氢氟酸溶液清洗的具体步骤可为,利用稀释的氢氟酸浸泡衬底1~10分钟。
本发明的技术效果:通过应用本发明提出的新型预栅清洗工艺,可有效改善高K栅介质MOSFET器件沟道载流子迁移率等性能。具体效果可参阅图5和图6所示的结果。其中,图5是采用传统清洗工艺和采用本发明提出的清洗工艺制备的NMOSFET和PMOFETS器件的归一化的跨导(Gm/Cox)随栅电压变化曲线特性对比,图6是采用传统清洗工艺和采用本发明提出的清洗工艺制备的NMOSFET和PMOFETS器件的归一化的输出电流(EOT*Ids)随栅电压变化曲线特性对比。从图示的结果,可以看到,采用本发明提出的清洗工艺后,NMOSFET和PMOSFET器件的归一化跨导峰值分别提高了18%和42%,在1V栅压和1V源漏电压条件下,NMOSFET和PMOSFET归一化的输出电流分别提高了32%和46%。这些结果显示,采用本发明提出的新的清洗工艺技术方案,可有效改善高K栅介质MOSFET器件性能,主要是载流子迁移率输运性能。
附图说明
下面结合附图,对本发明做出详细描述。
图1为采用本发明的高K栅介质MOSFET器件和电路工艺流程图;
图2为在衬底上定出器件有源区的示意图;
图3为本发明衬底处理的示意图;
图4为利用高K栅介质淀积系统淀积高K栅介质层的示意图;
图5-a为采用传统清洗工艺制备的NMOSFET和PMOFETS器件的归一化的跨导(Gm/Cox)随栅电压变化曲线特性示意图;
图5-b为采用本发明制备的NMOSFET和PMOFETS器件的归一化的跨导(Gm/Cox)随栅电压变化曲线特性示意图;
图6-a为采用传统清洗工艺制备的NMOSFET和PMOFETS器件的归一化的输出电流(EOT*Ids)随栅电压变化曲线特性示意图;
图6-b为采用本发明制备的NMOSFET和PMOFETS器件的归一化的输出电流(EOT*Ids)随栅电压变化曲线特性示意图。
具体实施方式
参考图1,本发明在淀积高K栅介质层之前,在利用传统的预栅清洗工艺即RCA清洗+DHF清洗之后,进行利用NH4F溶液对衬底的清洗工艺处理。
采用本发明衬底处理工艺后,再进行高K栅介质层的淀积,在淀积高K栅介质层后,利用淀积层淀积系统在高K栅介质层上淀积电极层;利用光刻和RIE方法刻蚀栅电极和栅介质层,形成栅电极图形,再利用源和漏结构制备技术,包括浅结制备、源/漏掺杂注入、侧墙形成、自对准硅化物等技术形成所需要的源/漏结构;最后进入常规CMOS后道工序,包括淀积钝化层、开接触孔以及金属化等,即可制得所述的高K栅介质MOSFET器件及其集成电路。
以制备高K栅介质MOSFET器件为例说明本发明,具体流程的工艺步骤如下:
如附图2所示,在Si衬底上定出器件有源区;衬底也可以是SOI衬底。
本发明首先利用传统的预栅清洗工艺清洗衬底表面,在有源区Si层表面形成无自然氧化层的清洁表面,如附图3所示;
所述的传统预栅清洗工艺,可以采用RCA溶液清洗和稀释氢氟酸(DHF)清洗两个步骤。其中,首先进行RCA溶液清洗,即将Si衬底浸入加热的硫酸(H2SiO4)和双氧水(H2O2)混合溶液(H2SiO4∶H2O2=2∶1)中1~10分钟,去除Si衬底有源区Si层表面的有机物、金属离子、颗粒物等;然后进行稀释氢氟酸(DHF)清洗,即利用稀释的氢氟酸(HF∶H2O=1∶100)浸泡1~10分钟,以清除Si表面的自然氧化层;利用去离子水充分冲洗后,进入下一步骤。
即利用NH4F溶液进一步清洗Si表面,形成稳定、平整的Si表面后,立即装入高K栅介质淀积系统;采用NH4F溶液进一步清洗Si表面具体步骤为,用1%-40%浓度的NH4F溶液对Si衬底在室温下浸泡1-5分钟。
下一步如附图4所示,利用高K栅介质淀积系统在衬底上淀积高K栅介质层;高K栅介质可以是HfO2或Hf基等高K栅介质,其淀积方法首选MOCVD或ALD。
在利用MOCVD或ALD淀积高K栅介质后,再淀积TaN/HfN层,接着对制备的TaN/HfN/HfO2高K栅介质结构进行900℃以上的高温退火,由此可获得改进的高K栅介质MOSFET器件的沟道载流子迁移率。在栅电极淀积后,首选利用快速热退火工艺(RTA)对覆盖了TaN/HfN叠层结构和高K栅介质层的硅片进行900℃以上的高温退火处理30秒,可改善高K栅介质层的质量和可靠性。其中,在进行RTA高温退火前,利用PVD方法在HfO2高K栅介质层上淀积TaN/HfN层的目的是为了维持高K栅介质层的等效氧化层厚度不会因高温退火导致显著增加。
本发明的关键是,利用NH4F溶液对衬底进行处理,在淀积高K栅介质之前,形成一个化学性质更为稳定、表面更为清洁平整、与高K栅介质更易形成良好界面的衬底表面。

Claims (5)

1、一种用于改进高K栅介质MOS晶体管性能的衬底处理方法,其步骤包括:
1)制备MOS晶体管工艺中,在高K栅介质淀积之前,首先利用RCA溶液对衬底进行预栅清洗,然后再利用稀释氢氟酸溶液又进行一次预栅清洗,以除去衬底表面的有机物、金属离子、颗粒物和自然氧化层;
2)利用NH4F溶液对经过两次预栅清洗的衬底表面再进行进一步的清洗处理,使得衬底表面形成稳定、平整的结构,然后立即装入高K栅介质淀积系统进行高K栅介质层的淀积。
2、如权利要求1所述的用于改进高K栅介质MOS晶体管性能的衬底处理方法,其特征在于:利用NH4F溶液对衬底做进一步的清洗处理,其具体步骤为,衬底在1%-40%浓度的NH4F溶液中,在室温下浸泡1-5分钟。
3、如权利要求1或2所述的用于改进高K栅介质MOS晶体管性能的衬底处理方法,其特征在于:所述衬底为体硅衬底或SOI衬底。
4、如权利要求1所述的用于改进高K栅介质MOS晶体管性能的衬底处理方法,其特征在于:利用RCA溶液进行预栅清洗的具体步骤为,将衬底浸入加热的硫酸和双氧水混合溶液中1~10分钟。
5、如权利要求1或4所述的用于改进高K栅介质MOS晶体管性能的衬底处理方法,其特征在于:进行稀释氢氟酸溶液清洗的具体步骤为,利用稀释的氢氟酸浸泡衬底1~10分钟。
CN 200610011369 2006-02-24 2006-02-24 用于改进高k栅介质mos晶体管性能的衬底处理方法 Pending CN1832114A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN 200610011369 CN1832114A (zh) 2006-02-24 2006-02-24 用于改进高k栅介质mos晶体管性能的衬底处理方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN 200610011369 CN1832114A (zh) 2006-02-24 2006-02-24 用于改进高k栅介质mos晶体管性能的衬底处理方法

Publications (1)

Publication Number Publication Date
CN1832114A true CN1832114A (zh) 2006-09-13

Family

ID=36994273

Family Applications (1)

Application Number Title Priority Date Filing Date
CN 200610011369 Pending CN1832114A (zh) 2006-02-24 2006-02-24 用于改进高k栅介质mos晶体管性能的衬底处理方法

Country Status (1)

Country Link
CN (1) CN1832114A (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101976648A (zh) * 2010-10-13 2011-02-16 北京航空航天大学 一种等离子体氟化处理先进栅介质工艺方法
CN102270559A (zh) * 2010-06-04 2011-12-07 和舰科技(苏州)有限公司 沟槽型功率晶体管中副产物的清洗方法
CN102332395A (zh) * 2011-09-23 2012-01-25 复旦大学 一种选择性淀积栅氧和栅电极的方法

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102270559A (zh) * 2010-06-04 2011-12-07 和舰科技(苏州)有限公司 沟槽型功率晶体管中副产物的清洗方法
CN101976648A (zh) * 2010-10-13 2011-02-16 北京航空航天大学 一种等离子体氟化处理先进栅介质工艺方法
CN101976648B (zh) * 2010-10-13 2013-06-05 北京航空航天大学 一种等离子体氟化处理先进栅介质工艺方法
CN102332395A (zh) * 2011-09-23 2012-01-25 复旦大学 一种选择性淀积栅氧和栅电极的方法
CN102332395B (zh) * 2011-09-23 2014-03-05 复旦大学 一种选择性淀积栅氧和栅电极的方法

Similar Documents

Publication Publication Date Title
US20120280288A1 (en) Inversion thickness reduction in high-k gate stacks formed by replacement gate processes
KR101157747B1 (ko) 불소 부동태화 방법 및 장치
TW201010083A (en) Sealing structure for high-k metal gate and method of making
JP2002359293A (ja) 半導体装置
CN1832113A (zh) 金属栅/高k栅介质制备工艺及双金属栅cmos的制备方法
CN104282540A (zh) 晶体管及其形成方法
US20210234035A1 (en) Transistor manufacturing method and gate-all-around device structure
CN105047539B (zh) 提高SiC MOSFET沟道迁移率的方法
TWI818928B (zh) 一種製作半導體元件的方法
US20080142910A1 (en) Semiconductor device
CN103855014B (zh) P型mosfet及其制造方法
KR100788361B1 (ko) 모스펫 소자의 형성 방법
CN104681490A (zh) Cmos晶体管的形成方法
TWI291744B (en) Semiconductor integrated circuit device and its manufacturing method
CN1832114A (zh) 用于改进高k栅介质mos晶体管性能的衬底处理方法
CN107170683A (zh) 鳍式场效应晶体管的形成方法
TW407309B (en) MOSFET manufacturing process
JP2010103296A (ja) 酸化ゲルマニウムの製造方法およびそれを用いた半導体デバイスの製造方法
KR100712523B1 (ko) 이종의 게이트 절연막을 가지는 반도체 소자 및 그 제조방법
JPH03129774A (ja) 半導体装置及びその製造方法
CN110634735A (zh) 双重栅极氧化层生长方法及半导体器件的制造方法
CN103165441A (zh) 一种High K栅极电介质/金属层叠栅极制作方法
JP2968548B2 (ja) 半導体装置及びその製造方法
JPH03165066A (ja) 多結晶シリコン薄膜トランジスタ及びその製造方法
US20220020882A1 (en) Structure for a field effect transistor (fet) device and method of processing a fet device

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication