CN103165441A - 一种High K栅极电介质/金属层叠栅极制作方法 - Google Patents
一种High K栅极电介质/金属层叠栅极制作方法 Download PDFInfo
- Publication number
- CN103165441A CN103165441A CN 201110418096 CN201110418096A CN103165441A CN 103165441 A CN103165441 A CN 103165441A CN 201110418096 CN201110418096 CN 201110418096 CN 201110418096 A CN201110418096 A CN 201110418096A CN 103165441 A CN103165441 A CN 103165441A
- Authority
- CN
- China
- Prior art keywords
- layer
- metal
- gate
- trap
- amorphous silicon
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Electrodes Of Semiconductors (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
本发明提供了一种High K栅极电介质/金属层叠栅极制作方法，该方法在沉积多晶硅层之前，对金属层或者刻蚀停止层表面进行还原处理，去除其表面的金属氧化物中间层，减小金属栅极电阻，增大CMOS器件饱和电流，减小CMOS器件关闭电流，改善High K材料的栅极电介质层和金属栅极的电极接触。
Description
技术领域
本发明涉及一种半导体制造方法，特别涉及一种High K栅极电介质/金属层叠栅极制作方法。
背景技术
目前，半导体制造工业主要在硅衬底的晶片(wafer)器件面上生长器件，例如，互补型金属氧化物半导体(CMOS)器件。CMOS器件在微处理器、闪存和特定用途集成电路(ASIC)的半导体技术上占有重要的地位。现在普遍采用双阱CMOS工艺在硅衬底上同时制作导电沟道为空穴的p型沟道金属氧化物半导体场效应管(MOSFET)和导电沟道为电子的n型沟道MOSFET，具体步骤为：首先，掺杂硅衬底中的不同区域，使硅衬底中同时具有以电子为多数载流子的n型硅衬底，及以空穴为多数载流子的p型硅衬底；接着在n型硅衬底和p型硅衬底之间制作浅沟槽隔离(STI)101，被STI分隔开的区域彼此绝缘，称为有源区(AA)，然后在STI101两侧用离子注入的方法分别形成空穴型掺杂扩散区(P阱)102和电子型掺杂扩散区(N阱)103，最后在P阱102和N阱103上方分别制作由栅极电介质层104和栅极105组成的层叠栅极106，及在P阱102和N阱103中分别制作源极和漏极(图中未画出)，所述源极和漏极分别位于层叠栅极106的两侧；P阱102中形成n型沟道MOSFET，N阱103中形成p型沟道MOSFET，得到如图1所示的CMOS器件结构。
传统的层叠栅极是以氮氧化物作为栅极电介质层，多晶硅作为栅极的氮氧化合物/多晶硅层叠栅极。随着半导体技术的发展，氮氧化合物/多晶硅层叠栅极的CMOS器件由于漏电流和功耗过大等问题，已经不能满足小尺寸半 导体工艺的需要，为解决这个问题，提出了以高介电系数(High K)材料作为栅极电介质层，以金属材料作为金属栅极的High K栅极电介质/金属层叠栅极技术。在High K栅极电介质/金属层叠栅极制作过程中，既可以采用先制作金属栅极再制作源极和漏极的栅极在前工艺(gate first process)，也可以采用先制作源极和漏极再制作金属栅极的栅极在后工艺(gate last process)，该方法两者各有优缺点。下面分别介绍gate first process和gate last process的具体步骤。
结合图3～5说明现有技术中如图2所示的gate first process，其具体步骤如下：
步骤201，图3为现有技术中gate first process步骤201的剖面结构示意图，如图3所示，在硅衬底300表面依次沉积高介电系数(High-K)材料的栅极电介质层304和第一金属层后，光刻后刻蚀去除N阱上方的第一金属层。
本步骤中，提供具有p型(或n型)硅衬底的晶片(wafer)，所述硅衬底中已经制作完成STI301以及P阱302和N阱303，在硅衬底300表面依次沉积高介电系数(High-K)材料的栅极电介质层304和第一金属层的步骤为现有技术，不再赘述。本步骤中的光刻是指，在第一金属层上涂覆第一光刻胶，经过曝光和显影工艺将第一光刻胶图案化形成第一光刻图案。以第一光刻图案为掩膜刻蚀去除N阱上方的部分第一金属层，露出N阱上方的部分栅极电介质层，同时保留覆盖在P阱上方的部分第一金属层305。其中，还包括光刻后剥离残留的第一光刻图案的步骤。
步骤202，图4为现有技术中gate first process步骤202的剖面结构示意图，如图4所示，在P阱上方的部分第一金属层305以及N阱上方的部分栅极电介质层304表面沉积第二金属层，光刻后刻蚀去除P阱上方的部分第二金属层。
本步骤中，沉积第二金属层的步骤为现有技术，不再赘述。本步骤中的光刻是指，在第二金属层上涂覆第二光刻胶，经过曝光和显影工艺将第二光刻胶图案化形成第二光刻图案，以第二光刻图案为掩膜刻蚀去除P阱上方的 部分第二金属层，露出P阱上方的部分第一金属层305，同时保留覆盖在N阱上方的部分第二金属层406。其中，还包括光刻后剥离残留的第二光刻图案的步骤。
需要注意的是，在High K栅极电介质层与第一金属层和第二金属层之间还可以分别形成高介电系数栅极电介质覆盖层(capping layer)。因为High K栅极电介质层与capping layer之间以及capping layer与金属栅极之间的界面状态更为稳定，所以capping layer可以降低后续退火工艺引起的阈值电压的变化。一般地，在P阱上方的栅极电介质层和其上方的部分第一金属层之间沉积氧化镧(La2O3)材料的n型capping layer；在N阱上方的栅极电介质层和其上方的部分第二金属层之间沉积氧化铝(Al2O3)材料的p型capping layer。
现有技术中，还可以调换步骤201和步骤202中沉积第一金属层和第二金属层的顺序，也就是首先在步骤201中沉积第二金属层，光刻后去除光刻后刻蚀去除P阱上方的第二金属层，保留N阱上方部分第二金属层；然后在步骤202中沉积第一金属层，第一金属层覆盖在N阱上方部分第二金属层表面和P阱上方的High K栅极电介质层表面，光刻后刻蚀去除N阱上方的部分第一金属层，保留P阱上方部分第一金属层。
步骤203，图5为现有技术中gate first process步骤203的剖面结构示意图，如图5所示，在P阱上方的部分第一金属层305和N阱上方的部分第二金属层406表面沉积多晶或非晶硅层507，光刻后依次刻蚀多晶或非晶硅层507、P阱上方的部分第一金属层305和N阱上方的部分第二金属层406，以及栅极电介质层，形成High K栅极电介质/金属层叠栅极508。
本步骤中，多晶或非晶硅层507的沉积方法是化学气相沉积(CVD)，在CVD之后还要进行后续源漏区的快速高温热退火处理(Spike RTP)，RTP的温度通常大于1000摄氏度。多晶或非晶硅层507可以是掺杂的多晶或非晶硅、非掺杂的多晶或非晶硅或者无定形多晶或非晶硅。本步骤中的光刻是指，在多晶或非晶硅层507上涂覆第三光刻胶，经过曝光和显影工艺将第三光刻 胶图案化形成第三光刻图案，第三光刻图案用于在P阱和N阱上方分别定义栅极。以第三光刻图案为掩膜依次刻蚀去除没有被第三光刻图案遮蔽的多晶或非晶硅层507、P阱上方的部分第一金属层305和N阱上方的部分第二金属层406、以及栅极电介质层304，形成High K栅极电介质/金属层叠栅极508。其中，还包括光刻后剥离残留的第三光刻图案的步骤。
但是，由于第一金属层和第二金属层的表面会发生金属自氧化生成金属氧化物中间层(interface layer)，如果在沉积多晶或非晶硅层之前，没有去除其表面的金属氧化物中间层，则会增加金属栅极电阻，减低CMOS器件饱和电流，增加CMOS器件关闭电流。
gate first process后续还包括源漏极注入等步骤，为现有技术，不再赘述。
结合图7～9说明现有技术中如图6所示的gate last process，其具体步骤如下：
步骤601，图7为现有技术中gate last process步骤601的剖面结构示意图，如图7所示，在硅衬底700表面依次沉积高介电系数(High-K)材料的栅极电介质层704、刻蚀停止层705和多晶或非晶硅层706。
本步骤中，提供具有p型(或n型)硅衬底700的晶片(wafer)，所述硅衬底700中已经制作完成STI701以及P阱702和N阱703，在硅衬底700表面依次沉积高介电系数(High-K)材料的栅极电介质层704和刻蚀停止层705的步骤为现有技术，不再赘述。刻蚀停止层705是氮化钛(TiN)层，用物理气相沉积(PVD)或原子层沉积法(ALD)的方法制作。多晶或非晶硅层706的沉积方法是化学气相沉积(CVD)，在CVD之后还要进行后续源漏区的快速高温热退火处理(Spike RTP)，RTP的温度通常大于1000摄氏度。多晶或非晶硅层706可以是掺杂的多晶硅或非晶硅、非掺杂的多晶硅或非晶硅或者无定形多晶硅或非晶硅。
步骤602，图8为现有技术中gate last process步骤602的剖面结构示意图，如图8所示，光刻后依次刻蚀多晶或非晶硅层706、刻蚀停止层705和栅极电介质层704，形成虚拟栅极(dummy gate)807。
本步骤中的光刻是指，在多晶或非晶硅层706上涂覆光刻胶，经过曝光和显影工艺将光刻胶图案化形成光刻图案，光刻图案用于在P阱和N阱上方分别定义栅极。以光刻图案为掩膜依次刻蚀去除没有被光刻图案遮蔽的多晶或非晶硅层706、刻蚀停止层705以及栅极电介质层704，形成dummy gate。其中，还包括光刻后剥离残留光刻图案的步骤。
步骤603，图9为现有技术中gate last process步骤603的剖面结构示意图，如图9所示，以dummy gate 807作为遮蔽进行源漏极注入，在dummy gate807两侧的硅衬底700中分别形成源极和漏极。
gate last process后续步骤还包括：在硅衬底700上方沉积层间介质并化学机械研磨(CMP)之后，去除dummy gate 807中的多晶或非晶硅层706，露出刻蚀停止层705，形成栅极窗口；接着分别在所述P阱上方的栅极窗口表面沉积第一金属层，所述N阱上方的栅极窗口表面沉积第二金属层，最终形成High K栅极电介质/金属层叠栅极，具体方法为现有技术，不再赘述。
由于刻蚀停止层705是氮化钛层，其表面会发生金属自氧化生成金属氧化物中间层(interface layer)，如果沉积在沉积多晶或非晶硅层706之前，没有去除刻蚀停止层705表面的金属氧化物中间层，那么，即使在去除dummy gate 807中的多晶或非晶硅层706时，也无法去除刻蚀停止层705表面的金属氧化物中间层。该金属氧化物中间层就会阻挡High K材料的栅极电介质层和后续形成的金属栅极(metal gate)的电极接触。
从上述High K栅极电介质/金属层叠栅极的制作工艺可见，在沉积多晶硅之前，由于金属栅极或者刻蚀停止层的表面发生金属自氧化，在其与多晶或非晶硅层的界面之间存在金属氧化物中间层，从而增加金属栅极电阻，减低CMOS器件饱和电流，增加CMOS器件关闭电流，或者阻挡High K材料的栅极电介质层和金属栅极的电极接触。
发明内容
有鉴于此，本发明解决的技术问题是：High K栅极电介质/金属层叠栅 极制作工艺中，如何防止在金属栅或者刻蚀停止层与多晶硅的界面之间产生金属氧化物中间层(interface layer)。
为解决上述问题，本发明的技术方案具体是这样实现的：
一种High K栅极电介质/金属层叠栅极制作方法，提供一硅衬底，所述硅衬底中具有浅沟槽隔离、P阱和N阱，所述P阱和N阱分别位于所述浅沟槽隔离两侧，所述硅衬底表面具有高介电系数材料的栅极电介质层，所述P阱上方的栅极电介质层表面沉积第一金属层，所述N阱上方的栅极电介质表面沉积第二金属层，该方法包括：
对所述第一金属层和所述第二金属层表面进行还原处理，去除所述第一金属层和所述第二金属层表面的金属氧化物中间层；
在还原处理后的第一金属层和第二金属层表面沉积多晶或非晶硅层；
光刻后依次刻蚀所述多晶或非晶硅层、所述还原处理后的第一金属层和第二金属层、以及栅极电介质层，形成High K栅极电介质/金属层叠栅极。
所述多晶或非晶硅层是掺杂的多晶硅或非晶硅、非掺杂的多晶硅或非晶硅或者无定形多晶硅或非晶硅。
所述还原处理是在所述沉积多晶或非晶硅层的化学气相沉积的反应腔内进行，或者在特别用于还原处理的反应腔中进行。
所述还原处理是氢气热处理。
所述氢气热处理的温度范围是500～800摄氏度；所述氢气热处理中通入氢气的流量范围是10～40000毫升每分钟；所述氢气热处理的压力范围是0.1～700托。
所述P阱上方的High K栅极电介质层和第一金属层之间沉积氧化镧材料的n型高介电系数栅极电介质覆盖层；所述N阱上方的High K栅极电介质层和第二金属层之间沉积氧化铝材料的p型高介电系数栅极电介质覆盖层。
一种High K栅极电介质/金属层叠栅极制作方法，提供一硅衬底，所述硅衬底中具有浅沟槽隔离、P阱和N阱，所述P阱和N阱分别位于所述浅沟 槽隔离两侧，所述硅衬底表面依次具有高介电系数材料的栅极电介质层和刻蚀停止层，该方法包括：
对所述刻蚀停止层表面进行还原处理，去除所述刻蚀停止层表面的金属氧化物中间层；
在还原处理后的刻蚀停止层表面沉积多晶或非晶硅层；
光刻后依次刻蚀所述多晶或非晶硅层、刻蚀停止层和栅极电介质层，所述多晶或非晶硅层形成虚拟栅极；
以所述虚拟栅极作为遮蔽进行源漏极注入，在虚拟栅极两侧的硅衬底中分别形成源极和漏极；
在硅衬底上方沉积层间介质后去除所述虚拟栅极中的多晶或非晶硅层，露出所述还原处理后的刻蚀停止层，形成栅极窗口；
分别在所述P阱上方的栅极窗口表面沉积第一金属层，所述N阱上方的栅极窗口表面沉积第二金属层，形成High K栅极电介质/金属层叠栅极。
所述刻蚀停止层是氮化钛层。
所述还原处理是在所述沉积多晶或非晶硅层的化学气相沉积的反应腔内进行，或者在特别用于还原处理的反应腔中进行。
所述还原处理是氢气热处理。
所述氢气热处理的温度范围是500～800摄氏度；所述氢气热处理中通入氢气的流量范围是10～40000毫升每分钟；所述氢气热处理的压力范围是0.1～700托。
由上述的技术方案可见，本发明提供了一种High K栅极电介质/金属层叠栅极制作方法，该方法在沉积多晶或非晶硅层之前，对金属层或者刻蚀停止层表面进行还原处理，去除其表面的金属氧化物中间层，减小金属栅极电阻，增大CMOS器件饱和电流，减小CMOS器件关闭电流。
附图说明
图1为现有技术CMOS器件剖面结构示意图；
图2为现有技术gate first process的工艺流程图；
图3～5为现有技术gate first process剖面结构示意图；
图6为现有技术gate last process的工艺流程图；
图7～9为现有技术gate last process的剖面结构示意图；
图10为本发明gate first process的工艺流程图；
图11～14为本发明gate first process的剖面结构示意图；
图15为本发明gate last process的工艺流程图；
图16～20为本发明中gate last process的剖面结构示意图。
具体实施方式
为使本发明的目的、技术方案、及优点更加清楚明白，以下参照附图并举实施例，对本发明进一步详细说明。
本发明提出了一种High K栅极电介质/金属层叠栅极制作方法，能够去除金属栅极或者刻蚀停止层和多晶或非晶硅层之间的金属氧化物中间层(interface layer)。
具体实施例一
结合图11～14说明如图10所示的本发明中gate first process，其具体步骤如下：
步骤1001，图11为本发明中gate first process步骤1001的剖面结构示意图，如图11所示，在硅衬底表面依次沉积高介电系数(High-K)材料的栅极电介质层和第一金属层后，光刻后刻蚀去除N阱上方的第一金属层。
本步骤中，提供具有p型(或n型)硅衬底的晶片(wafer)，所述硅衬底中已经制作完成浅沟槽隔离(STI)301以及P阱和N阱，所述P阱和N阱分别位于所述浅沟槽隔离两侧，在硅衬底表面依次沉积高介电系数(High-K)材料的栅极电介质层和第一金属层的步骤为现有技术，不再赘述。本步骤中的光刻是指，在第一金属层上涂覆第一光刻胶，经过曝光和显影工艺将第一光刻胶图案化形成第一光刻图案。以第一光刻图案为掩膜刻蚀去除 N阱上方的部分第一金属层，露出N阱上方的部分栅极电介质层，同时保留覆盖在P阱上方的部分第一金属层305。其中，还包括光刻后剥离残留的第一光刻图案的步骤。
步骤1002，图12为本发明中gate first process步骤1002的剖面结构示意图，如图12所示，在P阱上方的部分第一金属层305以及N阱上方的部分栅极电介质层表面沉积第二金属层，光刻后刻蚀去除P阱上方的部分第二金属层。
本步骤中，沉积第二金属层的步骤为现有技术，不再赘述。所述P阱上方的部分第二金属层，即沉积在部分第一金属层表面的第二金属层，本步骤中的光刻是指，在第二金属层上涂覆第二光刻胶，经过曝光和显影工艺将第二光刻胶图案化形成第二光刻图案，以第二光刻图案为掩膜刻蚀去除P阱上方的部分第二金属层，露出P阱上方的部分第一金属层305，同时保留覆盖在N阱上方的部分第二金属层406。其中，还包括光刻后剥离残留的第二光刻图案的步骤。
需要注意的是，在High K栅极电介质层与第一金属层和/或第二金属层之间还可以分别形成高介电系数栅极电介质覆盖层(capping layer)。因为High K栅极电介质层与capping layer之间以及capping layer与金属栅极之间的界面状态更为稳定，所以capping layer可以降低后续退火工艺引起的阈值电压的变化。一般地，在P阱上方的栅极电介质层和其上方的部分第一金属层之间沉积氧化镧(La2O3)材料的n型capping layer；在N阱上方的栅极电介质层和其上方的部分第二金属层之间沉积氧化铝(Al2O3)材料的p型capping layer。
此外，还可以调换步骤1001和步骤1002中沉积第一金属层和第二金属层的顺序，也就是首先在步骤1001中沉积第二金属层，光刻后去除光刻后刻蚀去除P阱上方的第二金属层，保留N阱上方部分第二金属层；然后在步骤1002中沉积第一金属层，第一金属层覆盖在N阱上方部分第二金属层表面和P阱上方的High K栅极电介质层表面，光刻后刻蚀去除N阱上方的部分第一 金属层，保留P阱上方部分第一金属层。
至此都和现有技术中gate first process的步骤相同。
步骤1003，图13为本发明中gate first process步骤1003的剖面结构示意图，如图13所示，对P阱上方的部分第一金属层305和N阱上方的部分第二金属层406表面进行还原处理1301，去除金属氧化物中间层。
本步骤中还原处理(deoxidization process)的方法具体是指氢气热处理(thermal hydrogen process)，氢气热处理的反应条件如下：温度范围是500～800摄氏度，例如：500摄氏度、600摄氏度或800摄氏度；通入氢气的流量范围是10～40000毫升每分钟(slm)，例如：10slm、10000slm或者40000slm；氢气热处理的压力范围是0.1～700(Torr)，例如：0.1Torr、200Torr或者700Torr。
众所周知，高温条件下用氢气作为还原气体，能够对金属氧化物起到去氧化作用。本步骤的还原处理能够去除P阱上方的部分第一金属层305和N阱上方的部分第二金属层406表面由于自氧化形成的金属氧化物中间层。
本步骤的还原处理既可以在进行后续步骤1004的CVD反应腔内进行，也可以在特别用于还原处理的反应腔中进行。
步骤1004，图14为本发明中gate first process步骤1003的剖面结构示意图，如图14所示，在还原处理后的P阱上方的部分第一金属层1305和N阱上方的部分第二金属层1406表面沉积多晶或非晶硅层507，光刻后依次刻蚀多晶或非晶硅层507、还原处理后的P阱上方的部分第一金属层1305和N阱上方的部分第二金属层1406，以及栅极电介质层，形成High K栅极电介质/金属层叠栅极1408。
本步骤中，多晶或非晶硅层507的沉积方法是化学气相沉积(CVD)，在CVD之后还要进行后续源漏区的快速高温热退火处理(Spike RTP)，RTP的温度通常大于1000摄氏度。多晶或非晶硅层507是掺杂的多晶硅或非晶硅、非掺杂的多晶硅或非晶硅、或者无定形多晶硅或非晶硅。本步骤中的光刻是指，在多晶或非晶硅层507上涂覆第三光刻胶，经过曝光和显影工艺将第三 光刻胶图案化形成第三光刻图案，第三光刻图案用于P阱和N阱上方分别定义栅极。以第三光刻图案为掩膜依次刻蚀去除没有被第三光刻图案遮蔽的多晶或非晶硅层部分、还原处理后的P阱上方的部分第一金属层1305和N阱上方的部分第二金属层1406、以及栅极电介质层304，形成High K栅极电介质/金属层叠栅极1408。其中，还包括光刻后剥离残留的第三光刻图案的步骤。
gate first process后续还包括源漏极注入等步骤，均和现有技术的步骤相同，不再赘述。
具体实施例二
结合图16～20说明本发明中如图15所示的gate last process，其具体步骤如下：
步骤1501，图16为本发明中gate last process步骤1501的剖面结构示意图，如图16所示，在硅衬底700表面依次沉积高介电系数(High-K)材料的栅极电介质层704和刻蚀停止层705。
本步骤中，提供具有p型(或n型)硅衬底700的晶片(wafer)，所述硅衬底700中已经制作完成STI701以及P阱702和N阱703，在硅衬底700表面依次沉积高介电系数(High-K)材料的栅极电介质层704和刻蚀停止层705的步骤为现有技术，不再赘述。刻蚀停止层705是用物理气相沉积(PVD)的方法制作的氮化钛(TiN)层。
步骤1502，图17为本发明中gate last process步骤1502的剖面结构示意图，如图17所示，对刻蚀停止层705表面进行还原处理1701，去除刻蚀停止层705表面的金属氧化物中间层。
本步骤中还原处理1701(deoxidization process)的方法具体是指氢气热处理(thermal hydrogen process)，氢气热处理的反应条件如下：温度范围是500～800摄氏度，例如：500摄氏度、600摄氏度或800摄氏度；通入氢气的流量范围是10～40000毫升每分钟(slm)，例如：10slm、10000slm或者40000slm；氢气热处理的压力范围是0.1～700(Torr)，例如：0.1Torr、200Torr 或者700Torr。
众所周知，高温条件下用氢气作为还原气体，能够对金属氧化物起到去氧化作用。本步骤的还原处理1701能够去除刻蚀停止层705表面由于自氧化形成的金属氧化物中间层。
本步骤的还原处理1701既可以在进行后续步骤603的CVD反应腔内进行，也可以在特别用于还原处理的反应腔中进行。
步骤1503，图18为本发明中gate last process步骤1503的剖面结构示意图，如图18所示，在还原处理后的刻蚀停止层1805表面沉积多晶或非晶硅层706。
本步骤中多晶或非晶硅层706的沉积方法是化学气相沉积(CVD)，在CVD之后还要进行后续源漏区的快速高温热退火处理(Spike RTP)，RTP的温度通常大于1000摄氏度。多晶或非晶硅层706可以是掺杂的多晶硅或非晶硅、非掺杂的多晶硅或非晶硅或者无定形多晶硅或非晶硅。
步骤1504，图19为本发明中gate last process步骤1504的剖面结构示意图，如图19所示，光刻后依次刻蚀多晶或非晶硅层706、还原处理后的刻蚀停止层1805和栅极电介质层704，形成虚拟栅极(dummy gate)807。
本步骤中的光刻是指，在多晶或非晶硅层706上涂覆光刻胶，经过曝光和显影工艺将光刻胶图案化形成光刻图案，光刻图案用于在P阱和N阱上方分别定义栅极。以光刻图案为掩膜依次刻蚀去除没有被光刻图案遮蔽的多晶或非晶硅层706、还原处理后的刻蚀停止层1805以及栅极电介质层704，形成dummy gate 807。其中，还包括光刻后剥离残留光刻图案的步骤。
步骤1505，图20为本发明中gate last process步骤1505的剖面结构示意图，如图20所示，以dummy gate 807作为遮蔽进行源漏极注入，在dummy gate 807两侧的硅衬底700中分别形成源极和漏极908。
gate last process后续步骤还包括：在硅衬底上方沉积层间介质后去除dummy gate中的多晶或非晶硅层，露出还原处理后的刻蚀停止层，形成栅极窗口；接着分别在所述P阱上方的栅极窗口表面沉积第一金属层，所述N阱 上方的栅极窗口表面沉积第二金属层，最终形成High K栅极电介质/金属层叠栅极，具体方法为现有技术，不再赘述。
由具体实施例一和具体实施例二可见，本发明提供了一种High K栅极电介质/金属层叠栅极制作方法，该方法在沉积多晶或非晶硅层之前，对金属层或者刻蚀停止层表面进行还原处理，去除其表面的金属氧化物中间层，减小金属栅极电阻，增大CMOS器件饱和电流，减小CMOS器件关闭电流，改善High K材料的栅极电介质层和金属栅极的电极接触。
以上所述仅为本发明的较佳实施例而已，并不用以限制本发明，凡在本发明的精神和原则之内，所做的任何修改、等同替换、改进等，均应包含在本发明保护的范围之内。
Claims (10)
1.一种High K栅极电介质/金属层叠栅极制作方法，提供一硅衬底，所述硅衬底中具有浅沟槽隔离、P阱和N阱，所述P阱和N阱分别位于所述浅沟槽隔离两侧，所述硅衬底表面具有高介电系数材料的栅极电介质层，所述P阱上方的栅极电介质层表面沉积第一金属层，所述N阱上方的栅极电介质表面沉积第二金属层，其特征在于，该方法包括：
对所述第一金属层和第二金属层表面进行还原处理，去除所述第一金属层和第二金属层表面的金属氧化物中间层；
在还原处理后的第一金属层和第二金属层表面沉积多晶或非晶硅层；
光刻后依次刻蚀所述多晶或非晶硅层、所述还原处理后的第一金属层和第二金属层、以及栅极电介质层，形成High K栅极电介质/金属层叠栅极。
2.根据权利要求1所述的方法，其特征在于，所述多晶或非晶硅层是掺杂的多晶硅或非晶硅、非掺杂的多晶硅或非晶硅、或者无定形多晶硅或非晶硅。
3.根据权利要求1所述的方法，其特征在于，所述还原处理是在所述沉积多晶硅层的化学气相沉积的反应腔内进行，或者在特别用于还原处理的反应腔中进行。
4.根据权利要求1所述的方法，其特征在于，所述还原处理是氢气热处理。
5.根据权利要求4所述的方法，其特征在于，所述氢气热处理的温度范围是500～800摄氏度；所述氢气热处理中通入氢气的流量范围是10～40000毫升每分钟；所述氢气热处理的压力范围是0.1～700托。
6.一种High K栅极电介质/金属层叠栅极制作方法，提供一硅衬底，所述硅衬底中具有浅沟槽隔离、P阱和N阱，所述P阱和N阱分别位于所述浅沟槽隔离两侧，所述硅衬底表面依次具有高介电系数材料的栅极电介质层和刻蚀停止层，该方法包括：
对所述刻蚀停止层表面进行还原处理，去除所述刻蚀停止层表面的金属氧化物中间层；
在还原处理后的刻蚀停止层表面沉积多晶或非晶硅层；
光刻后依次刻蚀所述多晶或非晶硅层、刻蚀停止层和栅极电介质层，所述多晶或非晶硅层形成虚拟栅极；
以所述虚拟栅极作为遮蔽进行源漏极注入，在虚拟栅极两侧的硅衬底中分别形成源极和漏极；
在硅衬底上方沉积层间介质后去除所述虚拟栅极中的多晶或非晶硅层，露出所述还原处理后的刻蚀停止层，形成栅极窗口；
分别在所述P阱上方的栅极窗口表面沉积第一金属层，所述N阱上方的栅极窗口表面沉积第二金属层，形成High K栅极电介质/金属层叠栅极。
7.根据权利要求6所述的方法，其特征在于，所述刻蚀停止层是氮化钛层。
8.根据权利要求6所述的方法，其特征在于，所述还原处理是在所述沉积多晶或非晶硅层的化学气相沉积的反应腔内进行，或者在特别用于还原处理的反应腔中进行。
9.根据权利要求6所述的方法，其特征在于，所述还原处理是氢气热处理。
10.根据权利要求9所述的方法，其特征在于，所述氢气热处理的温度范围是500～800摄氏度；所述氢气热处理中通入氢气的流量范围是10～40000毫升每分钟；所述氢气热处理的压力范围是0.1～700托。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN 201110418096 CN103165441A (zh) | 2011-12-14 | 2011-12-14 | 一种High K栅极电介质/金属层叠栅极制作方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN 201110418096 CN103165441A (zh) | 2011-12-14 | 2011-12-14 | 一种High K栅极电介质/金属层叠栅极制作方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN103165441A true CN103165441A (zh) | 2013-06-19 |
Family
ID=48588427
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN 201110418096 Pending CN103165441A (zh) | 2011-12-14 | 2011-12-14 | 一种High K栅极电介质/金属层叠栅极制作方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN103165441A (zh) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN110970557A (zh) * | 2018-09-28 | 2020-04-07 | 中芯国际集成电路制造(上海)有限公司 | 电容器件及其形成方法 |
| WO2020177145A1 (zh) * | 2019-03-01 | 2020-09-10 | 深圳市华星光电半导体显示技术有限公司 | 显示面板及其制作方法、蚀刻系统 |
-
2011
- 2011-12-14 CN CN 201110418096 patent/CN103165441A/zh active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN110970557A (zh) * | 2018-09-28 | 2020-04-07 | 中芯国际集成电路制造(上海)有限公司 | 电容器件及其形成方法 |
| WO2020177145A1 (zh) * | 2019-03-01 | 2020-09-10 | 深圳市华星光电半导体显示技术有限公司 | 显示面板及其制作方法、蚀刻系统 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US11664376B2 (en) | Semiconductor device and method of manufacturing the same | |
| CN102117745B (zh) | 半导体结构及其制造方法 | |
| US9076816B2 (en) | Method and device for self-aligned contact on a non-recessed metal gate | |
| US20140117465A1 (en) | Ge-based nmos device and method for fabricating the same | |
| CN103681337B (zh) | 鳍式场效应晶体管及其形成方法 | |
| US20130214335A1 (en) | Replacement Gate Approach for High-K Metal Gate Stacks by Using a Multi-Layer Contact Level | |
| CN103094325A (zh) | 半导体器件及其制造方法 | |
| US8236654B2 (en) | Reduction of threshold voltage variation in transistors comprising a channel semiconductor alloy by reducing deposition non-uniformities | |
| CN100517618C (zh) | 半导体器件及其制造方法 | |
| US9460957B2 (en) | Method and structure for nitrogen-doped shallow-trench isolation dielectric | |
| US20120238086A1 (en) | Reducing equivalent thickness of high-k dielectrics in field effect transistors by performing a low temperature anneal | |
| CN110310926A (zh) | 解决sram单元器件金属硅化物缺陷形成的方法 | |
| CN103794502A (zh) | 半导体器件及其制造方法 | |
| US20110266638A1 (en) | Semiconductor Device Comprising Contact Elements and Metal Silicide Regions Formed in a Common Process Sequence | |
| US10109492B2 (en) | Method of forming a high quality interfacial layer for a semiconductor device by performing a low temperature ALD process | |
| US7732280B2 (en) | Semiconductor device having offset spacer and method of forming the same | |
| CN102983104B (zh) | Cmos晶体管的制作方法 | |
| CN102117773B (zh) | 半导体器件和使用应力记忆技术工艺制造半导体器件的方法 | |
| CN103165441A (zh) | 一种High K栅极电介质/金属层叠栅极制作方法 | |
| US8513080B2 (en) | Reducing contamination in a process flow of forming a channel semiconductor alloy in a semiconductor device | |
| CN102280379B (zh) | 一种应变硅nmos器件的制造方法 | |
| CN104952921B (zh) | 晶体管及其形成方法 | |
| CN103579113A (zh) | 具有双功函数金属栅的互补场效应晶体管及其制造方法 | |
| US8143132B2 (en) | Transistor including a high-K metal gate electrode structure formed on the basis of a simplified spacer regime | |
| KR20090071605A (ko) | 반도체 장치의 제조 방법 및 반도체 장치 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C12 | Rejection of a patent application after its publication | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20130619 |