CN113394089A - 栅极结构及其制备方法、晶体管及其制备方法 - Google Patents

栅极结构及其制备方法、晶体管及其制备方法 Download PDF

Info

Publication number
CN113394089A
CN113394089A CN202110940103.6A CN202110940103A CN113394089A CN 113394089 A CN113394089 A CN 113394089A CN 202110940103 A CN202110940103 A CN 202110940103A CN 113394089 A CN113394089 A CN 113394089A
Authority
CN
China
Prior art keywords
material layer
window
gate
layer
gate structure
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202110940103.6A
Other languages
English (en)
Other versions
CN113394089B (zh
Inventor
郑茂波
刘国安
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing Electronics Shaoxing Corp SMEC
Original Assignee
Semiconductor Manufacturing Electronics Shaoxing Corp SMEC
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing Electronics Shaoxing Corp SMEC filed Critical Semiconductor Manufacturing Electronics Shaoxing Corp SMEC
Priority to CN202110940103.6A priority Critical patent/CN113394089B/zh
Publication of CN113394089A publication Critical patent/CN113394089A/zh
Application granted granted Critical
Publication of CN113394089B publication Critical patent/CN113394089B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312Gate electrodes for field effect devices
    • H01L29/42316Gate electrodes for field effect devices for field-effect transistors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/778Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Junction Field-Effect Transistors (AREA)

Abstract

本发明提供了一种栅极结构及其制备方法、晶体管及其制备方法。通过在第二材料层中的第一窗口的侧壁上形成掩模侧墙,以界定出尺寸较小的第二窗口,该第二窗口可进一步复制至第一材料层中以界定出栅极结构其栅脚的尺寸。因此,本发明提供的制备方法,可基于低精度的光刻机定义出更小尺寸的栅长,克服了传统的光刻机的工艺限制的问题,有效提高经济效益。

Description

栅极结构及其制备方法、晶体管及其制备方法
技术领域
本发明涉及半导体技术领域,特别涉及一种栅极结构及其制备方法、晶体管及其制备方法。
背景技术
随着移动通信技术的快速发展,高频高功率器件的应用越来越广泛,同时对高频性能的要求也越来越高。要想获得高的频率特性,一方面可以采用高迁移率的材料,另一方面减小栅长也是一种重要手段,但栅长减小,其栅电阻会增加,这将导致噪声系数增加和最大振荡频率降低等问题。为了减小栅长的同时又不增加电阻,通常可采用T型的栅极结构。
目前,T型的栅极结构主要分为支撑T型栅极结构和浮空T型栅极结构两类。其中,支撑T型栅极结构主要是采用氮化硅作为支撑,以使得栅极结构不易倒塌,但是氮化硅的相对介电常数较大,增大了栅寄生电容,削弱了高频性能。以及,浮空T型栅极结构的栅帽下为空气,可最大程度降低栅寄生电容,然而栅脚的接触面积较小,使得栅极结构容易出现剥落和倒塌的情况。
此外,为了实现栅长尺寸的定义,光刻是一道必不可少的工艺。传统的步进式光刻机所能实现的最小线宽约为1μm,因此针对更小尺寸的栅长而言难以直接利用传统的步进式光刻机,而需要采用电子束光刻机制作,电子束曝光是对图形进行直写,光刻制程的时间随写入面积成正比例增加,故其产能较低,成本较高。
发明内容
本发明的目的在于提供一种栅极结构及其制备方法,以解决目前对栅极结构的制备成本较高,产能较低的问题。
为解决上述技术问题,本发明提供一种栅极结构的制备方法,包括:在衬底上依次形成第一材料层和第二材料层,所述第二材料层中开设有第一窗口,所述第一材料层的介电常数低于氮化硅的介电常数;在所述第一窗口的侧壁上形成掩模侧墙,并由所述掩模侧墙限定出第二窗口;去除所述第一材料层中暴露于所述第二窗口的部分,以在所述第一材料层中形成第三窗口;去除所述掩模侧墙,以释放所述第一窗口,并至少由所述第一窗口和所述第三窗口构成栅极沟槽;以及,在所述栅极沟槽中形成栅极结构。
可选的,所述衬底的表面上还形成有覆盖层,所述第一材料层和所述第二材料层依次形成在所述覆盖层上。以及,在所述第一材料层中形成第三窗口之后,还包括:刻蚀所述覆盖层中暴露于所述第三窗口的部分,以使所述栅极沟槽的底部延伸至衬底表面。可选的,利用湿法刻蚀工艺刻蚀所述覆盖层。
可选的,刻蚀所述覆盖层中暴露于所述第三窗口的部分,并且还横向刻蚀所述覆盖层中位于所述第一材料层正下方的部分,以在所述第一材料层靠近所述第三窗口的正下方形成空隙。
可选的,所述空隙的侧边界和所述第一窗口的侧边界对齐;或者,所述空隙的侧边界超出所述第一窗口的侧边界。
可选的,栅极结构的制备方法还包括:在所述空隙中填充第三材料层,所述第三材料层的介电常数低于氮化硅的介电常数。
可选的,在所述空隙中填充所述第三材料层的方法包括:旋涂光敏性的有机材料层,所述光敏性的有机材料层填充所述空隙和所述栅极沟槽,并覆盖所述第二材料层的顶表面;无掩模下执行曝光工艺,以使所述光敏性的有机材料层中覆盖于第二材料层顶表面的部分和填充于栅极沟槽的部分被曝光;执行显影工艺,以去除所述光敏性的有机材料层中被曝光的部分,并保留所述光敏性的有机材料层填充在空隙中的部分以构成所述第三材料层。
可选的,所述第一材料层和所述第二材料层的形成方法包括:旋涂第一有机材料层,并烘烤固化所述第一有机材料层以形成所述第一材料层;旋涂光敏性的第二有机材料层,并依次执行曝光工艺和显影工艺,以在所述第二有机材料层中形成所述第一窗口;以及,烘烤固化所述第二有机材料层,以形成所述第二材料层。
可选的,所述第一材料层的介电常数小于3。其中,所述第一材料层和/或所述第二材料层可以为有机材料层。
可选的,所述第一材料层的材料包括聚对苯撑苯并二噁唑纤维、聚酰亚胺和苯并环丁烯中的一种或多种;和/或,所述第二材料层的材料包括聚对苯撑苯并二噁唑纤维、聚酰亚胺和苯并环丁烯中的一种或多种。
可选的,所述第一窗口的开口尺寸大于等于1μm,所述第二窗口的开口尺寸小于等于0.35um。
本发明的又一目的在于提供一种栅极结构,所述栅极结构包括栅脚和栅帽,所述栅帽的正下方填充有第一材料层以支撑所述栅极结构,所述第一材料层的介电常数低于氮化硅的介电常数。
可选的,所述栅帽的尺寸大于等于1μm,所述栅脚的尺寸小于等于0.35um。
可选的,所述栅极结构形成在栅极沟槽内,所述栅极沟槽至少由上下连通的位于第一材料层中的窗口和位于第二材料层中的窗口构成,所述第二材料层位于所述第一材料层上,并且所述第二材料层中的窗口大于所述第一材料层中的窗口,所述栅极结构的栅帽位于所述第二材料层的窗口中,所述栅极结构的栅脚至少位于所述第一材料层的窗口中。
可选的,所述栅极沟槽还包括位于覆盖层中的窗口,所述覆盖层位于所述第一材料层的下方,所述栅极结构的栅脚从所述第一材料层的窗口延伸至所述覆盖层的窗口中。
可选的,所述覆盖层的窗口大于等于所述第二材料层的窗口,并在所述覆盖层的窗口侧壁上还形成有第三材料层而限定出所述栅极沟槽的底部沟槽。
可选的,所述第一材料层的介电常数小于3。例如,所述第一材料层的材料包括:聚对苯撑苯并二噁唑纤维、聚酰亚胺和苯并环丁烯中的一种或多种。
基于如上所述的栅极结构及其制备方法,本发明还提供了一种晶体管及其形成方法,所述晶体管例如为高电子迁移率晶体管。
在本发明提供的栅极结构及其制备方法中,利用第二材料层中第一窗口界定出栅极结构其栅帽的最大尺寸,并在第一窗口的侧壁上形成掩模侧墙以界定出尺寸较小的第二窗口,该第二窗口的尺寸即对应于栅极结构的栅脚的尺寸。即,本发明提供的制备方法中,可利用第一窗口侧壁上的掩模侧墙界定出栅极结构的栅长(对应于栅脚的尺寸,也即,导电沟道的长度),因此即使利用光刻精度较低的光刻机(例如,传统的步进式光刻机)定义出较大尺寸的第一窗口,仍可通过掩模侧墙达到更小尺寸的栅长,有利于提高产能,降低成本。
此外,基于本发明提供的制备方法所形成的栅极结构,可以在第一材料层的支撑下不易倒塌,并且第一材料层的介电常数较低,进而可有效降低栅寄生电容。
附图说明
图1为本发明一实施例中的栅极结构的制备方法的流程示意图。
图2-图11为本发明一实施例中的栅极结构在其制备过程中的结构示意图。
其中,附图标记如下:100-衬底;110-覆盖层;210-第一材料层;210a-第三窗口;220-第二材料层;220a-第一窗口;220b-第二窗口;230-第三材料层;300-掩模侧墙;310-掩模材料层;400-栅极结构;400a-栅极沟槽;400b-空隙;410-栅极材料层;500-光阻层;500a-溅镀窗口。
具体实施方式
承如背景技术所述,现有工艺中,为了进一步缩减栅极结构的尺寸,通常需要利用电子束曝光进行加工,导致产能较低,成本较高。
为此,本发明提供了一种栅极结构的制备方法,该制备方法可以基于较低的光刻精度下仍能够制备出尺寸更小的栅极结构,有利于提高产能,降低成本。具体可参考图1所示,所述栅极结构的制备方法包括如下步骤。
步骤S100,在衬底上依次形成第一材料层和第二材料层,所述第二材料层中开设有第一窗口,所述第一材料层和所述第二材料层的介电常数均低于氮化硅的介电常数。
步骤S200,在所述第一窗口的侧壁上形成掩模侧墙,并由所述掩模侧墙限定出第二窗口。
步骤S300,去除所述第一材料层中暴露于所述第二窗口的部分,以在所述第一材料层中形成第三窗口。
步骤S400,去除所述掩模侧墙,以释放所述第一窗口,并至少由所述第一窗口和所述第三窗口构成栅极沟槽。
步骤S500,在所述栅极沟槽中形成栅极结构。
以下结合图2-图11和具体实施例对本发明提出的栅极结构及其制备方法、晶体管及其制备方法作进一步详细说明。其中,图2-图11为本发明一实施例中的栅极结构在其制备过程中的结构示意图。根据下面说明,本发明的优点和特征将更清楚。需说明的是,附图均采用非常简化的形式且均使用非精准的比例,仅用以方便、明晰地辅助说明本发明实施例的目的。应当认识到,附图中所示的诸如“上方”,“下方”,“顶部”,“底部”,“上方”和“下方”之类的相对术语可用于描述彼此之间的各种元件的关系。这些相对术语旨在涵盖除附图中描绘的取向之外的元件的不同取向。例如,如果装置相对于附图中的视图是倒置的,则例如描述为在另一元件“上方”的元件现在将在该元件下方。
在步骤S100中,具体参考图2所示,在衬底100上依次形成第一材料层210和第二材料层220,所述第二材料层220中开设有第一窗口220a。所述第一窗口220a即暴露出所述第一材料层210。
其中,所述第一材料层210的介电常数低于氮化硅的介电常数,例如,所述第一材料层210的介电常数小于3,进一步可优选小于2。本实施例中,所述第一材料层210可以为有机材料层,其材料例如包括聚对苯撑苯并二噁唑纤维(PBO)、聚酰亚胺(Polyimide)和苯并环丁烯(BCB)中的一种或多种。可以和第一材料层210类似的,所述第二材料层220也可采用介电常数低于氮化硅的材料,例如,所述第二材料层220的介电常数小于3,并可进一步小于2。以及,所述第二材料层220同样可为有机材料层,其材料例如包括聚对苯撑苯并二噁唑纤维(PBO)、聚酰亚胺(Polyimide)和苯并环丁烯(BCB)中的一种或多种。
进一步的,所述衬底100可以为硅衬底、锗硅衬底、氮化镓衬底或者碳化硅衬底等。或者,所述衬底100还可以包括基底(例如,氮化镓基底、碳化硅基底或者硅基底等)、以及形成在所述基底上的III-V族化合物层,所述III-V族化合物层例如包括氮化镓层(GaN)、氮化镓铝层(AlGaN)、砷化镓层(GaAs)、砷化铝层(AlAs)、砷化镓铝层(AlGaAs)和磷化镓铟层(InGaP)中的一层或多层,基于该具有III-V族化合物层的衬底而言,则可进一步形成高电子迁移率晶体管(HEMT)。
可选的方案中,所述衬底100的表面上还形成有覆盖层110。针对用于形成HEMT器件而言,所述覆盖层110可以为III-V族化合物层或者氮化硅层等,可选用的III-V族化合物层例如为氮化镓层或砷化镓层等。当然,针对用于形成其他器件的情况下,所述覆盖层110还可以为氮化硅层或者氧化硅层等。
更进一步的,在制备所述第一材料层210之前还包括:执行清洗处理,以清除衬底表面上的杂质。具体的,可将所述衬底100置于清洗剂中清洗,所述清洗剂例如包括丙酮,其清洗时间例如为3~20min。其中,针对具有III-V族化合物层的覆盖层110而言,即可去除III-V族化合物层表面上的杂质,并可增加表面粘附性。
在执行清洗处理之后,即可利用旋涂工艺旋涂第一有机材料层,并经过烘烤固化,以形成所述第一材料层210,烘烤固化的温度例如为200~400℃。本实施例中,通过固化烘烤,以使所述第一材料层210的性质稳定,并呈现为非光敏性的有机材料层,同时固化后的第一材料层具备较高的强度(例如,强度大于100MPa),从而能够为后续形成的栅极结构提高更好的支撑效果。当然,也可以直接旋涂非光敏性的第一有机材料层并经固化后形成所述第一材料层210。此外,本实施例的第一材料层210为有机材料层,进而能够对其下方的衬底或者覆盖层(形成有覆盖层的情况下)起到较好的钝化作用。
接着在所述第一材料层210上形成第二材料层220。其中,所述第二材料层220的制备方法包括:利用旋涂工艺旋涂第二有机材料层,所述第二有机材料层可以为光敏性有机材料层;接着,依次执行曝光工艺和显影工艺,以在所述第二有机材料层中形成第一窗口220a;之后,执行烘烤固化,以使所述第二有机材料层的性质稳定,即,烘烤后的第二材料层220的性质稳定,并可转变为非光敏性的有机材料层,避免受到后续工艺的影响。同样的,固化后的第二材料层220相应具备较高的强度(例如,强度大于100MPa),从而能够为后续形成的栅极结构提高更好的支撑效果。
本实施例中,采用光敏性的第一材料层210,即可直接利用光刻工艺完成所述第一材料层210的图形化过程,其工艺简单。并且,本实施例中,位于第二材料层220下方的第一材料层210为非光敏性的有机材料层,因此经过如上所述的曝光工艺并不会对第一材料层210产生曝光,此时通过显影工艺即可精确去除第二有机材料层中对应于第一窗口的部分,而不会对其下方的第一材料层210造成消耗。
此外,对所述第二有机材料层的曝光工艺可以直接采用步进式光刻机,所采用的步进式光刻机具有较高的加工速率、产能较高、并可有效降低成本。以及,步进式光刻机的光刻工艺的最小线宽尺寸例如为1μm,即,所界定出的第一窗口220a的开口尺寸大于等于1μm,具体的,所界定出的第一窗口220a的开口尺寸可以为1μm -2μm。
在步骤S200中,重点参考图4所示,在所述第一窗口220a的侧壁上形成掩模侧墙300,并由所述掩模侧墙300在所述第一窗口220a中限定出第二窗口220b。
需要说明的是,所述第一窗口220a是利用步进式曝光机界定出,因此具有较大的开口尺寸(例如大于1μm),此时利用所述掩模侧墙300即可有效缩减开口尺寸,以形成具有较小开口尺寸的第二窗口220b,所述第二窗口220b的开口尺寸例如可小于等于0.35um,更具体的,所述第二窗口220b的开口尺寸可以为0.1μm-0.3μm。
其中,所述掩模侧墙300的形成方法可包括如下步骤。
首先,参考图3所示,沉积掩模材料层310,所述掩模材料层310覆盖所述第二材料层220的顶表面,并覆盖所述第一窗口220a的底部和侧壁。具体可利用等离子体增强化学气相沉积工艺(PECVD)形成,所述掩模材料层310的材料可包括氧化硅和氮化硅中的一种或多种(例如,所述掩模材料层310可以为氧化硅层、氮化硅层或者氮氧化硅层等)。以及,所述掩模材料层310的厚度可根据后续限定出的第二窗口220b的开口尺寸而对应调整,具体的实施例中,可使所述掩模材料层310的沉积厚度约为4000 Å ~10000 Å。
接着,参考图4所示,执行刻蚀工艺,以去除所述掩模材料层中覆盖第二材料层顶表面的部分和第一窗口底部的部分,并保留所述掩模材料层中位于第一窗口侧壁的部分以构成所述掩模侧墙300。其中,所述刻蚀工艺具体可采用等离子体刻蚀工艺(ICP),其刻蚀气体可包括氟基气体,例如包括CF4、C2F6、C4F8和CF3中的一种或多种。
在步骤S300中,具体参考图5所示,去除所述第一材料层210中暴露于所述第二窗口220b中的部分,以在所述第一材料层210中形成第三窗口210a。
具体的,可利用刻蚀工艺去除所述第一材料层210中暴露于所述第二窗口220b中的部分。本实施例中,在刻蚀所述第一材料层210之前,还包括:在所述第二材料层220上形成保护层(图中未示出),所述保护层至少暴露出所述第二窗口220b,并且所述保护层至少覆盖所述第二材料层220的顶表面,以避免所述第二材料层220受到刻蚀轰击。具体的,所述保护层可以为图形化光刻胶层,该图形化光刻胶层可直接利用传统的步进式光刻机执行光刻工艺而形成,并且用于构成保护层的该图形化光刻胶层在曝光工艺和显影工艺后,并未经过烘烤固化,以利于后续该保护层的去除过程。
因此,在刻蚀所述第一材料层210时,是基于所述保护层和所述掩模侧墙300的掩模下刻蚀所述第一材料层210。具体可采用干法刻蚀工艺刻蚀所述第一材料层210,其刻蚀气体可包括氧气(O2)等。以及,在刻蚀所述第一材料层210之后,即可利用光刻胶剥离液去除所述保护层,如上所述,由于第一材料层210和第二材料层220均为固化烘烤后的稳定的有机材料层,因此并不会受到光刻胶剥离液的影响。
在步骤S400中,具体参考图6所示,去除所述掩模侧墙300,以释放所述第一窗口,并至少由所述第一窗口和所述第三窗口构成栅极沟槽400a。所述栅极沟槽400a相应的呈现为上宽下窄的结构,例如为T型结构,即,所述栅极沟槽400a包括尺寸较大的对应于第一窗口220a的上沟槽部和尺寸较小的至少对应于第三窗口210a的下沟槽部。
具体的,可采用湿法刻蚀工艺或干法刻蚀工艺去除所述掩模侧墙。其中,湿法刻蚀工艺中所采用的化学腐蚀液可以为缓冲刻蚀剂(BOE);以及,干法刻蚀工艺所采用的刻蚀气体可以为氟基气体,例如包括CF4、C2F6、C4F8和CF3中的一种或多种。
继续参考图6所示,所述衬底100的表面上还形成有覆盖层110,基于此,则可进一步刻蚀覆盖层110中暴露于所述栅极沟槽400a的部分,以使最终形成的栅极沟槽400a的底部延伸至衬底顶表面。
本实施例中,具体参考图7所示,刻蚀所述覆盖层110的具体过程包括:刻蚀所述覆盖层110中暴露于所述第三窗口210a的部分,并横向刻蚀所述覆盖层110中位于所述第一材料层正下方的部分,以使所述第一材料层210中靠近所述第三窗口210a的部分悬空,从而在所述第一材料层210靠近所述第三窗口210a的正下方形成空隙400b。
其中,可采用湿法蚀刻工艺刻蚀所述覆盖层110,避免干法刻蚀所述覆盖层110时对衬底表面造成轰击而损伤衬底100。具体的,湿法刻蚀工艺中所选用的刻蚀液能够对所述覆盖层110及其下方的衬底100具有较大的刻蚀选择比,以利于提高对所述覆盖层110的刻蚀精度,并避免对衬底100造成损伤。例如,所述覆盖层110为砷化镓层(GaAs),所述衬底100为砷化铝层(AlAs)或者磷化镓铟层(InGaP),则湿法刻蚀工艺中可选用柠檬酸和琥珀酸中的一种或多种作为其刻蚀液。
进一步的,可使所述空隙400b的侧边界超出后续形成的栅极结构的侧边界。本实施例中,可使所述空隙400b的侧边界扩展至和所述第一窗口220a的侧边界对齐,或者可使所述空隙400b的侧边界超出所述第一窗口220a的侧边界。如此,即可确保后续形成的栅极结构其正下方不具有高介电常数的材料。
更进一步的,参考图8所示,在形成所述空隙400b之后,还包括:填充第三材料层230在所述空隙400b中。所述第三材料层230的介电常数低于氮化硅的介电常数,例如,所述第三材料层230的介电常数小于3,并可进一步小于2。具体的实施例中,所述第三材料层230可为有机材料层,其材料例如为聚对苯撑苯并二噁唑纤维(PBO)、聚酰亚胺(Polyimide)和苯并环丁烯(BCB)中的一种或多种。
其中,所述第三材料层230的填充方法例如包括:首先,旋涂光敏性的第三有机材料层,所述光敏性的第三有机材料层填充所述空隙300b和所述栅极沟槽400a,并覆盖所述第二材料层220的顶表面;接着,在无掩模下执行全曝光工艺,此时所述光敏性的有机材料层中覆盖于所述第二材料层顶表面的部分和填充于栅极沟槽的部分被曝光,而填充于所述空隙400b中的部分在所述第一材料层210的遮挡下未被曝光;之后,执行显影工艺,以去除被曝光的部分,并保留所述光敏性有机材料层填充在空隙400b中的部分以构成所述第三材料层230。进一步的,在执行显影工艺之后,还进行烘烤固化,以使所述第三材料层230的性质稳定,烘烤温度例如为200℃~400℃,固化后的第三材料层230的强度较高(例如,强度大于100MPa),能够为后续形成的栅极结构提高供更好的支撑效果。如此,即实现了将第三材料层230自对准的填充于所述空隙400b中。
需要说明的是,本实施例中是优先去除所述掩模侧墙,之后再刻蚀所述覆盖层110,如此,即可避免第一材料层210的下方过早的出现空隙而导致第一材料层210的悬空部分受到掩模侧墙300的重力而容易出现坍塌的问题。此外,通过在所述空隙400b中填充第三材料层230,一方面可对所述第一材料层210的悬空部分起到有效支撑,另一方面还可避免该空隙400b中的空气在后续的高温制程中出现热膨胀而撑破其周边的膜层,使得器件的稳定性不佳。
在步骤S500中,具体参考图9和图10所示,在所述栅极沟槽400a中形成栅极结构400。
进一步的,在形成所述栅极结构400之前,还包括:执行清洗处理,以对需要沉积栅极结构的膜层表面进行清洗,并提高后续栅极结构在膜层表面的粘附力。其中,所述清洗处理具体可包括等离子清洗和酸洗,所述酸洗溶液例如为稀盐酸溶液,清洗时间例如为10s~300s。
本实施例中,可以采用剥离工艺(Lift-off)形成所述栅极结构400。具体的,所述栅极结构400的形成方法可包括如下步骤。
步骤一,具体参考图9所示,形成光阻层500,所述光阻层500中形成有暴露了出所述栅极沟槽的溅镀窗口500a。同样的,可直接利用传统的步进式光刻机对所述光阻层500进行光刻工艺,以定义出光阻层500中的溅镀窗口500a。本实施例中,所述光阻层500可以为负性光阻,以使所述光阻层500的侧壁呈现为倒梯形的倾斜侧壁,此时,所述光阻层500中的溅镀窗口500a即相应的呈现为倒梯形结构。
步骤二,具体参考图10所示,溅镀栅极材料层410,所述栅极材料层410覆盖所述光阻层500的顶表面,并填充所述栅极沟槽。本实施例中,所述光阻层500的侧壁为倒梯形结构的倾斜侧壁,因此所述栅极材料层410中覆盖于光阻层顶表面的部分和填充于栅极沟槽中的部分更容易相互分断。进一步的,可采用电子束蒸发工艺溅镀所述栅极材料层410,以及所述栅极材料层410具体可选用钛(Ti)、铂(Pt)、金(Au)、钨(W)和铝(Al)中的一种或多种。
步骤三,具体参考图11所示,剥离所述光阻层,以相应的去除所述光阻层上的栅极材料,并保留填充于所述栅极沟槽内的栅极材料以构成所述栅极结构400。此时,所述栅极结构400的形状即与所述栅极沟槽的形状相对应,而呈现为T型结构。
至此,即可形成T型的栅极结构400,所述栅极结构400包括尺寸较小的栅脚和尺寸较大的栅帽,所述栅帽即位于所述栅脚的上方。可以认为,本实施例中的栅极结构400即形成在栅极沟槽内,所述栅极沟槽至少由上下连通的位于第一材料层210中的窗口(第一窗口)和位于第二材料层220中的窗口(第三窗口)构成,所述栅极结构400的栅帽位于所述第一窗口内,所述栅极结构400的栅脚至少位于所述第三窗口内。
即,所述栅极结构400的栅脚的尺寸即对应于第三窗口的开口尺寸,所述栅脚的尺寸也一定程度的决定了栅长尺寸,本实施例中栅脚的尺寸小于等于0.35um(即,栅长小于等于0.35μm)。以及,所述栅极结构400的栅帽的尺寸不大于第一窗口的开口尺寸(所述栅帽的尺寸可大于等于1μm,例如为1μm -3μm),并且栅帽的正下方填充有第一材料层210以支撑所述栅极结构400。
进一步的,所述栅极沟槽还包括位于覆盖层110中的窗口,所述覆盖层110位于所述第一材料层210的下方,所述栅极结构400的栅脚即从所述第一材料层210的窗口进一步延伸至所述覆盖层110的窗口中。本实施例中,所述覆盖层110的窗口大于等于所述第二材料层220的窗口,并在所述覆盖层110的窗口侧壁上还形成有第三材料层230而限定出所述栅极沟槽的底部沟槽。即,在栅帽的正下方填充有第一材料层210和第三材料层230,由于栅帽的正下方的填充材料均为介电常数较低的材料(K值均低于氮化硅的K值),从而可有效减小栅寄生电容。
进一步的,所述第一材料层210具体可采用有机材料形成,其材料例如包括聚对苯撑苯并二噁唑纤维(PBO)、聚酰亚胺(Polyimide)和苯并环丁烯(BCB)中的一种或多种。同样的,所述第三材料层230也可采用有机材料形成,其材料例如包括聚对苯撑苯并二噁唑纤维(PBO)、聚酰亚胺(Polyimide)和苯并环丁烯(BCB)中的一种或多种。
如上所述的栅极结构及其形成方法可进一步应用于晶体管及其形成方法中。具体的,所述晶体管包括衬底和形成在衬底上的栅极结构,所述栅极结构的栅脚设置在所述衬底的顶表面上,所述栅脚的宽度尺寸即决定了晶体管的导电沟道的尺寸。
可选的实施例中,如上所述的栅极结构及其形成方法例如可应用于高电子迁移率晶体管(HEMT)中。此时,所述衬底100可包括基底以及形成在基底上的III-V族化合物层。所述III-V族化合物层例如包括氮化镓层(GaN)、氮化镓铝层(AlGaN)、砷化镓层(GaAs)、砷化铝层(AlAs)、砷化镓铝层(AlGaAs)和磷化镓铟层(InGaP)中的一层或多层。进一步的,所述衬底100还形成有覆盖层110,所述覆盖层110即可以为III-V族化合物层。此外,针对HEMT器件而言,所述栅极结构400外围的第一材料层210和第二材料层220可直接保留而无需去除。
或者,其他可选的方案中,所述栅极结构400也可应用于常规的场效应晶体管中。此时,即可以所述栅极结构400为掩模进一步刻蚀栅极结构400外围的第二材料层220和第一材料层210,并保留所述栅极结构400其栅帽的正下方的第一材料层210,以支撑所述栅极结构400。本实施例中,所述栅帽的正下方还保留有第三材料层230。
综上所述,本发明提供的栅极结构及其形成方法中,可以直接利用光刻精度较低的光刻机(例如,传统的步进式光刻机)在第二材料层中界定出尺寸较大的第一窗口,之后即可结合第一窗口侧壁上的掩模侧墙界定出尺寸更小的第二窗口,该第二窗口即可复制至第一材料层中以进一步界定出栅极结构其栅脚的尺寸(即,栅长尺寸)。可见,本发明提供的制备方法,即使是基于低精度的光刻机仍能够达到更小尺寸的栅长尺寸(例如采用传统的步进式光刻机仍能够制备出尺寸小于0.35微米的栅长),有效克服了传统的步进式光刻机其工艺线宽受限的问题,有效提高经济效益。
进一步的,第一材料层可采用非光敏性的第一有机材料层,从而可避免该第一材料层受到其上方的第二材料层及其他膜层的影响。更进一步的,可优先利用光敏性的第二有机材料层经过图形化工艺形成第一窗口,之后再对第二有机材料层进行烘烤固化以将所述第二有机材料层转变为非光敏性的稳定膜层,使得第二有机材料层的工艺简单,且有利于避免第二材料层受到后续工艺的影响。
此外,针对衬底表面上还形成有覆盖层的情况,则可经由第三窗口进一步刻蚀该覆盖层,以使栅极沟槽的底部可延伸至衬底表面。以及,还可进一步侧向刻蚀该覆盖层,以使栅极结构的正下方的覆盖层被去除而形成有空隙,并填充第三材料层于空隙中。即相当于,针对栅极结构正下方的区域,将高K值的覆盖层替代为低K值的低K材料,以进一步降低栅寄生电容。
需要说明的是,虽然本发明已以较佳实施例披露如上,然而上述实施例并非用以限定本发明。对于任何熟悉本领域的技术人员而言,在不脱离本发明技术方案范围情况下,都可利用上述揭示的技术内容对本发明技术方案作出许多可能的变动和修饰,或修改为等同变化的等效实施例。因此,凡是未脱离本发明技术方案的内容,依据本发明的技术实质对以上实施例所做的任何简单修改、等同变化及修饰,均仍属于本发明技术方案保护的范围。
还应当理解的是,除非特别说明或者指出,否则说明书中的术语“第一”、“第 二”、“第三”等描述仅仅用于区分说明书中的各个组件、元素、步骤等,而不是用于表示各个组件、元素、步骤之间的逻辑关系或者顺序关系等。
此外还应该认识到,此处描述的术语仅仅用来描述特定实施例,而不是用来限制本发明的范围。必须注意的是,此处的以及所附权利要求中使用的单数形式“一个”和“一种”包括复数基准,除非上下文明确表示相反意思。例如,对“一个步骤”或“一个装置”的引述意味着对一个或 多个步骤或装置的引述,并且可能包括次级步骤以及次级装置。应该以最广义的含义来理解使用的所有连词。以及,词语“或”应该被理解为具有逻辑“或”的定义,而不是逻辑“异或”的定义,除非上下文明确表示相反意思。

Claims (23)

1.一种栅极结构的制备方法,其特征在于,包括:
在衬底上依次形成第一材料层和第二材料层,所述第二材料层中开设有第一窗口,所述第一材料层的介电常数低于氮化硅的介电常;
在所述第一窗口的侧壁上形成掩模侧墙,并由所述掩模侧墙限定出第二窗口;
去除所述第一材料层中暴露于所述第二窗口的部分,以在所述第一材料层中形成第三窗口;
去除所述掩模侧墙,以释放所述第一窗口,并至少由所述第一窗口和所述第三窗口构成栅极沟槽;以及,
在所述栅极沟槽中形成栅极结构。
2.如权利要求1所述的栅极结构的制备方法,其特征在于,所述衬底的表面上还形成有覆盖层,所述第一材料层和所述第二材料层依次形成在所述覆盖层上;
其中,在所述第一材料层中形成第三窗口之后,还包括:刻蚀所述覆盖层中暴露于所述第三窗口的部分,以使所述栅极沟槽的底部延伸至衬底表面。
3.如权利要求2所述的栅极结构的制备方法,其特征在于,利用湿法刻蚀工艺刻蚀所述覆盖层。
4.如权利要求2所述的栅极结构的制备方法,其特征在于,刻蚀所述覆盖层中暴露于所述第三窗口的部分,并且还横向刻蚀所述覆盖层中位于所述第一材料层正下方的部分,以在所述第一材料层靠近所述第三窗口的正下方形成空隙。
5.如权利要求4所述的栅极结构的制备方法,其特征在于,所述空隙的侧边界和所述第一窗口的侧边界对齐;或者,所述空隙的侧边界超出所述第一窗口的侧边界。
6.如权利要求4所述的栅极结构的制备方法,其特征在于,还包括:在所述空隙中填充第三材料层,所述第三材料层的介电常数低于氮化硅的介电常数。
7.如权利要求6所述的栅极结构的制备方法,其特征在于,在所述空隙中填充所述第三材料层的方法包括:
旋涂光敏性的有机材料层,所述光敏性的有机材料层填充所述空隙和所述栅极沟槽,并覆盖所述第二材料层的顶表面;
无掩模下执行曝光工艺,以使所述光敏性的有机材料层中覆盖于第二材料层顶表面的部分和填充于栅极沟槽的部分被曝光;
执行显影工艺,以去除所述光敏性的有机材料层中被曝光的部分,并保留所述光敏性的有机材料层填充在空隙中的部分以构成所述第三材料层。
8.如权利要求1所述的栅极结构的制备方法,其特征在于,所述第一材料层和所述第二材料层的形成方法包括:
旋涂第一有机材料层,并烘烤固化所述第一有机材料层以形成所述第一材料层;
旋涂光敏性的第二有机材料层,并依次执行曝光工艺和显影工艺,以在所述第二有机材料层中形成所述第一窗口;以及,
烘烤固化所述第二有机材料层,以形成所述第二材料层。
9.如权利要求1所述的栅极结构的制备方法,其特征在于,所述第一材料层的介电常数小于3。
10.如权利要求1所述的栅极结构的制备方法,其特征在于,所述第一材料层和/或所述第二材料层为有机材料层。
11.如权利要求10所述的栅极结构的制备方法,其特征在于,所述第一材料层的材料包括聚对苯撑苯并二噁唑纤维、聚酰亚胺和苯并环丁烯中的一种或多种;和/或,所述第二材料层的材料包括聚对苯撑苯并二噁唑纤维、聚酰亚胺和苯并环丁烯中的一种或多种。
12.如权利要求1所述的栅极结构的制备方法,其特征在于,所述第一窗口的开口尺寸大于等于1μm,所述第二窗口的开口尺寸小于等于0.35um。
13.一种栅极结构,其特征在于,所述栅极结构包括栅脚和栅帽,所述栅帽的正下方填充有第一材料层以支撑所述栅极结构,所述第一材料层的介电常数低于氮化硅的介电常数。
14.如权利要求13所述的栅极结构,其特征在于,所述栅帽的尺寸大于等于1μm,所述栅脚的尺寸小于等于0.35um。
15.如权利要求13所述的栅极结构,其特征在于,所述栅极结构形成在栅极沟槽内,所述栅极沟槽至少由上下连通的位于第一材料层中的窗口和位于第二材料层中的窗口构成,所述第二材料层位于所述第一材料层上,并且所述第二材料层中的窗口大于所述第一材料层中的窗口,所述栅极结构的栅帽位于所述第二材料层的窗口中,所述栅极结构的栅脚至少位于所述第一材料层的窗口中。
16.如权利要求15所述的栅极结构,其特征在于,所述栅极沟槽还包括位于覆盖层中的窗口,所述覆盖层位于所述第一材料层的下方,所述栅极结构的栅脚从所述第一材料层的窗口延伸至所述覆盖层的窗口中。
17.如权利要求16所述的栅极结构,其特征在于,所述覆盖层的窗口大于等于所述第二材料层的窗口,并在所述覆盖层的窗口侧壁上还形成有第三材料层而限定出所述栅极沟槽的底部沟槽。
18.如权利要求13所述的栅极结构,其特征在于,所述第一材料层的介电常数小于3。
19.如权利要求13所述的栅极结构,其特征在于,所述第一材料层的材料包括:聚对苯撑苯并二噁唑纤维、聚酰亚胺和苯并环丁烯中的一种或多种。
20.一种晶体管的制备方法,其特征在于,采用如权利要求1-12任意一项所述的制备方法形成的栅极结构。
21.如权利要求20所述的晶体管的制备方法,其特征在于,所述晶体管为高电子迁移率晶体管。
22.一种晶体管,其特征在于,包括如权利要求13-19任一项所述的栅极结构。
23.如权利要求22所述的晶体管,其特征在于,所述晶体管为高电子迁移率晶体管。
CN202110940103.6A 2021-08-17 2021-08-17 栅极结构及其制备方法、晶体管及其制备方法 Active CN113394089B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202110940103.6A CN113394089B (zh) 2021-08-17 2021-08-17 栅极结构及其制备方法、晶体管及其制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110940103.6A CN113394089B (zh) 2021-08-17 2021-08-17 栅极结构及其制备方法、晶体管及其制备方法

Publications (2)

Publication Number Publication Date
CN113394089A true CN113394089A (zh) 2021-09-14
CN113394089B CN113394089B (zh) 2021-12-03

Family

ID=77622860

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110940103.6A Active CN113394089B (zh) 2021-08-17 2021-08-17 栅极结构及其制备方法、晶体管及其制备方法

Country Status (1)

Country Link
CN (1) CN113394089B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115440592A (zh) * 2022-09-01 2022-12-06 湖北九峰山实验室 一种高电子迁移率晶体管及其制作方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05198596A (ja) * 1991-10-22 1993-08-06 Mitsubishi Electric Corp 半導体装置及びその製造方法
CN1675779A (zh) * 2002-08-14 2005-09-28 富士通株式会社 微t型电极的制造方法
CN107919394A (zh) * 2017-10-26 2018-04-17 西安电子科技大学 基于MoO3/Al2O3双层栅介质的零栅源间距金刚石场效应晶体管及制作方法
CN111933523A (zh) * 2020-07-08 2020-11-13 中电科工程建设有限公司 一种用于化合物半导体器件的t型栅制作方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05198596A (ja) * 1991-10-22 1993-08-06 Mitsubishi Electric Corp 半導体装置及びその製造方法
CN1675779A (zh) * 2002-08-14 2005-09-28 富士通株式会社 微t型电极的制造方法
CN107919394A (zh) * 2017-10-26 2018-04-17 西安电子科技大学 基于MoO3/Al2O3双层栅介质的零栅源间距金刚石场效应晶体管及制作方法
CN111933523A (zh) * 2020-07-08 2020-11-13 中电科工程建设有限公司 一种用于化合物半导体器件的t型栅制作方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115440592A (zh) * 2022-09-01 2022-12-06 湖北九峰山实验室 一种高电子迁移率晶体管及其制作方法
CN115440592B (zh) * 2022-09-01 2023-11-03 湖北九峰山实验室 一种高电子迁移率晶体管及其制作方法

Also Published As

Publication number Publication date
CN113394089B (zh) 2021-12-03

Similar Documents

Publication Publication Date Title
EP0818810B1 (en) Method of fabricating high beta HBT devices
KR100620393B1 (ko) 전계효과 트랜지스터 및 그의 제조 방법
KR100647459B1 (ko) 티형 또는 감마형 게이트 전극의 제조방법
US9887089B2 (en) Semiconductor structures having T-shaped electrodes
JPH07335674A (ja) Iii−v族半導体ゲート構造およびその製造方法
US20220319917A1 (en) Semiconductor structure and method for manufacturing the same
CN113394089B (zh) 栅极结构及其制备方法、晶体管及其制备方法
JP2002124521A (ja) 半導体部品の製造方法
US7445975B2 (en) Method for the production of a semiconductor component having a metallic gate electrode disposed in a double-recess structure
EP1251555A2 (en) Method of fabricating HBT devices
JP3621752B2 (ja) Iii−v族半導体ゲート構造の製造方法
US9859205B2 (en) Semiconductor device having an airbridge and method of fabricating the same
CN111933523A (zh) 一种用于化合物半导体器件的t型栅制作方法
US7618851B2 (en) Method for the production of a semiconductor component having a metallic gate electrode disposed in a double-recess structure
US6645819B2 (en) Self-aligned fabrication method for a semiconductor device
US6764947B1 (en) Method for reducing gate line deformation and reducing gate line widths in semiconductor devices
US20240145244A1 (en) Method of patterning underlying structure
CN116631859B (zh) 一种半导体器件的t型栅及其制备方法
KR20020027503A (ko) 반도체 디바이스 제조 방법
CN115332061B (zh) 栅极结构的制作方法
CN115332060B (zh) 栅极结构的制作方法
CN114242587A (zh) 具有空气隙结构的GaN HEMT器件及其制备方法
JP4534763B2 (ja) 半導体素子の製造方法
JP3237755B2 (ja) 半導体装置の製造方法
JPH08203926A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
TR01 Transfer of patent right
TR01 Transfer of patent right

Effective date of registration: 20220920

Address after: No. 518, Linjiang Road, Gaobu Town, Yuecheng District, Shaoxing City, Zhejiang Province

Patentee after: Shaoxing SMIC integrated circuit manufacturing Co.,Ltd.

Patentee after: SEMICONDUCTOR MANUFACTURING INTERNATIONAL (SHANGHAI) Corp.

Address before: 518 Shaoxing Road, Zhejiang Province

Patentee before: Shaoxing SMIC integrated circuit manufacturing Co.,Ltd.