JP4534763B2 - 半導体素子の製造方法 - Google Patents
半導体素子の製造方法 Download PDFInfo
- Publication number
- JP4534763B2 JP4534763B2 JP2004381198A JP2004381198A JP4534763B2 JP 4534763 B2 JP4534763 B2 JP 4534763B2 JP 2004381198 A JP2004381198 A JP 2004381198A JP 2004381198 A JP2004381198 A JP 2004381198A JP 4534763 B2 JP4534763 B2 JP 4534763B2
- Authority
- JP
- Japan
- Prior art keywords
- mask
- semiconductor element
- insulating film
- sio
- convex portion
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Landscapes
- Semiconductor Lasers (AREA)
Description
1R:リッジ(凸部)
1RS:リッジの頂面(凸部の頂面)
2:エッチング可能なリッジ形成用マスク(第2のマスク)
3:絶縁膜(エッチング可能な膜)
4:硬化前のフォトレジスト
4M:レジストマスク(第1のマスク)
Claims (6)
- 凸部を有する半導体素子に対し、その凸部頂面以外の表面にSiO 2 から成る絶縁膜を形成する半導体素子の製造方法において、
蒸着により形成された、SiO 2 から成る第2のマスクを用いたエッチングにより、前記半導体素子の凸部を形成する工程と、
前記凸部を有する半導体素子の表面の全面に、当該凸部の頂面上部の第2のマスク表面を除外せずに、SiO 2 から成る絶縁膜をCVDにより形成する工程と、
前記半導体素子の凸部の頂面上部の前記SiO 2 から成る絶縁膜の表面が覆われないように、前記半導体素子の残余の表面に第1のマスクを形成する工程と、
前記第1のマスクに覆われていない部分の前記SiO 2 から成る絶縁膜及び第2のマスクを、エッチングにより除去して、前記半導体素子の凸部頂面を露出させる工程と
を有することを特徴とする半導体素子の製造方法。 - 凸部を有する半導体素子に対し、その凸部頂面以外の表面にSiO 2 から成る絶縁膜を形成する半導体素子の製造方法において、
蒸着により形成された、SiO 2 から成る第2のマスクを用いたエッチングにより、前記半導体素子の凸部を形成する工程と、
前記凸部を有する半導体素子の表面の全面に、当該凸部の頂面上部の第2のマスク表面を除外せずに、前記SiO 2 から成る絶縁膜をCVDにより形成する工程と、
前記凸部の頂面上部の前記SiO 2 から成る絶縁膜の表面よりも前記半導体素子の残余の表面の方が厚くなるように第1のマスクを形成する工程と、
前記半導体素子の残余の表面の前記第1のマスクの厚さが厚いことを利用して、前記半導体素子の残余の表面が前記第1のマスクで覆われた状態を維持しつつ、当該凸部の頂面上部の前記SiO 2 から成る絶縁膜の表面の前記第1のマスクを除去する工程と、
前記第1のマスクに覆われていない部分の前記SiO 2 から成る絶縁膜及び第2のマスクを、エッチングにより除去して、前記半導体素子の凸部頂面を露出させる工程と
を有することを特徴とする半導体素子の製造方法。 - 前記第1のマスクはフォトレジストであることを特徴とする請求項1又は請求項2に記載の半導体素子の製造方法。
- 前記フォトレジストから成る第1のマスクは、前記半導体素子の凸部の頂面上部の、前記SiO 2 から成る絶縁膜の表面を覆わないように、スピンコートにより塗布されたのち、光硬化されることを特徴とする請求項3に記載の半導体素子の製造方法。
- 前記半導体素子はリッジ構造の発光部を有するレーザであることを特徴とする請求項1乃至請求項4のいずれか1項に記載の半導体素子の製造方法。
- 前記半導体素子は、少なくともIII族窒化物系化合物半導体から成る層を有することを特徴とする請求項1乃至請求項5のいずれか1項に記載の半導体素子の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004381198A JP4534763B2 (ja) | 2004-12-28 | 2004-12-28 | 半導体素子の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004381198A JP4534763B2 (ja) | 2004-12-28 | 2004-12-28 | 半導体素子の製造方法 |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2006186275A JP2006186275A (ja) | 2006-07-13 |
JP2006186275A5 JP2006186275A5 (ja) | 2007-06-21 |
JP4534763B2 true JP4534763B2 (ja) | 2010-09-01 |
Family
ID=36739136
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004381198A Active JP4534763B2 (ja) | 2004-12-28 | 2004-12-28 | 半導体素子の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4534763B2 (ja) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE102015102300A1 (de) | 2015-02-18 | 2016-08-18 | Osram Opto Semiconductors Gmbh | Verfahren zum Herstellen eines elektronischen Bauelements |
CN114683162B (zh) * | 2020-12-29 | 2023-09-12 | 中芯集成电路(宁波)有限公司 | 一种平坦化工艺方法 |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2004104073A (ja) * | 2002-07-15 | 2004-04-02 | Renesas Technology Corp | 半導体レーザ素子及びその製造方法、並びに半導体レーザ装置 |
JP2004119772A (ja) * | 2002-09-27 | 2004-04-15 | Toshiba Corp | 窒化ガリウム系化合物半導体素子の製造方法及び窒化ガリウム系化合物半導体層の加工方法 |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS63127589A (ja) * | 1986-11-17 | 1988-05-31 | Nec Corp | 半導体素子の製造方法 |
JPH077862B2 (ja) * | 1988-01-25 | 1995-01-30 | 三菱電機株式会社 | 半導体レーザの製造方法 |
US5088099A (en) * | 1990-12-20 | 1992-02-11 | At&T Bell Laboratories | Apparatus comprising a laser adapted for emission of single mode radiation having low transverse divergence |
KR100303279B1 (ko) * | 1994-08-27 | 2001-12-01 | 윤종용 | 반도체레이저다이오드와그제조방법 |
-
2004
- 2004-12-28 JP JP2004381198A patent/JP4534763B2/ja active Active
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2004104073A (ja) * | 2002-07-15 | 2004-04-02 | Renesas Technology Corp | 半導体レーザ素子及びその製造方法、並びに半導体レーザ装置 |
JP2004119772A (ja) * | 2002-09-27 | 2004-04-15 | Toshiba Corp | 窒化ガリウム系化合物半導体素子の製造方法及び窒化ガリウム系化合物半導体層の加工方法 |
Also Published As
Publication number | Publication date |
---|---|
JP2006186275A (ja) | 2006-07-13 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN101682170B (zh) | 使用背面紫外线曝光制造激光二极管金属触点结构的方法 | |
JP5100198B2 (ja) | 半導体素子の微細パターンの形成方法 | |
JP4606967B2 (ja) | 半導体素子の製造方法 | |
JP7124959B2 (ja) | 半導体装置の製造方法 | |
JP4534763B2 (ja) | 半導体素子の製造方法 | |
US6867143B1 (en) | Method for etching a semiconductor substrate using germanium hard mask | |
JP2007149768A (ja) | 半導体装置の製造方法 | |
JP2006186275A5 (ja) | ||
CN110161809B (zh) | 一种改进光刻胶粘结性的结构及其方法 | |
KR100289660B1 (ko) | 반도체 소자의 트렌치 형성방법 | |
JPH09306901A (ja) | 半導体装置の製造方法 | |
CN110379707B (zh) | 一种金属图形化的剥离结构及其制作方法 | |
KR100278883B1 (ko) | 반도체 소자 분리를 위한 얕은 트렌치 제조 방법 | |
TWI818787B (zh) | 圖案化底層結構的方法 | |
KR100640974B1 (ko) | 반도체 소자의 제조방법 | |
US7892920B2 (en) | Method for manufacturing semiconductor device including implanting through a hole patterned from a first photoresist an oxide and a second photoresist | |
JP4917985B2 (ja) | 半導体装置の製造方法 | |
KR100575871B1 (ko) | 반도체소자의 금속배선콘택 형성방법 | |
KR100770534B1 (ko) | 반도체 소자의 제조 방법 | |
JP6094159B2 (ja) | 半導体装置の製造方法 | |
KR100744089B1 (ko) | 반도체 소자 제조 방법 | |
KR20000063964A (ko) | 반도체 소자 분리 공정을 위한 얕은 트렌치 형성 | |
JP2008016852A (ja) | フラッシュメモリ素子の製造方法 | |
JP2006186020A (ja) | 半導体装置の製造方法 | |
JP2005051019A (ja) | 半導体装置用電極の形成方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070507 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070525 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20100520 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100525 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100607 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130625 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4534763 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |