TWI818787B - 圖案化底層結構的方法 - Google Patents

圖案化底層結構的方法 Download PDF

Info

Publication number
TWI818787B
TWI818787B TW111141296A TW111141296A TWI818787B TW I818787 B TWI818787 B TW I818787B TW 111141296 A TW111141296 A TW 111141296A TW 111141296 A TW111141296 A TW 111141296A TW I818787 B TWI818787 B TW I818787B
Authority
TW
Taiwan
Prior art keywords
patterned
underlying structure
opening
photoresist
layer
Prior art date
Application number
TW111141296A
Other languages
English (en)
Other versions
TW202420407A (zh
Inventor
陳韻安
黃筱珊
林曉江
Original Assignee
力晶積成電子製造股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 力晶積成電子製造股份有限公司 filed Critical 力晶積成電子製造股份有限公司
Priority to TW111141296A priority Critical patent/TWI818787B/zh
Priority to CN202211427404.XA priority patent/CN117995658A/zh
Priority to US18/155,723 priority patent/US20240145244A1/en
Application granted granted Critical
Publication of TWI818787B publication Critical patent/TWI818787B/zh
Publication of TW202420407A publication Critical patent/TW202420407A/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H01L21/0274—Photolithographic processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0337—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H01L21/3083—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/3086—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31127—Etching organic layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76804—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics by forming tapered via holes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76807—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76816—Aspects relating to the layout of the pattern or to the size of vias or trenches

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
  • Drying Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

一種圖案化底層結構的方法，包括以下步驟。對底層結構執行第一圖案化製程，以形成包括第一開口的第一圖案化底層結構。形成圖案化光阻層，其中圖案化光阻層填入第一開口中。對第一圖案化底層結構執行第二圖案化製程，以形成包括第一開口以及第二開口的第二圖案化底層結構。

Description

圖案化底層結構的方法
本發明是有關於一種圖案化底層結構的方法。
在現有的半導體製程中，通常會藉由黃光製程以對絕緣層、半導體層或金屬層執行圖案化製程。一般而言，將光阻材料塗佈於需要被圖案化的底層結構上。接著，透過曝光製程與顯影製程以圖案化光阻材料，最後以圖案化後的光阻層為罩幕對前述底層結構執行蝕刻製程，以獲得圖案化後的底層結構。
隨著科技的進展，黃光製程的臨界尺寸(Critical Dimension)逐漸縮小。若光阻材料在曝光製程或顯影製程出現些微的偏差，將可能導致所製造的半導體裝置失效。因此，目前許多廠商致力於減少光阻材料在曝光製程或顯影製程中出現偏差的機率。
本發明提供一種圖案化底層結構的方法，可以提升圖案 化底層結構中之開口的良率，且能減少圖案化製程的成本。
本發明的至少一實施例提供一種圖案化底層結構的方法，包括以下步驟。提供底層結構。形成第一光阻材料於底層結構之上。以第一光罩為遮罩，圖案化第一光阻材料，以形成第一圖案化光阻層。對底層結構執行第一圖案化製程，以形成包括第一開口的第一圖案化底層結構，第一圖案化製程包括以第一圖案化光阻層為遮罩蝕刻底層結構。形成第二光阻材料於第一圖案化底層結構之上，且第二光阻材料填入第一開口中。以第一光罩為遮罩，圖案化第二光阻材料，以形成第二圖案化光阻層，其中第二圖案化光阻層填入第一開口中。形成第三光阻材料於第一圖案化底層結構以及第二圖案化光阻層之上。以第二光罩為遮罩，圖案化第三光阻材料，以形成第三圖案化光阻層。對第一圖案化底層結構執行第二圖案化製程，以形成包括第一開口以及第二開口的第二圖案化底層結構，第二圖案化製程包括以第三圖案化光阻層為遮罩蝕刻第一圖案化底層結構。
基於上述，由於第二圖案化光阻層填入第一開口中，可以減少第一開口對第三光阻材料所造成的影響，以提升第二開口的良率。此外，由於透過相同的第一光罩進行第一光阻材料以及第二光阻材料的圖案化，因此可以節省光罩所需要的成本。
10,20”:底層結構
10’:第一圖案化底層結構
10”:第二圖案化底層結構
12:第一開口
14:第二開口
100:半導體結構
100’:第一圖案化半導體結構
100”:第二圖案化半導體結構
102,202,104,204,M10,M20:開口
110:半導體基板
120:重新佈線結構
122,126:導電層
124:絕緣層
200:硬罩幕層
200’:第一圖案化硬罩幕層
200”:第二圖案化硬罩幕層
310:第一光阻材料
310’:第一圖案化光阻層
320,340:第二光阻材料
320’,320a’,340’:第二圖案化光阻層
330:第三光阻材料
330’:第三圖案化光阻層
D1,D2:深度
M1:第一光罩
M2:第二光罩
W1,W2:寬度
圖1A至圖1J是依照本發明的一實施例的一種圖案化底層結構的方法的剖面示意圖。
圖2A至圖2D是依照本發明的一實施例的一種圖案化底層結構的方法的剖面示意圖。
圖3A至圖3F是依照本發明的一實施例的一種圖案化底層結構的方法的剖面示意圖。
圖4是依照本發明的一實施例的一種第二圖案化底層結構的剖面示意圖。
圖1A至圖1J是依照本發明的一實施例的一種圖案化底層結構的方法的剖面示意圖。請參考圖1A，提供底層結構10。在本實施例中，底層結構10包括半導體結構100以及硬罩幕層200。
半導體結構100包括半導體基板，前述半導體基板的材料例如矽基板、碳化矽基板、氮化鎵基板或其他合適的半導體材料。在一些實施例中，半導體結構100還包括位於半導體基板上的導電層(未繪出)或絕緣層(未繪出)，但本發明不以此為限。
硬罩幕層200位於半導體結構100之上。在一些實施例中，硬罩幕層200的材料包括與半導體結構100具有不同蝕刻速率的材料，例如氧化矽、氮化矽、氮氧化矽或其他材料。雖然在本實施例中，底層結構10包括硬罩幕層200，但本發明不以此為限。在其他實施例中，底層結構10不包括硬罩幕層200。換句話說，在其他實施例中，直接將光阻材料形成於半導體結構100上。
形成第一光阻材料310於底層結構10之上。在本實施例中，第一光阻材料310直接形成於硬罩幕層200上。形成第一光阻材料310的方法包括旋轉塗佈或其他合適的製程。
請參考圖1B至圖1C，以第一光罩M1為遮罩，圖案化第一光阻材料310，以形成包括通孔312的第一圖案化光阻層310’。在本實施例中，第一光阻材料310為正光阻劑，且第一光阻材料310被第一光罩M1之開口M10所暴露的部分會於顯影製程中被顯影劑移除，但本發明不以此為限。
請參考圖1C至圖1D，對底層結構10執行第一圖案化製程，以形成包括第一開口12的第一圖案化底層結構10’。第一圖案化製程包括以第一圖案化光阻層310’為遮罩蝕刻底層結構10。
在本實施例中，第一圖案化底層結構10’包括第一圖案化硬罩幕層200’以及第一圖案化半導體結構100’，且第一開口12自第一圖案化硬罩幕層200’延伸進第一圖案化半導體結構100’中。舉例來說，第一圖案化製程包括以下步驟。以第一圖案化光阻層310’為遮罩蝕刻硬罩幕層200，以形成包括開口202的第一圖案化硬罩幕層200’。接著，以第一圖案化硬罩幕層200’為遮罩蝕刻半導體結構100，以形成包括開口102的第一圖案化半導體結構100’。第一開口12由開口202以及開口102所組成。
在一些實施例中，在蝕刻底層結構10的同時(例如蝕刻硬罩幕層200時或蝕刻半導體結構100時)，移除第一圖案化光阻層310’，但本發明不以此為限。在其他實施例中，提供額外的移 除製程以移除多餘的第一圖案化光阻層310’，其中移除製程例如包括灰化製程或其他合適的製程。
請參考圖1E，形成第二光阻材料320於第一圖案化底層結構10’之上，且第二光阻材料320填入第一開口12中。在本實施例中，第二光阻材料320直接形成於第一圖案化硬罩幕層200’以及第一圖案化半導體結構100’上。形成第二光阻材料320的方法包括旋轉塗佈或其他合適的製程。
請參考圖1F與圖1G，再次以第一光罩M1為遮罩，圖案化第二光阻材料320，以形成第二圖案化光阻層320’。第二圖案化光阻層320’填入第一開口12中。在本實施例中，第一光阻材料310(請參考圖1A)與第二光阻材料320中的一者為正光阻材料，且另一者為負光阻材料。舉例來說，在本實施例中，第一光阻材料310為正光阻劑，且第二光阻材料320為負光阻劑。第二光阻材料320被第一光罩M1所遮蔽的部分會於顯影製程中被顯影劑移除。
在其他實施例中，第一光阻材料310為負光阻劑，且第二光阻材料320為正光阻劑。在前述情況中，第一光阻材料310被第一光罩M1所遮蔽的部分會於顯影製程中被顯影劑移除，且第二光阻材料320被第一光罩M1之開口M10所暴露的部分會於顯影製程中被顯影劑移除。
在一些實施例中，第二圖案化光阻層320’的頂面超出第一開口12。在一些實施例中，第二圖案化光阻層320’完全填滿第 一開口12。在一些實施例中，第二圖案化光阻層320’的寬度W2不同於第一開口12的寬度W1。舉例來說，寬度W2大於寬度W1。
在本實施例中，由於以相同的第一光罩M1圖案化第一光阻材料310(請參考圖1B)以及第二光阻材料320，因此可以節省黃光製程所需要的成本。
請參考圖1H與圖1I，形成第三光阻材料330於第一圖案化底層結構10’以及第二圖案化光阻層320’之上。在本實施例中，第三光阻材料330直接接觸第一圖案化底層結構10’以及第二圖案化光阻層320’。第三光阻材料330直接形成於第一圖案化硬罩幕層200’以及第二圖案化光阻層320’上。形成第三光阻材料330的方法包括旋轉塗佈或其他合適的製程。
在本實施例中，由於第二圖案化光阻層320’填入第一開口12中，可以減少第一開口12對第三光阻材料330所造成的影響，藉此提升後續黃光製程的良率。
接著，以第二光罩M2為遮罩，圖案化第三光阻材料330，以形成包括通孔332的第三圖案化光阻層330’。在本實施例中，第三光阻材料330為正光阻劑，且第三光阻材料330被第二光罩M2之開口M20所暴露的部分會於顯影製程中被顯影劑移除，但本發明不以此為限。在其他實施例中，第三光阻材料330為負光阻劑。
最後，請參考圖1I與圖1J，對第一圖案化底層結構10’執行第二圖案化製程，以形成包括第一開口12以及第二開口14 的第二圖案化底層結構10”。第一開口12的深度D1不同於第二開口14的深度D2。在本實施例中，第一開口12的深度D1小於第二開口14的深度D2。在其他實施例中，第一開口12的深度D1大於第二開口14的深度D2。第二圖案化製程包括以第三圖案化光阻層330’為遮罩蝕刻第一圖案化底層結構10’。
在本實施例中，第二圖案化底層結構20’包括第二圖案化硬罩幕層200”以及第二圖案化半導體結構100”，且第一開口12以及第二開口14自第二圖案化硬罩幕層200”延伸進第二圖案化半導體結構100”中。舉例來說，第二圖案化製程包括以下步驟。以第三圖案化光阻層330’為遮罩蝕刻第一圖案化硬罩幕層200’，以形成包括開口202以及開口204的第二圖案化硬罩幕層200”。接著，以第二圖案化硬罩幕層200”為遮罩蝕刻第一圖案化半導體結構100’，以形成包括開口102以及開口104的第二圖案化半導體結構100”。第二開口14由開口204以及開口104所組成。
在一些實施例中，在蝕刻第一圖案化底層結構10’的同時(例如蝕刻第一圖案化硬罩幕層200’時或蝕刻第一圖案化半導體結構100’時)，移除第二圖案化光阻層320’以及第三圖案化光阻層330’，但本發明不以此為限。在其他實施例中，提供額外的移除製程以移除多餘的第二圖案化光阻層320’以及第三圖案化光阻層330’，其中移除製程例如包括灰化製程或其他合適的製程。
圖2A至圖2D是依照本發明的一實施例的一種圖案化底層結構的方法的剖面示意圖。在此必須說明的是，圖2A至圖2D 的實施例沿用圖1A至圖1J的實施例的元件標號與部分內容，其中採用相同或近似的標號來表示相同或近似的元件，並且省略了相同技術內容的說明。關於省略部分的說明可參考前述實施例，在此不贅述。
圖2A接續了圖1F的步驟，請參考圖1F與圖2A，以第一光罩M1為遮罩，圖案化第二光阻材料320，以形成第二圖案化光阻層320a’。第二圖案化光阻層320a’填入第一開口12中。在本實施例中，第二光阻材料320為負光阻劑。第二光阻材料320被第一光罩M1所遮蔽的部分會於顯影製程中被顯影劑移除。
在一些實施例中，第二圖案化光阻層320a’的頂面超出第一開口12。在一些實施例中，第二圖案化光阻層320a’部分填滿第一開口12。舉例來說，第二圖案化光阻層320a’的寬度W2小於第一開口12的寬度W1。
在本實施例中，由於以相同的第一光罩M1圖案化第一光阻材料310(請參考圖1B)以及第二光阻材料320，因此可以節省黃光製程所需要的成本。
請參考圖2B與圖2C，形成第三光阻材料330於第一圖案化底層結構10’以及第二圖案化光阻層320a’之上。在本實施例中，第三光阻材料330直接形成於第一圖案化硬罩幕層200’以及第二圖案化光阻層320a’上。此外，在本實施例中，部分第三光阻材料330填入第二圖案化光阻層320a’與第一開口12的側壁之間的間隙。
在本實施例中，由於第二圖案化光阻層320a’填入第一開口12中，可以減少第一開口12對第三光阻材料330所造成的影響，藉此提升後續黃光製程的良率。
接著，以第二光罩M2為遮罩，圖案化第三光阻材料330，以形成包括通孔332的第三圖案化光阻層330’。在本實施例中，第三光阻材料330為正光阻劑，且第三光阻材料330被第二光罩M2之開口M20所暴露的部分會於顯影製程中被顯影劑移除，但本發明不以此為限。在其他實施例中，第三光阻材料330為負光阻劑。
最後，請參考圖2C與圖2D，對第一圖案化底層結構10’執行第二圖案化製程，以形成包括第一開口12以及第二開口14的第二圖案化底層結構10”。第二圖案化製程包括以第三圖案化光阻層330’為遮罩蝕刻第一圖案化底層結構10’。
圖3A至圖3F是依照本發明的一實施例的一種圖案化底層結構的方法的剖面示意圖。在此必須說明的是，圖3A至圖3F的實施例沿用圖1A至圖1J的實施例的元件標號與部分內容，其中採用相同或近似的標號來表示相同或近似的元件，並且省略了相同技術內容的說明。關於省略部分的說明可參考前述實施例，在此不贅述。
圖3A接續了圖1D的步驟，請參考圖3A，形成第二光阻材料340於第一圖案化底層結構10’之上，且第二光阻材料340填入第一開口12中。在本實施例中，第二光阻材料340直接形成於 第一圖案化硬罩幕層200’以及第一圖案化半導體結構100’上。形成第二光阻材料340的方法包括旋轉塗佈或其他合適的製程。在本實施例中，第一光阻材料310(請參考圖1A)與第二光阻材料340皆為正光阻材料。
請參考圖3A與圖3B，以第一光罩M1為遮罩，圖案化第二光阻材料340，以形成第二圖案化光阻層340’。第二圖案化光阻層340’填入第一開口12中。在本實施例中，由於第一光阻材料310(請參考圖1A)與第二光阻材料340皆為正光阻材料，為了使用相同的第一光罩M1對第一光阻材料310與第二光阻材料340執行圖案化製程，第二光阻材料340的顯影製程需要利用負顯影劑。具體地說，圖案化第二光阻材料340包括以下步驟。以第一光罩M1為遮罩對第二光阻材料340進行曝光。以負顯影劑對曝光後的第二光阻材料340執行顯影製程。在前述情況中，第二光阻材料340被第一光罩M1所遮蔽的部分會於顯影製程中被顯影劑移除。
在一些實施例中，第二圖案化光阻層340’的頂面超出第一開口12。在一些實施例中，第二圖案化光阻層340’完全填滿第一開口12。在一些實施例中，第二圖案化光阻層340’的寬度W2不同於第一開口12的寬度W1。舉例來說，寬度W2大於寬度W1。
在本實施例中，由於以相同的第一光罩M1圖案化第一光阻材料310(請參考圖1B)以及第二光阻材料320，因此可以節省黃光製程所需要的成本。
請參考圖3D，形成第三光阻材料330於第一圖案化底層結構10’以及第二圖案化光阻層340’之上。在本實施例中，第三光阻材料330直接接觸第一圖案化底層結構10’以及第二圖案化光阻層340’。第三光阻材料330直接形成於第一圖案化硬罩幕層200’以及第二圖案化光阻層340’上。
在本實施例中，由於第二圖案化光阻層340’填入第一開口12中，可以減少第一開口12對第三光阻材料330所造成的影響，藉此提升後續黃光製程的良率。
請參考圖3D與圖3E，以第二光罩M2為遮罩，圖案化第三光阻材料330，以形成包括通孔332的第三圖案化光阻層330’。在本實施例中，第三光阻材料330為正光阻劑，且第三光阻材料330被第二光罩M2之開口M20所暴露的部分會於顯影製程中被顯影劑移除，但本發明不以此為限。在其他實施例中，第三光阻材料330為負光阻劑。
最後，請參考圖3E與圖3F，對第一圖案化底層結構10’執行第二圖案化製程，以形成包括第一開口12以及第二開口14的第二圖案化底層結構10”。第一開口12的深度D1不同於第二開口14的深度D2。在本實施例中，第一開口12的深度D1小於第二開口14的深度D2。在其他實施例中，第一開口12的深度D1大於第二開口14的深度D2。第二圖案化製程包括以第三圖案化光阻層330’為遮罩蝕刻第一圖案化底層結構10’。
圖4是依照本發明的一實施例的一種第二圖案化底層結 構10”的剖面示意圖。在本實施例中，第二圖案化底層結構10”例如是透過前述任一實施例所揭露的方式進行圖案化，且第二圖案化底層結構10”設置於另一底層結構20”上。另一個底層結構20”包括位於其表面的導電層126。在一些實施例中，另一底層結構20”還包括半導體結構、絕緣層或其他合適的構件。
請參考圖4，在本實施例中，第二圖案化底層結構10”包括第二圖案化硬罩幕層200”以及第二圖案化半導體結構100”。第二圖案化半導體結構100”例如包括半導體基板110以及重新佈線結構120。半導體基板110的材料例如矽基板、碳化矽基板、氮化鎵基板或其他合適的半導體材料。重新佈線結構120包括堆疊的至少一層導電層122以及至少一層絕緣層124。
在本實施例中，第二圖案化底層結構10”的第一開口12位於重新佈線結構120中，且暴露出部分導電層122。第一開口12未延伸至半導體基板110中。第二圖案化底層結構10”的第二開口14延伸穿過重新佈線結構120以及半導體基板110。第二開口14例如為矽通孔(through silicon via，TSV)，且第二開口14暴露出另一底層結構20”的部分導電層126。
10”:第二圖案化底層結構
12:第一開口
14:第二開口
100”:第二圖案化半導體結構
102,202,104,204:開口
200”:第二圖案化硬罩幕層
D1,D2:深度

Claims (13)

  1. 一種圖案化底層結構的方法，包括： 提供一底層結構； 形成一第一光阻材料於該底層結構之上； 以一第一光罩為遮罩，圖案化該第一光阻材料，以形成一第一圖案化光阻層； 對該底層結構執行一第一圖案化製程，以形成包括一第一開口的一第一圖案化底層結構，該第一圖案化製程包括： 以該第一圖案化光阻層為遮罩蝕刻該底層結構； 形成一第二光阻材料於該第一圖案化底層結構之上，且該第二光阻材料填入該第一開口中； 以該第一光罩為遮罩，圖案化該第二光阻材料，以形成一第二圖案化光阻層，其中該第二圖案化光阻層填入該第一開口中； 形成一第三光阻材料於該第一圖案化底層結構以及該第二圖案化光阻層之上； 以一第二光罩為遮罩，圖案化該第三光阻材料，以形成一第三圖案化光阻層；以及 對該第一圖案化底層結構執行一第二圖案化製程，以形成包括該第一開口以及一第二開口的一第二圖案化底層結構，該第二圖案化製程包括： 以該第三圖案化光阻層為遮罩蝕刻該第一圖案化底層結構。
  2. 如請求項1所述的圖案化底層結構的方法，其中該第一光阻材料與該第二光阻材料中的一者為正光阻材料，且另一者為負光阻材料。
  3. 如請求項1所述的圖案化底層結構的方法，其中該第一光阻材料與該第二光阻材料皆為正光阻材料，且圖案化該第二光阻材料包括： 以該第一光罩為遮罩對該第二光阻材料進行曝光；以及 以負顯影劑對曝光後的該第二光阻材料執行顯影製程。
  4. 如請求項1所述的圖案化底層結構的方法，其中該第二圖案化光阻層的頂面超出該第一開口。
  5. 如請求項1所述的圖案化底層結構的方法，其中該第二圖案化光阻層完全填滿該第一開口。
  6. 如請求項1所述的圖案化底層結構的方法，其中該第二圖案化光阻層的寬度不同於該第一開口的寬度。
  7. 如請求項1所述的圖案化底層結構的方法，其中該第一開口的深度不同於該第二開口的深度。
  8. 如請求項1所述的圖案化底層結構的方法，其中該第三光阻材料直接接觸該第一圖案化底層結構以及該第二圖案化光阻層。
  9. 如請求項1所述的圖案化底層結構的方法，其中該底層結構包括： 一半導體結構；以及 一硬罩幕層，位於該半導體結構之上，且其中該第一光阻材料直接形成於該硬罩幕層上。
  10. 如請求項1所述的圖案化底層結構的方法，其中該第一圖案化製程包括： 以該第一圖案化光阻層為遮罩蝕刻該硬罩幕層，以形成一第一圖案化硬罩幕層；以及 以該第一圖案化硬罩幕層為遮罩蝕刻該半導體結構，以形成一第一圖案化半導體結構，其中該第一圖案化底層結構包括該第一圖案化硬罩幕層以及該第一圖案化半導體結構，且該第一開口自該第一圖案化硬罩幕層延伸進該第一圖案化半導體結構中。
  11. 如請求項10所述的圖案化底層結構的方法，更包括： 移除該第一圖案化光阻層。
  12. 如請求項10所述的圖案化底層結構的方法，其中該第二圖案化製程包括： 以該第三圖案化光阻層為遮罩蝕刻該第一圖案化硬罩幕層，以形成一第二圖案化硬罩幕層；以及 以該第二圖案化硬罩幕層為遮罩蝕刻該第一圖案化半導體結構，以形成一第二圖案化半導體結構，其中該第二圖案化底層結構包括該第二圖案化硬罩幕層以及該第二圖案化半導體結構，且該第一開口以及該第二開口自該第二圖案化硬罩幕層延伸進該第二圖案化半導體結構中。
  13. 如請求項12所述的圖案化底層結構的方法，更包括： 移除該第二圖案化光阻層以及該第三圖案化光阻層。
TW111141296A 2022-10-31 2022-10-31 圖案化底層結構的方法 TWI818787B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
TW111141296A TWI818787B (zh) 2022-10-31 2022-10-31 圖案化底層結構的方法
CN202211427404.XA CN117995658A (zh) 2022-10-31 2022-11-15 图案化底层结构的方法
US18/155,723 US20240145244A1 (en) 2022-10-31 2023-01-17 Method of patterning underlying structure

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW111141296A TWI818787B (zh) 2022-10-31 2022-10-31 圖案化底層結構的方法

Publications (2)

Publication Number Publication Date
TWI818787B true TWI818787B (zh) 2023-10-11
TW202420407A TW202420407A (zh) 2024-05-16

Family

ID=89857611

Family Applications (1)

Application Number Title Priority Date Filing Date
TW111141296A TWI818787B (zh) 2022-10-31 2022-10-31 圖案化底層結構的方法

Country Status (3)

Country Link
US (1) US20240145244A1 (zh)
CN (1) CN117995658A (zh)
TW (1) TWI818787B (zh)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20110089526A1 (en) * 2009-10-16 2011-04-21 Taiwan Semiconductor Manufacturing Company, Ltd. Integrated Circuit with Multi Recessed Shallow Trench Isolation
US20150331309A1 (en) * 2014-05-15 2015-11-19 Taiwan Semiconductor Manufacturing Co., Ltd. Reticle and method of fabricating the same
US9412753B2 (en) * 2014-09-30 2016-08-09 Sandisk Technologies Llc Multiheight electrically conductive via contacts for a multilevel interconnect structure
TWI550766B (zh) * 2014-07-01 2016-09-21 聯詠科技股份有限公司 驅動裝置的積體電路及其製作方法
CN107703722B (zh) * 2016-08-08 2020-12-15 中芯国际集成电路制造(上海)有限公司 图案化光阻的形成方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20110089526A1 (en) * 2009-10-16 2011-04-21 Taiwan Semiconductor Manufacturing Company, Ltd. Integrated Circuit with Multi Recessed Shallow Trench Isolation
US20150331309A1 (en) * 2014-05-15 2015-11-19 Taiwan Semiconductor Manufacturing Co., Ltd. Reticle and method of fabricating the same
TWI550766B (zh) * 2014-07-01 2016-09-21 聯詠科技股份有限公司 驅動裝置的積體電路及其製作方法
US9412753B2 (en) * 2014-09-30 2016-08-09 Sandisk Technologies Llc Multiheight electrically conductive via contacts for a multilevel interconnect structure
CN107703722B (zh) * 2016-08-08 2020-12-15 中芯国际集成电路制造(上海)有限公司 图案化光阻的形成方法

Also Published As

Publication number Publication date
US20240145244A1 (en) 2024-05-02
CN117995658A (zh) 2024-05-07

Similar Documents

Publication Publication Date Title
US8673544B2 (en) Method of forming openings
US6514672B2 (en) Dry development process for a bi-layer resist system
US7709275B2 (en) Method of forming a pattern for a semiconductor device and method of forming the related MOS transistor
KR20000044928A (ko) 반도체 소자의 트랜치 형성 방법
US9069249B2 (en) Self aligned patterning with multiple resist layers
JPH09251988A (ja) 中間層の一部を除去する中間層リソグラフィ法
JP2005175500A (ja) パターン形成方法
JPH11330245A (ja) 半導体装置のコンタクト形成方法
TWI818787B (zh) 圖案化底層結構的方法
KR100917820B1 (ko) 반도체 소자의 콘택홀 형성 방법
JP3585039B2 (ja) ホール形成方法
KR20110077484A (ko) 반도체 디바이스의 미세 패턴 형성 방법
TWI840706B (zh) 製造半導體裝置和圖案化半導體結構的方法
US6287752B1 (en) Semiconductor device, method of manufacturing a semiconductor device, and method of forming a pattern for semiconductor device
KR100827488B1 (ko) 반도체 소자의 금속 배선 패턴 형성 방법
US20240162087A1 (en) Mandrel-pull-first interconnect patterning
TW202312275A (zh) 製造半導體裝置和圖案化半導體結構的方法
KR100427718B1 (ko) 반도체 소자의 제조 방법
JPH1012868A (ja) 半導体装置及びその製造方法
JP2004158538A (ja) 半導体装置の製造方法
JP2903594B2 (ja) 半導体装置の製造方法
KR100390999B1 (ko) 반도체소자의 형성방법
JPH0481323B2 (zh)
KR100571388B1 (ko) 열경화성 포토레지스트막을 이용한 반도체 소자의 컨택플러그 형성 방법
JPH1187321A (ja) 半導体装置の製造方法