JP4917985B2 - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法 Download PDF

Info

Publication number
JP4917985B2
JP4917985B2 JP2007190464A JP2007190464A JP4917985B2 JP 4917985 B2 JP4917985 B2 JP 4917985B2 JP 2007190464 A JP2007190464 A JP 2007190464A JP 2007190464 A JP2007190464 A JP 2007190464A JP 4917985 B2 JP4917985 B2 JP 4917985B2
Authority
JP
Japan
Prior art keywords
forming
groove
resist
manufacturing
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2007190464A
Other languages
English (en)
Other versions
JP2009027062A (ja
Inventor
俊樹 権田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Electronics Corp
Original Assignee
Renesas Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Electronics Corp filed Critical Renesas Electronics Corp
Priority to JP2007190464A priority Critical patent/JP4917985B2/ja
Priority to US12/177,902 priority patent/US8137898B2/en
Priority to CN 200810144030 priority patent/CN101355023B/zh
Publication of JP2009027062A publication Critical patent/JP2009027062A/ja
Application granted granted Critical
Publication of JP4917985B2 publication Critical patent/JP4917985B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)

Description

本発明は、ベーク処理によるレジストパターンの熱収縮を防止した半導体装置の製造方法に関する。
図6に、一般的な従来のレジストパターンを形成する工程断面図を示す。レジストパターンを形成する工程は、まず、基板11上にレジストを塗布してレジスト層12を形成する(図6(a))。次に、所望パターンを配したレチクル15を用いてレジスト層12に露光する。レジスト層12の感光した領域は現像液により除去され、レジストパターン18が形成される(図6(c))。最後にレジストパターン18のベーク処理を実施する。ベーク処理は、レジストやポリイミドなど高分子樹脂膜のピンホール防止、基板との密着性向上、脱ガス低減、ドライエッチング耐性向上等の効果があり、一般的に広く使用されている。また、主にホールを形成する際、レジストのベーク処理温度を最適化することで樹脂を変形させ、現像後のホールパターンより縮小した寸法のパターンを意図的に形成するサーマルフロー技術も用いられている。
しかし、図6(d)に示すように、パターンが形成されたレジストパターン18が、ベーク処理によりパターンエッジから内側に向かって収縮し変形することがある。このベーク処理によるレジストパターンの変形度合いは、ベーク温度が高温、レジスト膜が厚膜、パターンサイズが大きい部分程大きくなる傾向があり、また微細化に伴い無視できないものも増えてきている。
具体的に、上述のレジストパターンをイオン注入工程用マスクとして用いた例について説明する。図7は、レジストパターンのベーク処理による形状変化がない理想的な工程断面図を示している。
理想的なレジスト膜を想定すると、ベーク処理後、レジストパターン18はパターンエッジにおいて矩形を維持している(図7(a))。このレジストパターン18をマスクにしてイオン注入を行う(図7(b))。その結果、図7(c)に示すように、基板11の所望の領域に所望の注入量で注入することにより、注入領域A28が形成される。
一方、図8は、ベーク処理によるレジスト形状の変形が発生した状態でイオン注入を行った例を示す工程断面図である。図8(a)に示すように、大面積のパターンエッジ部のレジスト形状がテーパー形状となり、テーパー部分のレジスト膜は薄くなる。このため、レジストパターン18をマスクにしてイオン注入処理を行うと(図8(b))、図8(c)に示すように、レジスト膜厚が薄くなった領域の基板部分にもイオンが注入される。その結果、正常な注入領域A28以外に、注入領域B29が形成され、半導体装置の電気的不良の原因となることが予想される。
ベーク処理によるこのようなレジスト変形を防止する方法として、特許文献1には、レジストの平面形状に凹凸状もしくは鋸状の収縮防止パターンを形成し、凹凸状もしくは鋸状の角部の存在により、ベーク処理によるレジストパターンの変形を防止することが記載されている。
特開平6−53159号公報
しかしながら、上記文献記載の技術は、レジストの平面形状に凹凸を形成しているため、注入領域も平面的な凹凸形状もしくは鋸状といったパターンを形成する必要がある。これにより、設計が複雑化し、微細パターンに適用することが困難である。また、エッチング工程など他のプロセスへの適用が困難である。
本発明によれば、基板上にレジスト層を形成する工程と、前記レジスト層に所定の感光領域を形成する工程と、前記レジスト層に溝形成用感光領域を形成する工程と、前記レジスト層に現像液を接触させ開口部を有するレジストパターンを形成するとともに前記レジストパターンの表層に溝を形成する工程と、前記レジストパターンをベーク処理する工程とを含むことを特徴とする半導体装置の製造方法が提供される。
本発明によれば、レジスト層に、所定のパターンに対応した感光領域を形成し、さらに、溝形成用パターンに対応した感光領域を形成して、該レジスト層に、現像液を接触させることにより、開口部を有するレジストパターンを形成するとともにレジストパターンの表層に溝を形成することができる。そのため、ベーク処理によりレジストパターンの熱収縮を防止することができ、所望のレジストパターンを形成することができる。
本発明によれば、レジストパターンの表面に溝を形成して、ベーク処理によるレジストパターンの熱収縮を防止した半導体装置の製造方法が提供される。
以下、本発明の実施の形態について、図面を用いて説明する。尚、すべての図面において、同様な構成要素には同様の符号を付し、適宜説明を省略する。
(第1の実施形態)
図1は、本実施形態における半導体装置の製造方法を示す工程断面図である。本実施形態の半導体装置の製造工程は、基板101上にレジスト層102を形成する工程と、レジスト層102に所定の感光領域を形成する工程(図1(a))と、レジスト層102に溝形成用感光領域を形成する工程(図1(b))と、レジスト層102に現像液を接触させ開口部を有するレジストパターン112を形成するとともにレジストパターン112の表層に溝113を形成する現像工程(図1(c))と、レジストパターン112をベーク処理する工程(図1(d))とを含む。
ここで、レジスト層102に所定の感光領域を形成する工程と、レジスト層102に溝形成用感光領域を形成する工程とは、どちらの工程を先に実施してもよい。ただし、これらは別の工程とする。
以下に各工程について詳述する。まず、基板101上にレジストを塗布してレジスト層102を形成する。ここで用いるレジストとして、化学増幅型レジストを例示できるが、これに限定されない。図1(a)に示すように、レチクル110を用いて露光してレジスト層102に所定の感光領域を形成するする。レチクル110は、ガラス基板などの透明基板104に遮光膜103を積層した構成になっている。次に、図1(b)に示すように、レチクル310を用いて露光してレジスト層102に溝形成用感光領域を形成する。レチクル310は、ガラス基板などの透明基板304に遮光膜303を積層した構成になっている。
ここで、図2に、レチクル310の平面図を示す。レチクル310は、遮光部303aと、透過部304aとからなる溝形成用パターンがレチクルの全面に設けられている。レチクル310において、透過部304aは、露光によりレジストパターン112の表層の溝113に対応するように設けられている。
図1(b)に示すように、レチクル310を用いてレジスト層102を露光する際、所定の感光領域を形成する工程におけるレジスト層102を露光する露光量よりも少ない露光量とする。例えば、所定の感光領域を形成する工程におけるレジスト層102を露光する露光量の約50%以下の露光量とするのが好ましい。レジスト層102の透過部304aに対応する部分が完全に露光されて、レジストパターン112に膜抜けが生じない程度であればよい。これにより、露光後にレジスト層102に現像液を接触させることで、レジスト層102が浸食された部分が溝113となる。ここで、図1(b)のレジスト層102に設けた境界線は、現像後に形成されるパターンを明確にするためのものであって、溝に対応する部分において、レジスト層102の露光の有無を表示しているわけではない。
さらに、レチクル310は、透過部304aの代わりに、露光する光の透過率を低く抑えたハーフトーン膜を含む低透過部を設けることができる。すなわち、レチクル310は、透明基板304にハーフトーン膜と遮光膜303を積層した構成であってもよい。この場合、溝形成用感光領域を形成する工程における露光条件を、所定の感光領域を形成する工程における露光条件と同じにすることができる。
ここで、ハーフトーン膜は、光の透過率を透過部304aよりも低くすることが目的であるため、位相について特に限定はなく、同一の位相であっても異なっていてもよい。また、遮光膜303には、遮光クロム膜を用いることができる。
さらに、低透過部は、解像限界以下の複数のスリットを形成した遮光膜で構成されていてもよい。
次に、レジスト層102に現像液を接触させ、図1(c)に示すように、レジストパターン112とレジストパターン112の表層に溝113とを形成する。ここで、溝113の深さDは、レジストパターンの膜厚をdとしたとき、D/dが1/5以上1/2以下であればよい。
また、レジストパターンの表面における溝113の幅は、10μm以下であればよい。さらに、溝113は、断面視において略V字状であれば好適である。略V字状とは、例えばU字状でもよく、溝の底部の面積が小さい溝形状であればよい。
このような溝を形成することにより、ベーク処理によって生ずるレジスト膜の応力を緩和することができる。一方、レジストパターンの表面における溝の幅が大きく、かつ断面視において溝の形状が矩形になる程度に大きい溝を形成した場合、溝を形成しない場合のレジストパターンと同様に、溝底部のレジストパターンの面積に応じて溝底部のレジストパターンに応力がかかると考えられる。
また、該レジストパターンを除去するアッシング処理を行った場合、溝の幅が大きく、溝形状が断面視において矩形であれば、溝を形成しない領域よりも溝を形成した領域においてアッシングが進行し、レジストパターンの下地膜に過剰なアッシングダメージがかかる場合がある。これに対して、本実施形態における略V字状の溝にすることにより、レジストパターンの下地にこのようなダメージを与える影響を抑制することができる。
また、溝113は、図1に示したように複数の溝であればより好ましい。これらの複数の溝は、それぞれ平行に設けられていても、格子状に設けられていてもよい。
続いて、ベーク処理を行う。図1(d)に示すように、レジストパターン112のベーク処理による変形がみられず、断面視において矩形のパターンエッジを形成することができる。ここでのベーク処理は公知の条件とすることができるが、ベーク温度は90℃〜160℃と例示することができる。
次に本実施形態における半導体装置の製造方法の効果を説明する。
本実施形態における半導体装置の製造方法によれば、レジスト層に、所定のパターンに対応した感光領域を形成し、さらに、溝形成用のパターンに対応した感光領域を形成して、該レジスト層に現像液を接触させることにより、表層に溝が形成されたレジストパターンを形成することができる。そのため、ベーク処理によりレジストパターンの熱収縮を防止することができ、所望のレジストパターンを形成することができる。
レジストパターンのベーク処理による熱収縮は、レジストパターンを構成する高分子樹脂膜がベークにより収縮することに起因する。これは高分子樹脂膜中に含まれる溶剤蒸発の影響が大きいためと考えられる。また、樹脂の熱架橋反応、変性反応の影響も考えられる。このため、高分子樹脂膜そのものの膜厚が厚く、形成するパターンが大面積であり、ベーク温度が高温な程、変形度合いは大きくなる。また、高分子樹脂のガラス転移点温度近傍までベークする場合、液状化により変形度合いは更に大きくなる。
一方、本実施形態によれは、レジスト膜(レジストパターン)の表層に溝を形成することにより樹脂を切断することができ、その後のベーク処理によるレジストパターンの熱収縮を緩和することが出来る。
また、本実施形態によれば、所定のレジストパターンと溝形成用パターンをそれぞれ別のレチクルを用いて露光処理を行う。このため、パターンの設計自由度が阻害されることなく、溝をレジストパターン上に形成することができる。また、溝形成用パターンのレチクルは、所定のレジストパターンを形成するための他のレチクルとも組み合わせて用いることができ、汎用性がある。
以上、図面を参照して本発明の実施形態について述べたが、これらは本発明の例示であり、上記以外の様々な構成を採用することもできる。
たとえば、第一の実施形態において、上述した図2のようなパターンのレチクルの他に、図4や図5で示したように、遮光部403aと透過部404aからなるレチクル410や、遮光部503aと、透過部504aとからなるレチクル510でも同様の効果が期待でき、さらにここに示したパターンに限定されるものではない。また、透過部404a及び504aの代わりにハーフトーン膜からなる低透過部を設けてもよい。
また、図3はベーク処理後のレジストパターン112をマスクとしてイオン注入処理を行う工程断面図を示している。図3の(a)〜(c)は、上述した図8の(a)〜(c)とそれぞれ同じ工程における工程断面図を示している。図3(b)に示すとおり表層に溝を形成したレジストパターン112を用いることにより、レジストパターン112が所望の形状で形成されているため、イオン注入を行っても、図3(c)に示したように、レジストパターン112のパターンと一致した注入領域A208を確保することができる。これにより、図8において見られたような、意図しない注入領域B29は形成されない。
本発明の第一の実施形態における半導体装置の製造方法を示す工程断面図である。 レチクルの平面図である。 ベーク処理後のレジストパターンをマスクとしてイオン注入処理を行う工程断面図である。 レチクルの変形例を示す平面図である。 レチクルの変形例を示す平面図である。 従来のレジストパターンを形成する工程断面図である。 ベーク処理による形状変化がないレジストパターンを形成する工程断面図である。 ベーク処理によるレジスト形状の変形が発生した状態でイオン注入を行った例を示す工程断面図である。
符号の説明
11 基板
12 レジスト層
15 レチクル
18 レジストパターン
28 注入領域A
29 注入領域B
101 基板
102 レジスト層
103 遮光膜
104 透明基板
110 レチクル
112 レジストパターン
113 溝
208 注入領域A
303 遮光膜
303a 遮光部
304 透明基板
304a 透過部
310 レチクル
403a 遮光部
404a 透過部
410 レチクル
503a 遮光部
504a 透過部
510 レチクル

Claims (11)

  1. 基板上にレジスト層を形成する工程と、
    前記レジスト層に所定の感光領域を形成する工程と、
    前記レジスト層に溝形成用感光領域を形成する工程と、
    前記レジスト層に現像液を接触させ開口部を有するレジストパターンを形成するとともに前記レジストパターンの表層に溝を形成する工程と、
    前記レジストパターンをベーク処理する工程とを含むことを特徴とする半導体装置の製造方法。
  2. 前記溝は、複数の溝からなることを特徴とする請求項1に記載の半導体装置の製造方法。
  3. 前記複数の溝は、平行に設けられていることを特徴とする請求項1または2に記載の半導体装置の製造方法。
  4. 前記複数の溝は、格子状に設けられていることを特徴とする請求項1乃至3いずれかに記載の半導体装置の製造方法。
  5. レジスト層に溝形成用感光領域を形成する前記工程において、溝形成用パターンを全面に配したレチクルを用いることを特徴とする請求項1乃至4いずれかに記載の半導体装置の製造方法。
  6. レジスト層に溝形成用感光領域を形成する前記工程において、前記レチクルは、遮光部と、透過部とからなり、前記レジスト層を露光する露光量が、所定の感光領域を形成する前記工程における前記レジスト層を露光する露光量よりも少ないことを特徴とする請求項5に記載の半導体装置の製造方法。
  7. レジスト層に溝形成用感光領域を形成する前記工程において、前記レチクルは、遮光部と、低透過部と、からなり、
    前記低透過部は、ハーフトーン膜を含むことを特徴とする請求項5に記載の半導体装置の製造方法。
  8. レジスト層に溝形成用感光領域を形成する前記工程において、前記レチクルは、遮光部と、低透過部と、からなり、
    前記低透過部は、解像限界以下の複数のスリットを形成した遮光膜を含むことを特徴とする請求項5に記載の半導体装置の製造方法。
  9. 前記溝の深さDは、前記レジストパターンの膜厚をdとしたとき、D/dが1/5以上1/2以下であることを特徴とする請求項1乃至8いずれかに記載の半導体装置の製造方法。
  10. 前記レジストパターンの表面における前記溝の幅が、10μm以下であることを特徴とする請求項1乃至9いずれかに記載の半導体装置の製造方法。
  11. 前記溝は、断面視において略V字状であることを特徴とする請求項1乃至10いずれかに記載の半導体装置の製造方法。
JP2007190464A 2007-07-23 2007-07-23 半導体装置の製造方法 Expired - Fee Related JP4917985B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2007190464A JP4917985B2 (ja) 2007-07-23 2007-07-23 半導体装置の製造方法
US12/177,902 US8137898B2 (en) 2007-07-23 2008-07-23 Method for manufacturing semiconductor device
CN 200810144030 CN101355023B (zh) 2007-07-23 2008-07-23 半导体器件的制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007190464A JP4917985B2 (ja) 2007-07-23 2007-07-23 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2009027062A JP2009027062A (ja) 2009-02-05
JP4917985B2 true JP4917985B2 (ja) 2012-04-18

Family

ID=40398564

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007190464A Expired - Fee Related JP4917985B2 (ja) 2007-07-23 2007-07-23 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JP4917985B2 (ja)

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63296221A (ja) * 1987-05-27 1988-12-02 Mitsubishi Electric Corp レジストパタ−ン形成方法
JPH04346348A (ja) * 1991-05-24 1992-12-02 Mitsubishi Electric Corp レジストパターン形成用マスクおよびレジストパターン形成方法
JPH05165195A (ja) * 1991-12-17 1993-06-29 Toshiba Corp ガラスマスク並びに該ガラスマスクを使用した半導体装置の製造方法
JPH07226362A (ja) * 1994-02-10 1995-08-22 Ricoh Co Ltd フォトレジストパターン形成方法
JPH09232217A (ja) * 1996-02-27 1997-09-05 Murata Mfg Co Ltd レジストパターンの形成方法
JPH11204660A (ja) * 1998-01-09 1999-07-30 Nippon Foundry Inc 半導体装置の製造方法
JP3385325B2 (ja) * 1998-11-09 2003-03-10 日本電気株式会社 格子パターンの露光方法および露光装置
JP2000164594A (ja) * 1998-11-25 2000-06-16 Murata Mfg Co Ltd 配線パターンの形成方法
JP2000294477A (ja) * 1999-04-08 2000-10-20 Sony Corp 半導体製造方法
JP2001297997A (ja) * 2000-04-17 2001-10-26 Sony Corp 半導体装置の製造方法
JP2002043307A (ja) * 2000-07-26 2002-02-08 Sharp Corp 樹脂被膜基板および樹脂被膜基板の製造方法
JP2004126138A (ja) * 2002-10-01 2004-04-22 Sony Corp マスク及びレジストパターン並びにレジストパターンの形成方法

Also Published As

Publication number Publication date
JP2009027062A (ja) 2009-02-05

Similar Documents

Publication Publication Date Title
KR100842753B1 (ko) 스페이서를 이용한 반도체소자의 패턴 형성방법
US8101338B2 (en) Method of forming micro pattern of semiconductor device
KR20110055912A (ko) 반도체 소자의 콘택홀 형성방법
JP2006106757A (ja) 半導体素子製造用マスク及びその製造方法
US10593551B2 (en) Method to increase the process window in double patterning process
JP5580510B2 (ja) エッチングマスク及びその形成方法
JP4917985B2 (ja) 半導体装置の製造方法
JP2007027681A (ja) 半導体素子の製造方法
JP2007149768A (ja) 半導体装置の製造方法
US8137898B2 (en) Method for manufacturing semiconductor device
JP2009027060A (ja) 半導体装置の製造方法
US7063921B2 (en) Photomask, in particular alternating phase shift mask, with compensation structure
JP4534763B2 (ja) 半導体素子の製造方法
KR100734691B1 (ko) 반도체 소자의 컨택홀 형성용 마스크 패턴 형성방법
KR100755074B1 (ko) 포토마스크 및 제조 방법
US6737200B2 (en) Method for aligning a contact or a line to adjacent phase-shifter on a mask
JP4579609B2 (ja) マスクの製造方法
KR100505414B1 (ko) 정렬 키 형성 방법
KR100866681B1 (ko) 반도체 소자의 패턴 형성방법
US8029949B2 (en) Photomask for forming contact hole in semiconductor device
JP2006186275A5 (ja)
US8057987B2 (en) Patterning method of semiconductor device
KR100505421B1 (ko) 반도체 소자의 패턴 형성 방법
JP2005300693A (ja) フォトリソグラフィによるパターン形成方法
KR100816196B1 (ko) 반도체 장치 제조를 위한 포토레지스트층 두께 결정 방법

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20100514

TRDD Decision of grant or rejection written
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120118

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120124

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120127

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150203

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4917985

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees