JP4917985B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法 Download PDFInfo
- Publication number
- JP4917985B2 JP4917985B2 JP2007190464A JP2007190464A JP4917985B2 JP 4917985 B2 JP4917985 B2 JP 4917985B2 JP 2007190464 A JP2007190464 A JP 2007190464A JP 2007190464 A JP2007190464 A JP 2007190464A JP 4917985 B2 JP4917985 B2 JP 4917985B2
- Authority
- JP
- Japan
- Prior art keywords
- forming
- groove
- resist
- manufacturing
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
Description
図1は、本実施形態における半導体装置の製造方法を示す工程断面図である。本実施形態の半導体装置の製造工程は、基板101上にレジスト層102を形成する工程と、レジスト層102に所定の感光領域を形成する工程(図1(a))と、レジスト層102に溝形成用感光領域を形成する工程(図1(b))と、レジスト層102に現像液を接触させ開口部を有するレジストパターン112を形成するとともにレジストパターン112の表層に溝113を形成する現像工程(図1(c))と、レジストパターン112をベーク処理する工程(図1(d))とを含む。
ここで、レジスト層102に所定の感光領域を形成する工程と、レジスト層102に溝形成用感光領域を形成する工程とは、どちらの工程を先に実施してもよい。ただし、これらは別の工程とする。
12 レジスト層
15 レチクル
18 レジストパターン
28 注入領域A
29 注入領域B
101 基板
102 レジスト層
103 遮光膜
104 透明基板
110 レチクル
112 レジストパターン
113 溝
208 注入領域A
303 遮光膜
303a 遮光部
304 透明基板
304a 透過部
310 レチクル
403a 遮光部
404a 透過部
410 レチクル
503a 遮光部
504a 透過部
510 レチクル
Claims (11)
- 基板上にレジスト層を形成する工程と、
前記レジスト層に所定の感光領域を形成する工程と、
前記レジスト層に溝形成用感光領域を形成する工程と、
前記レジスト層に現像液を接触させ開口部を有するレジストパターンを形成するとともに前記レジストパターンの表層に溝を形成する工程と、
前記レジストパターンをベーク処理する工程とを含むことを特徴とする半導体装置の製造方法。 - 前記溝は、複数の溝からなることを特徴とする請求項1に記載の半導体装置の製造方法。
- 前記複数の溝は、平行に設けられていることを特徴とする請求項1または2に記載の半導体装置の製造方法。
- 前記複数の溝は、格子状に設けられていることを特徴とする請求項1乃至3いずれかに記載の半導体装置の製造方法。
- レジスト層に溝形成用感光領域を形成する前記工程において、溝形成用パターンを全面に配したレチクルを用いることを特徴とする請求項1乃至4いずれかに記載の半導体装置の製造方法。
- レジスト層に溝形成用感光領域を形成する前記工程において、前記レチクルは、遮光部と、透過部とからなり、前記レジスト層を露光する露光量が、所定の感光領域を形成する前記工程における前記レジスト層を露光する露光量よりも少ないことを特徴とする請求項5に記載の半導体装置の製造方法。
- レジスト層に溝形成用感光領域を形成する前記工程において、前記レチクルは、遮光部と、低透過部と、からなり、
前記低透過部は、ハーフトーン膜を含むことを特徴とする請求項5に記載の半導体装置の製造方法。 - レジスト層に溝形成用感光領域を形成する前記工程において、前記レチクルは、遮光部と、低透過部と、からなり、
前記低透過部は、解像限界以下の複数のスリットを形成した遮光膜を含むことを特徴とする請求項5に記載の半導体装置の製造方法。 - 前記溝の深さDは、前記レジストパターンの膜厚をdとしたとき、D/dが1/5以上1/2以下であることを特徴とする請求項1乃至8いずれかに記載の半導体装置の製造方法。
- 前記レジストパターンの表面における前記溝の幅が、10μm以下であることを特徴とする請求項1乃至9いずれかに記載の半導体装置の製造方法。
- 前記溝は、断面視において略V字状であることを特徴とする請求項1乃至10いずれかに記載の半導体装置の製造方法。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007190464A JP4917985B2 (ja) | 2007-07-23 | 2007-07-23 | 半導体装置の製造方法 |
US12/177,902 US8137898B2 (en) | 2007-07-23 | 2008-07-23 | Method for manufacturing semiconductor device |
CN 200810144030 CN101355023B (zh) | 2007-07-23 | 2008-07-23 | 半导体器件的制造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007190464A JP4917985B2 (ja) | 2007-07-23 | 2007-07-23 | 半導体装置の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2009027062A JP2009027062A (ja) | 2009-02-05 |
JP4917985B2 true JP4917985B2 (ja) | 2012-04-18 |
Family
ID=40398564
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007190464A Expired - Fee Related JP4917985B2 (ja) | 2007-07-23 | 2007-07-23 | 半導体装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4917985B2 (ja) |
Family Cites Families (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS63296221A (ja) * | 1987-05-27 | 1988-12-02 | Mitsubishi Electric Corp | レジストパタ−ン形成方法 |
JPH04346348A (ja) * | 1991-05-24 | 1992-12-02 | Mitsubishi Electric Corp | レジストパターン形成用マスクおよびレジストパターン形成方法 |
JPH05165195A (ja) * | 1991-12-17 | 1993-06-29 | Toshiba Corp | ガラスマスク並びに該ガラスマスクを使用した半導体装置の製造方法 |
JPH07226362A (ja) * | 1994-02-10 | 1995-08-22 | Ricoh Co Ltd | フォトレジストパターン形成方法 |
JPH09232217A (ja) * | 1996-02-27 | 1997-09-05 | Murata Mfg Co Ltd | レジストパターンの形成方法 |
JPH11204660A (ja) * | 1998-01-09 | 1999-07-30 | Nippon Foundry Inc | 半導体装置の製造方法 |
JP3385325B2 (ja) * | 1998-11-09 | 2003-03-10 | 日本電気株式会社 | 格子パターンの露光方法および露光装置 |
JP2000164594A (ja) * | 1998-11-25 | 2000-06-16 | Murata Mfg Co Ltd | 配線パターンの形成方法 |
JP2000294477A (ja) * | 1999-04-08 | 2000-10-20 | Sony Corp | 半導体製造方法 |
JP2001297997A (ja) * | 2000-04-17 | 2001-10-26 | Sony Corp | 半導体装置の製造方法 |
JP2002043307A (ja) * | 2000-07-26 | 2002-02-08 | Sharp Corp | 樹脂被膜基板および樹脂被膜基板の製造方法 |
JP2004126138A (ja) * | 2002-10-01 | 2004-04-22 | Sony Corp | マスク及びレジストパターン並びにレジストパターンの形成方法 |
-
2007
- 2007-07-23 JP JP2007190464A patent/JP4917985B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2009027062A (ja) | 2009-02-05 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100842753B1 (ko) | 스페이서를 이용한 반도체소자의 패턴 형성방법 | |
US8101338B2 (en) | Method of forming micro pattern of semiconductor device | |
KR20110055912A (ko) | 반도체 소자의 콘택홀 형성방법 | |
JP2006106757A (ja) | 半導体素子製造用マスク及びその製造方法 | |
US10593551B2 (en) | Method to increase the process window in double patterning process | |
JP5580510B2 (ja) | エッチングマスク及びその形成方法 | |
JP4917985B2 (ja) | 半導体装置の製造方法 | |
JP2007027681A (ja) | 半導体素子の製造方法 | |
JP2007149768A (ja) | 半導体装置の製造方法 | |
US8137898B2 (en) | Method for manufacturing semiconductor device | |
JP2009027060A (ja) | 半導体装置の製造方法 | |
US7063921B2 (en) | Photomask, in particular alternating phase shift mask, with compensation structure | |
JP4534763B2 (ja) | 半導体素子の製造方法 | |
KR100734691B1 (ko) | 반도체 소자의 컨택홀 형성용 마스크 패턴 형성방법 | |
KR100755074B1 (ko) | 포토마스크 및 제조 방법 | |
US6737200B2 (en) | Method for aligning a contact or a line to adjacent phase-shifter on a mask | |
JP4579609B2 (ja) | マスクの製造方法 | |
KR100505414B1 (ko) | 정렬 키 형성 방법 | |
KR100866681B1 (ko) | 반도체 소자의 패턴 형성방법 | |
US8029949B2 (en) | Photomask for forming contact hole in semiconductor device | |
JP2006186275A5 (ja) | ||
US8057987B2 (en) | Patterning method of semiconductor device | |
KR100505421B1 (ko) | 반도체 소자의 패턴 형성 방법 | |
JP2005300693A (ja) | フォトリソグラフィによるパターン形成方法 | |
KR100816196B1 (ko) | 반도체 장치 제조를 위한 포토레지스트층 두께 결정 방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20100514 |
|
TRDD | Decision of grant or rejection written | ||
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20120118 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120124 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120127 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150203 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4917985 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
LAPS | Cancellation because of no payment of annual fees |