JP2000294477A - 半導体製造方法 - Google Patents

Abstract

(57)【要約】 【課題】 半導体基板上にレジストマスクパターンを形
成する場合に、レジスト収縮によりパターンエッジ部の
ダレ（不良傾斜形状）を抑制する。 【解決手段】 レジスト膜形成工程、露光工程、現像工
程により、半導体基板１００上にレジストパターン１１
０、１２０を形成する。このレジストパターン形成作業
において、レジストパターン１１０、１２０のエッジ部
近傍にレジスト膜の膜厚に対して浅い深さを有する微細
パターン１３０を形成する。この微細パターン１３０
は、露光装置の解像度に対して微細な露光パターンを設
定することによって生じる開口不良を用いて形成する。
この微細パターン１３０に近接するエッジ部では、レジ
ストの収縮度が緩和され、エッジ部のダレ（不良傾斜形
状）が抑制できる。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、半導体基板上にレ
ジストパターンを形成する半導体製造方法に関し、特に
レジストパターンのエッジ部に生じる不良傾斜形状を排
除するための方法に関する。

【０００２】

【従来の技術】図６は、ＭＯＳトランジスタ（Ｔｒ）の
イオン注入工程で用いられるＷＥＬＬ構造の具体例を示
す断面図である。図示のように、半導体基板１０にＮチ
ャネルＷＥＬＬ（ＮＷＥＬＬ）を形成する工程では、半
導体基板１０中の深い部位にイオンを注入しなければな
らないため、高いエネルギによってイオン注入作業が行
われる。そして、このイオン注入作業において、イオン
注入が不要な領域は、レジストパターニング工程で形成
されたレジスト膜１２によって被覆されている。

【０００３】このレジスト膜１２の膜厚Ｔは、イオンが
突き抜けないように、十分な厚さが必要である。例え
ば、図６に示すＮＷＥＬＬを形成するために使用される
イオン種である燐イオン（Ｐ＋）の投影飛程Ｒｐ（注入
深さ）は、約１．２μｍである。そして、このＲｐ１．
２μｍを阻止するためには、注入のゆらぎ（注入深さの
ばらつき）を考慮すると、約２．０μｍの厚さでレジス
ト膜を形成する必要がある。

【０００４】

【発明が解決しようとする課題】ところで、上述のよう
な半導体基板上に形成されるレジストパターンには、大
小さまざまな面積のパターンや非対称形の開口部が存在
する。例えば図７（Ａ）に示すようなレジストパターン
において、Ａ−Ａ’線による断面を考えると、図７
（Ｂ）に示すような形状となる。そして、図７（Ｂ）に
示すレジスト膜１４、１６のエッジ部１４Ａ、１６Ａ
は、曲率を有する傾斜面状に形成されている。これは、
レジスト中の有機溶剤等の水分が蒸発することにより、
レジストに収縮が生じ、各エッジ部１４Ａ、１６Ａに、
いわゆるダレ（不良傾斜形状）が生じたものである。図
８は、図７（Ｂ）に示したレジスト膜１４のエッジ部１
４Ａの基板近傍部の状態を拡大して示す断面図である。
図示のように、この部分では、レジスト膜１４の膜厚
（Ｔ’＜Ｔ）が小さくなり、イオン注入作業においてイ
オンが突き抜けてしまう問題がある。

【０００５】そこで本発明の目的は、半導体基板上にレ
ジストマスクパターンを形成する場合に、レジスト収縮
によりパターンエッジ部のダレ（不良傾斜形状）を抑制
することができる半導体製造方法を提供することにあ
る。

【０００６】

【課題を解決するための手段】本発明は前記目的を達成
するため、半導体基板上にレジスト膜を形成するレジス
ト膜形成工程と、前記レジスト膜を所定の露光パターン
により露光する露光工程と、前記露光後に前記レジスト
膜を現像して所定のレジストパターンを形成する現像工
程とを有する半導体製造方法において、前記露光工程及
び現像工程で、前記レジストパターンのエッジ部近傍に
前記レジスト膜の膜厚に対して浅い深さを有する微細パ
ターンを形成することにより、前記レジストパターンの
エッジ部における不良傾斜形状の発生を防止するように
したことを特徴とする。

【０００７】また本発明は、半導体基板上にレジスト膜
を形成するレジスト膜形成工程と、前記レジスト膜を所
定の露光パターンにより露光する露光工程と、前記露光
後に前記レジスト膜を現像して所定のレジストパターン
を形成する現像工程とを有する半導体製造方法におい
て、前記レジスト膜形成工程で、レジスト膜を後工程で
必要な膜厚より大きい膜厚に形成し、前記現像工程また
は前記現像工程後において、前記レジスト膜の表面部を
除去することにより、前記レジストパターンのエッジ部
の表面側における不良傾斜形状部分を除去するようにし
たことを特徴とする。

【０００８】本発明の半導体製造方法では、レジスト膜
形成工程において、半導体基板上にレジスト膜を形成
し、次に露光工程において、レジスト膜を所定の露光パ
ターンにより露光する。次に、現像工程において、レジ
スト膜を現像して所定のレジストパターンを形成する。
このような、レジストパターン形成作業において、露光
工程及び現像工程で、レジストパターンのエッジ部近傍
にレジスト膜の膜厚に対して浅い深さを有する微細パタ
ーンを形成する。

【０００９】この微細パターンは、例えばレジストパタ
ーンのエッジ部に沿って連続的な溝条を形成したり、レ
ジストパターンのエッジ部に沿って間欠的に複数の孔を
形成したものである。また、このような微細パターン
は、例えば露光工程において、露光装置の解像度に対し
て微細な露光パターンを設定することによって生じる開
口不良を用いて形成する。これにより、レジストパター
ンのエッジ部における不良傾斜形状の発生を防止でき、
後工程における適正なレジスト機能を得ることができ
る。

【００１０】また、発明の半導体製造方法では、レジス
ト膜形成工程で、レジスト膜を後工程で必要な膜厚より
大きい膜厚に形成し、現像工程または現像工程後におい
て、レジスト膜の表面部を除去する。例えば現像工程に
おいて、現像液により前記レジスト膜の表面部を溶解さ
せて除去したり、あるいは、現像工程後において、アッ
シング処理（酸素プラズマ添加）工程を用いて前記レジ
スト膜の表面部を溶解させて除去する。これにより、レ
ジストパターンのエッジ部の表面側における不良傾斜形
状部分を除去することができ、後工程における適正なレ
ジスト機能を得ることができる。

【００１１】

【発明の実施の形態】以下、本発明による半導体製造方
法の実施の形態について説明する。図１（Ａ）は、本発
明による半導体製造方法によって形成されたレジストパ
ターンの具体例を示す平面図であり、図１（Ｂ）は図１
（Ａ）のＢ−Ｂ’線断面図である。図１においては、半
導体基板１００上に２つのレジストパターン１１０、１
２０を表したものである。各レジストパターン１１０、
１２０は、それぞれ方形状に形成されているが、小さい
方のレジストパターン１２０には、さらに内側に方形状
の開口部１２２が形成されている。

【００１２】本例の半導体製造方法では、まず、レジス
ト膜形成工程において、半導体基板１００上に全面的に
レジスト膜を形成し、次に露光工程において、露光装置
によってレジスト膜を所定の露光パターンにより露光す
る。そして、現像工程において、現像液によりレジスト
膜の露光領域を溶解し、選択的にレジスト膜を除去する
ことにより、各レジストパターン１１０、１２０を形成
する。

【００１３】そして、本例においては、以上のようなレ
ジストパターン形成作業において、露光工程及び現像工
程で、レジストパターン１１０、１２０のエッジ部近傍
にレジスト膜の膜厚に対して浅い深さを有する微細パタ
ーン１３０を形成する。すなわち、図１に示す例におい
ては、レジストパターン１１０の外周エッジ部に沿って
連続的な溝条１３２が形成されている。また、レジスト
パターン１２０の開口部１２２のエッジ部に沿って連続
的な溝条１３４が形成されている。これらは、例えば経
験的に、上述した図７、図８で説明したような不良傾斜
形状が発生し易いレジストパターンのエッジ部の近傍に
設けるものとする。

【００１４】また、このような溝条１３２、１３４によ
る微細パターン１３０は、例えば露光工程において、露
光装置の解像度に対して微細な露光パターンを設定する
ことによって生じる開口不良を用いて形成する。例えば
上述のようなＷＥＬＬを形成するための露光装置で適正
に開口部を形成できる最小寸法（解像度）は約０．６〜
０．８μｍである。そこで、この最小寸法に対し、その
半分以下の寸法、例えば０．３μｍの幅で溝条１３２、
１３４のための露光を行う。この結果、露光装置では、
溝条１３２、１３４に対応するパターンを露光するもの
の、０．３μｍの解像度で露光するには能力が不十分で
あるため、レジスト膜の表面から中途の位置までしか十
分な感光作用が得られない。

【００１５】したがって、このような不十分な露光によ
って感光したレジスト膜を現像すると、レジスト膜の中
途までの深さを有する溝条１３２、１３４が形成され
る。通常のレジストパターン形成作業においては、この
ような不十分な露光による中途半端な開口状態は、開口
不良ということになるが、本例では、この開口不良の原
理を用いて、溝条１３２、１３４による微細パターン１
３０を形成する。そして、このような開口不良による微
細パターン１３０を形成することで、この微細パターン
１３０に近接するエッジ部では、レジストの収縮度が緩
和されることになり、上述したエッジ部のダレ（不良傾
斜形状）が抑制できる。

【００１６】図２、図３は、図１と同様の方法で他の形
状を有する微細パターンを設けた例を示す平面図であ
る。図２に示す例は、エッジ部に沿って間欠的に細かい
コンタクトパターン（円形孔）１３６を設けたものであ
る。また、図３に示す例は、エッジ部に沿って間欠的に
スリットパターン（矩形孔）１３８を設けたものであ
る。なお、その他の構成及び加工方法は、図１の例と同
様であるので、同一部材には同一符号を付して説明は省
略する。このような間欠的な孔１３６、１３８を設けた
場合にも、図１の例と同様に、エッジ部のダレ（不良傾
斜形状）を抑制できる。

【００１７】次に、本発明の他の実施の形態について説
明する。上述したレジストパターンのエッジ部に生じる
ダレは、特にレジスト膜の表面側のエッジ部分に生じる
ものである。そこで、以下に説明する実施の形態におい
ては、レジストパターン形成時またはレジストパターン
の形成後、各レジスト膜の表面部を除去することによ
り、レジストパターンのエッジ部の表面側における不良
傾斜形状部分を除去するようにする。

【００１８】図４は、この実施の形態において、レジス
ト膜の表面部を除去する第１の方法を示す断面図であ
る。本例は、上述したマスクパターニング作業（現像工
程）と同時にレジスト膜の表面部を除去するものであ
り、現像液処理において、現像液を用いてレジスト膜の
表面部を溶解させるようにする。図４は、レジスト膜を
形成した半導体基板を露光後に現像液に含浸した状態を
示している。

【００１９】図示のように、膜厚Ｔのレジスト膜を現像
液によって膜厚Ｔａまでエッチオフする。したがって、
レジスト膜形成工程では、レジスト膜を後工程で必要な
膜厚より大きい膜厚に形成しておくものとする。また、
同様に、レジストパターンの基板面方向の肉厚も、例え
ば図中の幅Ｗから幅Ｗａにエッチオフされるので、予め
この変形量を考慮してパターンの設計寸法や露光量等を
制御するものとする。

【００２０】図５は、レジスト膜の表面部を除去する第
２の方法を示す断面図である。本例は、上述したマスク
パターニング作業の後、アッシング処理（酸素プラズマ
添加）工程を用いてレジスト膜の表面部を除去するもの
である。図５は、レジストパターンに酸素プラズマを添
加している状態を示している。この酸素プラズマの添加
によって、図４に示す例と同様に、レジストパターンを
エッチオフし、レジスト膜の表面部を除去する。したが
って、本例においても、レジスト膜形成工程では、レジ
スト膜を後工程で必要な膜厚より大きい膜厚に形成して
おくものとする。また、同様に、レジストパターンの基
板面方向の肉厚も、例えば図中の幅Ｗから幅Ｗａにエッ
チオフされるので、予めこの変形量を考慮してパターン
の設計寸法や露光量等を制御するものとする。

【００２１】

【発明の効果】以上説明したように本発明の半導体製造
方法では、レジスト膜の露光工程及び現像工程で、レジ
ストパターンのエッジ部近傍にレジスト膜の膜厚に対し
て浅い深さを有する微細パターンを形成することによ
り、レジストパターンのエッジ部における不良傾斜形状
の発生を防止するようにした。したがって、本発明によ
れば、レジストパターンのエッジ部における不良傾斜形
状の発生を防止でき、後工程における適正なレジスト機
能を得ることができる。

【００２２】また本発明の半導体製造方法では、レジス
ト膜形成工程で、レジスト膜を後工程で必要な膜厚より
大きい膜厚に形成し、現像工程または現像工程後におい
て、レジスト膜の表面部を除去することにより、レジス
トパターンのエッジ部の表面側における不良傾斜形状部
分を除去するようにした。したがって、本発明によれ
ば、レジストパターンのエッジ部の表面側における不良
傾斜形状部分を除去することができ、後工程における適
正なレジスト機能を得ることができる。

【図面の簡単な説明】

【図１】本発明の実施の形態による半導体製造方法によ
って形成されたレジストパターンの具体例を示す平面図
及び断面図である。

【図２】図１と同様の方法で他の形状を有する微細パタ
ーンを設けた例を示す平面図である。

【図３】図１と同様の方法でさらに他の形状を有する微
細パターンを設けた例を示す平面図である。

【図４】本発明の他の実施の形態によるレジスト膜の表
面部を除去する第１の方法を示す断面図である。

【図５】本発明の他の実施の形態によるレジスト膜の表
面部を除去する第２の方法を示す断面図である。

【図６】従来のＭＯＳトランジスタのイオン注入工程で
用いられるＷＥＬＬ構造の具体例を示す断面図である。

【図７】従来の半導体製造方法によって形成されたレジ
ストパターンの具体例を示す平面図及び断面図である。

【図８】図７に示したレジスト膜のエッジ部の基板近傍
部に発生したダレ（不良傾斜形状）を拡大して示す断面
図である。

【符号の説明】

１００……半導体基板、１１０、１２０……レジストパ
ターン、１２２……開口部、１３０……微細パターン、
１３２、１３４……溝条、１３６……コンタクトパター
ン（円形孔）、１３８……スリットパターン（矩形
孔）。

Claims (9)

【特許請求の範囲】
1. 【請求項１】 半導体基板上にレジスト膜を形成するレ
   ジスト膜形成工程と、前記レジスト膜を所定の露光パタ
   ーンにより露光する露光工程と、前記露光後に前記レジ
   スト膜を現像して所定のレジストパターンを形成する現
   像工程とを有する半導体製造方法において、 前記露光工程及び現像工程で、前記レジストパターンの
   エッジ部近傍に前記レジスト膜の膜厚に対して浅い深さ
   を有する微細パターンを形成することにより、前記レジ
   ストパターンのエッジ部における不良傾斜形状の発生を
   防止するようにした、 ことを特徴とする半導体製造方法。
2. 【請求項２】 前記微細パターンは、前記レジストパタ
   ーンのエッジ部に沿って連続的な溝条を形成したもので
   あることを特徴とする請求項１記載の半導体製造方法。
3. 【請求項３】 前記微細パターンは、前記レジストパタ
   ーンのエッジ部に沿って間欠的に複数の孔を形成したも
   のであることを特徴とする請求項１記載の半導体製造方
   法。
4. 【請求項４】 前記孔は、円形孔であることを特徴とす
   る請求項３記載の半導体製造方法。
5. 【請求項５】 前記孔は、矩形孔であることを特徴とす
   る請求項３記載の半導体製造方法。
6. 【請求項６】 前記微細パターンは、前記露光工程にお
   いて、露光装置の解像度に対して微細な露光パターンを
   設定することによって生じる開口不良を用いて形成する
   ことを特徴とする請求項１記載の半導体製造方法。
7. 【請求項７】 半導体基板上にレジスト膜を形成するレ
   ジスト膜形成工程と、前記レジスト膜を所定の露光パタ
   ーンにより露光する露光工程と、前記露光後に前記レジ
   スト膜を現像して所定のレジストパターンを形成する現
   像工程とを有する半導体製造方法において、 前記レジスト膜形成工程で、レジスト膜を後工程で必要
   な膜厚より大きい膜厚に形成し、前記現像工程または前
   記現像工程後において、前記レジスト膜の表面部を除去
   することにより、前記レジストパターンのエッジ部の表
   面側における不良傾斜形状部分を除去するようにした、 ことを特徴とする半導体製造方法。
8. 【請求項８】 前記現像工程において、現像液により前
   記レジスト膜の表面部を溶解させて除去することを特徴
   とする請求項７記載の半導体製造方法。
9. 【請求項９】 前記現像工程後において、アッシング処
   理工程を用いて前記レジスト膜の表面部を溶解させて除
   去することを特徴とする請求項７記載の半導体製造方
   法。