KR20060000873A

KR20060000873A - 반도체 소자의 제조방법

Info

Publication number: KR20060000873A
Application number: KR1020040049858A
Authority: KR
Inventors: 마원광
Original assignee: 주식회사 하이닉스반도체
Priority date: 2004-06-30
Filing date: 2004-06-30
Publication date: 2006-01-06

Abstract

본 발명은 포토레지스트의 스컴을 완전히 제거하면서 웨이퍼 및 롯마다 균일한 포토레지스트 패턴을 얻을 수 있는 반도체 소자의 제조방법을 제공한다.

본 발명은 상부에 복수의 게이트가 형성된 반도체 기판을 준비하는 단계; 기판 상에 상호 인접한 게이트들 사이의 기판을 일부 노출시키는 포토레지스트 패턴을 형성하는 단계; 및 포토레지스트 패턴을 에치백 공정에 의해 일부 제거하여 기판에 잔류하는 스컴을 완전히 제거함과 동시에 포토레지스트 패턴의 표면을 평탄화하는 단계를 포함하는 반도체 소자의 제조방법에 의해 달성될 수 있다.

스컴, 디스컴, 포토레지스트, 에치백, 할로층

Description

반도체 소자의 제조방법{METHOD OF MANUFACTURING SEMICONDUCTOR DEVICE}

도 1a 및 도 1b는 종래의 반도체 소자의 제조방법을 설명하기 위한 단면도.

도 2a 및 도 2b는 본 발명의 실시예에 따른 반도체 소자의 제조방법을 설명하기 위한 단면도.

※도면의 주요부분에 대한 부호의 설명

20 : 반도체 기판 21 : 게이트

22 : 포토레지스트 패턴

100 : 스컴

본 발명은 반도체 소자의 제조방법에 관한 것으로, 특히 반도체 소자의 포토레지스트 스컴 제거방법에 관한 것이다.

반도체 소자의 고집적화에 따라 회로 선폭이 1㎛ 이하로 감소되면서 정밀한 포토리소그라피 공정이 필수적으로 요구되고 있다.

이러한 포토리소그라피 공정은 통상적으로 웨이퍼 상에 포토레지스트막을 도포하고, 소정의 패턴이 형성된 포토마스크를 이용하여 포토레지스트막을 노광한 후 현상하여 포토레지스트 패턴을 형성하는 과정으로 이루어진다.

그런데, 노광 및 현상을 진행한 후에도 제거되어야할 포토레지스트가 완전히 제거되지 않고 웨이퍼 상에 스컴(scum) 형태로 잔류하여 후속 공정, 예컨대 포토레지스트 패턴을 이용한 식각공정 또는 이온주입공정 등에 영향을 미침으로써 고집적화에 따른 회로 선폭 구현에 어려움이 있다.

따라서, 종래에는 후속공정을 수행하기 전에 스컴 등을 완전히 제거하는 이른 바 디스컴(descum) 공정을 적용하고 있는데, 이를 도 1a 및 도 1b를 참조하여 설명한다.

도 1a에 도시된 바와 같이, 게이트(11)가 형성된 반도체 기판(10) 상에 포토레지스트막을 도포하고 할로층 마스크(미도시)를 이용하여 포토레지스트막을 노광 한 후 현상하여, 게이트(11) 사이의 기판(10)을 일부 노출시키는 포토레지스트 패턴(12)을 형성한다. 이때, 노출된 기판(10) 표면에 완전히 제거되지 않는 포토레지스트의 스컴(100)이 존재하게 된다.

도 1b에 도시된 바와 같이, 디스컴 공정을 수행하여 기판(10) 표면에 존재하는 스컴(100)을 제거한다.

여기서, 디스컴 공정은 포토레지스트 패턴(12)에는 최소한의 로스(loss)가 가해지도록 하면서 스컴을 제거해야 하므로 다소 약한 플라즈마(plasma) 처리로 수행한다.

그러나, 상술한 종래의 디스컴 공정에서는 스컴을 제거하면서 포토레지스트 패턴(12)의 제거 정도를 균일하게 조절하는 것이 어렵기 때문에, 웨이퍼 및 롯(LOT) 마다 포토레지스트 패턴(12)의 폭이 서로 다르게 나타나고, 어떤 경우에는 포토레지스트 패턴(12)의 일부가 돌출된 형상으로 존재하여(도 1b의 도면부호 12a 참조) 심한 경우에는 포토레지스트 패턴(12) 붕괴 등을 유발함으로써, 후속 이온주입 공정에 악영향을 미쳐 재작업율이 증가하므로 쓰루풋(throughput) 저하를 초래하게 된다.

본 발명은 상기와 같은 종래기술의 문제점을 해결하기 위하여 제안된 것으로, 포토레지스트의 스컴을 완전히 제거하면서 웨이퍼 및 롯마다 균일한 포토레지스트 패턴을 얻을 수 있는 반도체 소자의 제조방법을 제공하는데 그 목적이 있다.

상기의 기술적 과제를 달성하기 위한 본 발명의 일 측면에 따르면, 상기 본 발명의 목적은 상부에 복수의 게이트가 형성된 반도체 기판을 준비하는 단계; 기판 상에 상호 인접한 게이트들 사이의 기판을 일부 노출시키는 포토레지스트 패턴을 형성하는 단계; 및 포토레지스트 패턴을 에치백 공정에 의해 일부 제거하여 기판에 잔류하는 스컴을 완전히 제거함과 동시에 포토레지스트 패턴의 표면을 평탄화하는 단계를 포함하는 반도체 소자의 제조방법에 의해 달성될 수 있다.

이때, 에치백 공정은 게이트 표면이 노출될 때까지 수행하는 것이 바람직하다.

이하, 본 발명이 속한 기술분야에서 통상의 지식을 가진 자가 본 발명을 보다 용이하게 실시할 수 있도록 하기 위하여 본 발명의 바람직한 실시예를 소개하기로 한다.

도 2a 및 도 2b를 참조하여 본 발명의 실시예에 따른 반도체 소자의 제조방법을 설명한다.

도 2a에 도시된 바와 같이, 게이트(21)가 형성된 반도체 기판(20) 상에 포토레지스트막을 도포하고 할로층 마스크(미도시)를 이용하여 포토레지스트막을 노광 한 후 현상하여, 게이트(21) 사이의 기판(20)을 일부 노출시키는 포토레지스트 패턴(22)을 형성한다. 이때, 노출된 기판(20) 표면에 완전히 제거되지 않는 포토레지스트의 스컴(200)이 존재하게 된다.

도 2b에 도시된 바와 같이, 에치백(etch-back) 공정에 의해 포토레지스트 패턴(22)을 일부 제거하여 기판(20)에 잔류하는 스컴(100)을 완전히 제거함과 동시에 포토레지스트 패턴(22)의 표면을 평탄화한다. 이때, 에치백 공정은 게이트(21)의 표면이 노출될 때까지 수행하는 것이 바람직하다.

즉, 종래의 디스컴 공정 대신 에치백 공정을 적용하게 되면 포토레지스트의 스컴(100)도 완전히 제거하면서 포토레지스트 패턴의 제거율을 조절할 수 있으므로 웨이퍼 및 롯마다 균일한 포토레지스트 패턴을 얻을 수 있다.

이상에서 설명한 본 발명은 전술한 실시예 및 첨부된 도면에 의해 한정되는 것이 아니고, 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능하다는 것이 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 있어 명백할 것이다.

전술한 본 발명은 디스컴 공정 대신 에치백 공정을 적용함으로써 포토레지스트의 스컴도 완전히 제거하면서 포토레지스트 패턴의 제거율을 조절할 수 있으므로 웨이퍼 및 롯마다 균일한 포토레지스트 패턴을 얻을 수 있다.

따라서, 후속 이온주입 및 식각공정 등의 수행이 용이해질 뿐만 아니라 재작업율을 감소시킬 수 있으므로 쓰룻풋을 개선할 수 있다.

Claims

상부에 복수의 게이트가 형성된 반도체 기판을 준비하는 단계;

상기 기판 상에 상호 인접한 상기 게이트들 사이의 기판을 일부 노출시키는 포토레지스트 패턴을 형성하는 단계; 및

상기 포토레지스트 패턴을 에치백 공정에 의해 일부 제거하여 상기 기판에 잔류하는 스컴을 완전히 제거함과 동시에 상기 포토레지스트 패턴의 표면을 평탄화하는 단계를 포함하는 반도체 소자의 제조방법.
제 1 항에 있어서,

상기 에치백 공정은 상기 게이트 표면이 노출될 때까지 수행하는 것을 특징으로 하는 반도체 소자의 제조방법.