KR101120167B1 - 반도체 소자의 미세 패턴 형성 방법 - Google Patents
반도체 소자의 미세 패턴 형성 방법 Download PDFInfo
- Publication number
- KR101120167B1 KR101120167B1 KR1020060057950A KR20060057950A KR101120167B1 KR 101120167 B1 KR101120167 B1 KR 101120167B1 KR 1020060057950 A KR1020060057950 A KR 1020060057950A KR 20060057950 A KR20060057950 A KR 20060057950A KR 101120167 B1 KR101120167 B1 KR 101120167B1
- Authority
- KR
- South Korea
- Prior art keywords
- pattern
- dummy pattern
- dummy
- photoresist
- semiconductor device
- Prior art date
Links
Images
Classifications
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
- G03F7/70—Microphotolithographic exposure; Apparatus therefor
- G03F7/70425—Imaging strategies, e.g. for increasing throughput or resolution, printing product fields larger than the image field or compensating lithography- or non-lithography errors, e.g. proximity correction, mix-and-match, stitching or double patterning
- G03F7/70466—Multiple exposures, e.g. combination of fine and coarse exposures, double patterning or multiple exposures for printing a single feature
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
- G03F7/20—Exposure; Apparatus therefor
- G03F7/2022—Multi-step exposure, e.g. hybrid; backside exposure; blanket exposure, e.g. for image reversal; edge exposure, e.g. for edge bead removal; corrective exposure
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
- G03F7/20—Exposure; Apparatus therefor
- G03F7/2022—Multi-step exposure, e.g. hybrid; backside exposure; blanket exposure, e.g. for image reversal; edge exposure, e.g. for edge bead removal; corrective exposure
- G03F7/2026—Multi-step exposure, e.g. hybrid; backside exposure; blanket exposure, e.g. for image reversal; edge exposure, e.g. for edge bead removal; corrective exposure for the removal of unwanted material, e.g. image or background correction
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
- H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
- H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
- Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
- Photosensitive Polymer And Photoresist Processing (AREA)
Abstract
본 발명은 반도체 소자의 미세 패턴 형성 방법에 관한 것으로, 에지부에 형성되는 더미 패턴의 피치를 조절하여 1차 및 2차 노광 및 현상 공정으로 형성되는 상기 더미 패턴의 스페이스 영역이 서로 중첩되도록 하여 2번의 노광 공정 시 더미 패턴이 공유되어 블록(Block)의 크기를 감소시킬 수 있는 기술을 개시한다.
Description
도 1a 내지 도 1c는 종래기술에 따른 반도체 소자의 미세 패턴 형성 방법을 도시한 단면도 및 평면도.
도 2a 내지 도 2c는 본 발명에 따른 반도체 소자의 미세 패턴 형성 방법을 도시한 단면도 및 평면도.
본 발명은 반도체 소자의 미세 패턴 형성 방법에 관한 것으로, 에지부에 형성되는 더미 패턴의 피치를 조절하여 1차 및 2차 노광 및 현상 공정으로 형성되는 상기 더미 패턴의 스페이스 영역이 서로 중첩되도록 하여 2번의 노광 공정 시 더미 패턴이 공유되어 블록(Block)의 크기를 감소시킬 수 있는 기술을 개시한다.
도 1a 내지 도 1c는 종래 기술에 따른 반도체 소자의 미세 패턴 형성 방법을 도시한 단면도 및 평면도이다.
도 1a 내지 도 1c의 (ⅰ)은 미세 패턴 형성 방법을 도시한 단면도이고, (ⅱ)는 미세 패턴 형성 방법을 도시한 평면도이다.
도 1a를 참조하면, 반도체 기판(10) 상부에 피식각층인 폴리실리콘층(20) 및 제 1 감광막(미도시)을 형성한다.
상기 제 1 감광막(미도시)을 제 1 노광 마스크(미도시)를 이용하여 노광 및 현상하여 라인/스페이스 형태의 제 1 감광막 패턴(30)를 형성한다.
여기서, 제 1 노광 마스크는 라인/스페이스가 3 : 1인 것을 사용하며, 에지부에는 스페이스 영역(A)을 구비하는 제 1 더미 패턴(Dummy Pattern)이 형성된다.
도 1b를 참조하면, 제 1 감광막 패턴(30)을 마스크로 폴리실리콘층(20)을 식각하고, 제 1 감광막 패턴(30)을 제거한 후 상기 식각된 폴리실리콘층(25) 상부에 제 2 감광막(미도시)를 형성한다.
상기 제 2 감광막(미도시)를 제 2 노광 마스크(미도시)를 이용하여 노광 및 현상하여 식각된 폴리실리콘층(25)의 중앙부가 노출되는 라인/스페이스 형태의 제 2 감광막 패턴(35)을 형성한다.
여기서, 제 2 노광 마스크는 라인/스페이스가 3 : 1인 것을 사용하며, 에지부에는 스페이스 영역(B)을 구비하는 제 2 더미 패턴이 형성된다.
도 1c를 참조하면, 제 2 감광막 패턴(35)을 마스크로 식각된 폴리실리콘층(25)을 패터닝하고, 제 2 감광막 패턴(35)을 제거하여 폴리실리콘층 패턴(27)을 형성한다.
이때, 더미 패턴은 근접 효과(Proximity Effect)에 의해 중심부보다 에지부의 DOF(Depth Of Focus) 마진이 취약하게 되므로 패턴 에지부에 형성한다.
상술한 종래 기술에 따른 반도체 소자의 미세 패턴 형성 방법에서, 제 1 감 광막 패턴 및 제 2 감광막 패턴은 서로 엇갈리게 형성되며, 에지부의 더미 패턴이 'A' 및 'B'의 두 부분으로 각각 노광되어 한 번의 노광을 수행하는 공정에 비해 두 배의 더미 패턴이 필요하게 되어 블록(Block)의 크기가 커지는 문제점이 있다.
상기 문제점을 해결하기 위하여, 에지부에 형성되는 더미 패턴의 피치를 조절하여 1차 및 2차 노광 및 현상 공정으로 형성되는 상기 더미 패턴의 스페이스 영역이 서로 중첩되도록 하여 2번의 노광 공정 시 더미 패턴이 공유되어 블록(Block)의 크기를 감소시킬 수 있는 반도체 소자의 미세 패턴 형성 방법을 제공하는 것을 목적으로 한다.
본 발명에 따른 반도체 소자의 미세 패턴 형성 방법은 반도체 기판 상부에 폴리실리콘층 및 제 1 더미 패턴이 구비된 제 1 감광막 패턴을 형성하는 단계; 상기 제 1 감광막 패턴을 마스크로 상기 폴리실리콘층을 식각한 후 제 1 감광막 패턴을 제거하는 단계; 상기 식각된 폴리실리콘층 상부에 제 2 더미 패턴이 구비된 제 2 감광막 패턴을 형성하되, 상기 제 2 더미 패턴의 에지부가 상기 제 1 더미 패턴의 에지부와 중첩되도록 형성하는 단계; 상기 제 2 감광막 패턴을 마스크로 상기 폴리실리콘층을 식각한 후 제 2 감광막 패턴을 제거하여 폴리실리콘층 패턴을 형성하는 단계를 포함하는 것을 특징으로 한다.
이하에서는 본 발명의 실시예를 첨부한 도면을 참조하여 상세히 설명하기로 한다.
도 2a 내지 도 2c는 본 발명에 따른 반도체 소자의 미세 패턴 형성 방법을 도시한 단면도 및 평면도이다.
도 2a 내지 도 2c의 (ⅰ)은 미세 패턴 형성 방법을 도시한 단면도이고, (ⅱ)는 미세 패턴 형성 시 사용되는 노광 마스크를 도시한 평면도이다.
도 2a를 참조하면, 반도체 기판(100) 상부에 피식각층인 폴리실리콘층(110) 및 제 1 감광막(미도시)을 형성한다.
상기 제 1 감광막(미도시)을 제 1 노광 마스크(미도시)를 이용하여 노광 및 현상하여 라인/스페이스 형태의 제 1 감광막 패턴(120)을 형성하며, 제 1 감광막 패턴(120)의 에지부에는 'C'의 스페이스 영역을 구비하는 제 1 더미 패턴(Dummy Pattern)이 형성된다.
여기서, 상기 제 1 노광 마스크는 라인/스페이스의 선폭이 3 : 1이며, 상기 제 1 더미 패턴의 피치가 인접한 패턴의 피치와 동일하지 않은 라인/스페이스 패턴을 포함하는 것이 바람직하다.
또한, 제 1 더미 패턴의 피치(Pitch)는 인접한 패턴의 피치와 동일하지 않도록 형성하는 것이 바람직하다.
도 2b를 참조하면, 제 1 감광막 패턴(130)을 마스크로 폴리실리콘층(110)을 식각하고, 제 1 감광막 패턴(120)을 제거한 후 제 2 감광막(미도시)를 형성한다.
상기 제 2 감광막(미도시)을 제 2 노광 마스크(미도시)를 이용하여 노광 및 현상하여 라인/스페이스 형태의 제 2 감광막 패턴(125)를 형성하며, 제 2 감광막 패턴(125)의 에지부에는 스페이스 영역(C)을 구비하는 제 2 더미 패턴이 형성된다.
여기서, 제 2 노광 마스크는 라인/스페이스의 선폭은 3 : 1이며, 상기 제 2 더미 패턴의 피치가 인접한 패턴의 피치와 동일하지 않은 라인/스페이스 패턴이 포함되는 것이 바람직하다.
또한, 상기 제 2 더미 패턴의 피치는 인접한 패턴의 피치와 동일하지 않도록 형성하며, 제 1 더미 패턴의 피치와 제 2 더미 패턴의 피치도 각각 동일하지 않게 형성하는 것이 바람직하다.
예를 들어, 상기 도 2a 및 도 2b에 도시된 바와 같이 제 1 더미 패턴의 피치가 'a'로 인접한 패턴의 피치보다 작게 형성되는 경우, 제 2 더미 패턴의 피치가 'b'로 인접한 패턴의 피치보다 크게 형성되도록 하고, 상기 제 1 더미 패턴 및 제 2 더미 패턴의 에지부의 스페이스 영역이 중첩되어 더미 패턴을 공유할 수 있도록 한다.
이때, 제 1 더미 패턴의 스페이스 영역(C)과 제 2 더미 패턴의 스페이스 영역(C)이 중첩되도록 패터닝함으로써, 두 번의 노광 공정 진행시 스페이스 영역을 공유할 수 있어 블록(Block) 사이즈를 감소시킬 수 있다.
한 개의 더미 패턴으로 근접효과를 보정하지 못하는 경우는 복수개의 더미 패턴을 사용할 수 있으며, 최외각 더미 패턴의 스페이스 영역만 공유할 수 있도록 형성한다.
도 2c를 참조하면, 제 2 감광막 패턴(125)를 마스크로 상기 식각된 폴리실리콘층(115)을 패터닝하여 폴리실리콘층 패턴(117)을 형성한다.
상기한 미세 패턴 형성 방법은 라인/스페이스가 3 : 1인 포지티브(Positive) 형태의 이중 노광 공정 및 라인/스페이스가 1 : 3인 네가티브(Negative) 형태의 이중 노광 공정에 적용할 수 있다.
본 발명에 따른 반도체 소자의 미세 패턴 형성 방법은 에지부에 형성되는 더미 패턴의 피치를 조절하여 1차 및 2차 노광 및 현상 공정으로 형성되는 상기 더미 패턴의 스페이스 영역이 서로 중첩되도록 하여 2번의 노광 공정 시 더미 패턴이 공유되어 블록(Block)의 크기를 감소시킬 수 있는 효과가 있다.
아울러 본 발명의 바람직한 실시예는 예시의 목적을 위한 것으로, 당업자라면 첨부된 특허청구범위의 기술적 사상과 범위를 통해 다양한 수정, 변경, 대체 및 부가가 가능할 것이며, 이러한 수정 변경 등은 이하의 특허청구범위에 속하는 것으로 보아야 할 것이다.
Claims (8)
- 반도체 기판 상부에 폴리실리콘층 및 제 1 더미 패턴이 구비된 제 1 감광막 패턴을 형성하는 단계;상기 제 1 감광막 패턴을 마스크로 상기 폴리실리콘층을 식각한 후 제 1 감광막 패턴을 제거하는 단계;상기 식각된 폴리실리콘층 상부에 제 2 더미 패턴이 구비된 제 2 감광막 패턴을 형성하되, 상기 제 2 더미 패턴의 에지부가 상기 제 1 더미 패턴의 에지부와 중첩되도록 형성하는 단계; 및상기 제 2 감광막 패턴을 마스크로 상기 폴리실리콘층을 식각한 후 제 2 감광막 패턴을 제거하여 폴리실리콘층 패턴을 형성하는 단계;를 포함하는 것을 특징으로 하는 반도체 소자의 미세 패턴 형성 방법.
- 청구항 2은(는) 설정등록료 납부시 포기되었습니다.제 1 항에 있어서,상기 제 1 감광막 패턴 및 제 2 감광막 패턴은 라인/스페이스 형태로 형성되는 것을 특징으로 하는 반도체 소자의 미세 패턴 형성 방법.
- 청구항 3은(는) 설정등록료 납부시 포기되었습니다.제 1 항에 있어서,상기 제 1 감광막 패턴은 상기 제 1 더미 패턴의 피치가 인접한 패턴의 피치와 동일하지 않은 라인/스페이스 패턴을 포함한 제 1 노광 마스크를 사용한 노광 및 현상 공정을 수행하여 형성하는 것을 특징으로 하는 반도체 소자의 미세 패턴 형성 방법.
- 청구항 4은(는) 설정등록료 납부시 포기되었습니다.제 1 항에 있어서,상기 제 2 감광막 패턴은 상기 제 2 더미 패턴의 피치가 인접한 패턴의 피치와 동일하지 않은 라인/스페이스 패턴을 포함한 제 2 노광 마스크를 사용한 노광 및 현상 공정을 수행하여 형성하는 것을 특징으로 하는 반도체 소자의 미세 패턴 형성 방법.
- 청구항 5은(는) 설정등록료 납부시 포기되었습니다.제 1 항에 있어서,상기 제 1 더미 패턴 및 제 2 더미 패턴의 피치는 각각 동일하지 않게 형성되는 것을 특징으로 하는 반도체 소자의 미세 패턴 형성 방법.
- 청구항 6은(는) 설정등록료 납부시 포기되었습니다.제 2 항에 있어서,상기 라인/스페이스 패턴은 3 : 1 또는 1 : 3 인 것을 특징으로 하는 반도체 소자의 미세 패턴 형성 방법.
- 청구항 7은(는) 설정등록료 납부시 포기되었습니다.제 1 항에 있어서,상기 제 1 더미 패턴 및 제 2 더미 패턴의 스페이스 영역이 중첩되는 것을 특징으로 하는 반도체 소자의 미세 패턴 형성 방법.
- 청구항 8은(는) 설정등록료 납부시 포기되었습니다.제 1 항에 있어서,상기 제 1 더미 패턴 및 제 2 더미 패턴은 적어도 한 개 이상 형성되는 것을 특징으로 하는 반도체 소자의 미세 패턴 형성 방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020060057950A KR101120167B1 (ko) | 2006-06-27 | 2006-06-27 | 반도체 소자의 미세 패턴 형성 방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020060057950A KR101120167B1 (ko) | 2006-06-27 | 2006-06-27 | 반도체 소자의 미세 패턴 형성 방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20080000280A KR20080000280A (ko) | 2008-01-02 |
| KR101120167B1 true KR101120167B1 (ko) | 2012-02-27 |
Family
ID=39212617
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020060057950A KR101120167B1 (ko) | 2006-06-27 | 2006-06-27 | 반도체 소자의 미세 패턴 형성 방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR101120167B1 (ko) |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR970013046A (ko) * | 1995-08-28 | 1997-03-29 | 김주용 | 반도체 소자의 제조 방법 |
| KR20010026120A (ko) * | 1999-09-03 | 2001-04-06 | 윤종용 | 반도체장치의 미세패턴 형성방법 |
| KR100307631B1 (ko) | 1999-06-01 | 2001-09-29 | 윤종용 | 반도체소자의 미세패턴 형성방법 |
| KR20030018750A (ko) * | 2001-08-31 | 2003-03-06 | 주식회사 하이닉스반도체 | 이중 노광을 이용한 반도체 소자의 제조방법 |
-
2006
- 2006-06-27 KR KR1020060057950A patent/KR101120167B1/ko not_active IP Right Cessation
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR970013046A (ko) * | 1995-08-28 | 1997-03-29 | 김주용 | 반도체 소자의 제조 방법 |
| KR100307631B1 (ko) | 1999-06-01 | 2001-09-29 | 윤종용 | 반도체소자의 미세패턴 형성방법 |
| KR20010026120A (ko) * | 1999-09-03 | 2001-04-06 | 윤종용 | 반도체장치의 미세패턴 형성방법 |
| KR20030018750A (ko) * | 2001-08-31 | 2003-03-06 | 주식회사 하이닉스반도체 | 이중 노광을 이용한 반도체 소자의 제조방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20080000280A (ko) | 2008-01-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2002122976A5 (ko) | ||
| US20110191728A1 (en) | Integrated circuit having line end created through use of mask that controls line end shortening and corner rounding arising from proximity effects | |
| US10593551B2 (en) | Method to increase the process window in double patterning process | |
| KR100944331B1 (ko) | 노광 마스크 및 이를 이용한 반도체 소자의 제조 방법 | |
| KR101120167B1 (ko) | 반도체 소자의 미세 패턴 형성 방법 | |
| JP2007123342A (ja) | 半導体装置の製造方法。 | |
| JP2000056469A (ja) | レジストパターンの形成方法 | |
| KR101159689B1 (ko) | 반도체 소자의 오버레이 버니어 형성 방법 | |
| KR101096191B1 (ko) | 콘택홀 형성 방법 | |
| KR100861174B1 (ko) | 노광 마스크 및 이를 이용한 반도체 소자의 제조 방법 | |
| KR101168393B1 (ko) | 이중 노광 공정을 이용한 미세 패턴 형성 방법 | |
| KR20060086611A (ko) | 반도체 소자의 미세 패턴 형성 방법 | |
| KR100516747B1 (ko) | 반도체소자의 미세패턴 형성방법 | |
| US20080076047A1 (en) | Method of forming image contour for predicting semiconductor device pattern | |
| KR101087785B1 (ko) | 노광마스크 및 이를 이용한 반도체 소자의 형성 방법 | |
| KR20140096750A (ko) | 노광 방법 및 이를 이용한 패턴 형성 방법 | |
| KR100835469B1 (ko) | 노광 마스크 및 이를 이용한 반도체 소자의 제조 방법 | |
| KR101051175B1 (ko) | 노광마스크 및 이를 이용한 반도체 소자의 형성 방법 | |
| KR100436771B1 (ko) | 반도체소자의감광막패턴형성방법 | |
| KR100682214B1 (ko) | 미세 패턴 형성 방법 | |
| KR101096208B1 (ko) | 반도체 소자의 소자 분리용 패턴 형성 방법 | |
| KR100713910B1 (ko) | 라인 패턴 형성 방법 | |
| KR20060000873A (ko) | 반도체 소자의 제조방법 | |
| KR20110101405A (ko) | 반도체 소자의 패턴 형성 방법 | |
| JP2002252165A (ja) | ホールパターン形成方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| LAPS | Lapse due to unpaid annual fee |