KR100682214B1 - 미세 패턴 형성 방법 - Google Patents

미세 패턴 형성 방법 Download PDF

Info

Publication number
KR100682214B1
KR100682214B1 KR1020040114108A KR20040114108A KR100682214B1 KR 100682214 B1 KR100682214 B1 KR 100682214B1 KR 1020040114108 A KR1020040114108 A KR 1020040114108A KR 20040114108 A KR20040114108 A KR 20040114108A KR 100682214 B1 KR100682214 B1 KR 100682214B1
Authority
KR
South Korea
Prior art keywords
pattern
photoresist
exposure
etched layer
forming
Prior art date
Application number
KR1020040114108A
Other languages
English (en)
Other versions
KR20060075334A (ko
Inventor
정용순
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020040114108A priority Critical patent/KR100682214B1/ko
Publication of KR20060075334A publication Critical patent/KR20060075334A/ko
Application granted granted Critical
Publication of KR100682214B1 publication Critical patent/KR100682214B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70—Microphotolithographic exposure; Apparatus therefor
    • G03F7/70425—Imaging strategies, e.g. for increasing throughput or resolution, printing product fields larger than the image field or compensating lithography- or non-lithography errors, e.g. proximity correction, mix-and-match, stitching or double patterning
    • G03F7/70466—Multiple exposures, e.g. combination of fine and coarse exposures, double patterning or multiple exposures for printing a single feature
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/20—Exposure; Apparatus therefor
    • G03F7/2022—Multi-step exposure, e.g. hybrid; backside exposure; blanket exposure, e.g. for image reversal; edge exposure, e.g. for edge bead removal; corrective exposure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H01L21/0274—Photolithographic processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Photosensitive Polymer And Photoresist Processing (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)

Abstract

본 발명에 따른 미세 패턴 형성 방법에 관한 것으로, 제 1 및 제 2 노광 마스크의 옵셋(Off Set) 차이를 조절하여 미세 패턴의 선폭을 조절할 수 있으며, 라인/스페이스 형태의 감광막 패턴을 제작하는 공정에서 듀티 사이클(Duty Cycle)을 공정 진행시 변경할 수 있으며, 미세 패턴의 선폭이 감소함에 따라 발생하던 미세 패턴 쓰러짐 현상을 방지하는 방법에 관한 것이다.

Description

미세 패턴 형성 방법{METHOD FOR FORMING FINE PATTERNS}
도 1a 내지 도 1c는 종래 기술에 따른 미세 패턴 형성 방법을 도시한 단면도들.
도 2a 내지 도 2f는 본 발명에 따른 미세 패턴 형성 방법을 도시한 단면도들.
< 도면의 주요 부분에 대한 부호 설명 >
10, 100 : 반도체 기판 20, 110 : 피식각층
30 : 감광막 패턴 40 : 피식각층 패턴
120 : 제 1 감광막 패턴 130 : 제 1 피식각층 패턴
140 : 제 2 감광막 150 : 제 2 감광막 패턴
160 : 제 2 피식각층 패턴
본 발명에 따른 미세 패턴 형성 방법에 관한 것으로, 제 1 및 제 2 노광 마스크의 옵셋 차이를 조절하여 미세 패턴의 선폭을 조절할 수 있으며, 라인/스페이스 형태의 감광막 패턴을 제작하는 공정에서 듀티 사이클을 공정 진행시 변경할 수 있으며, 미세 패턴의 선폭이 감소함에 따라 발생하던 미세 패턴 쓰러짐 현상을 방지하는 방법에 관한 것이다.
도 1a 내지 도 1c는 종래 기술에 따른 미세 패턴 형성 방법을 도시한 단면도들이다.
도 1a를 참조하면, 반도체 기판(10) 상부에 피식각층(20)을 형성한다.
도 1b를 참조하면, 피식각층(20) 상부에 감광막(미도시)을 형성하고, 상기 감광막(미도시)을 노광 및 현상하여 라인/스페이스 형태의 감광막 패턴(30)을 형성한다.
도 1c를 참조하면, 감광막 패턴(30)을 마스크로 피식각층(20)을 식각하여 피식각층 패턴(40)을 형성한 후 감광막 패턴(30)을 제거한다.
상술한 종래 기술에 따른 미세 패턴 형성 방법은 패턴의 선폭이 점차 미세화됨에 따라 낮은 공정지수를 갖는 패터닝이 요구되면서 종래의 1 : 1 또는 1 : 2의 일정한 듀티 레시오(Duty Ratio)를 갖는 라인/스페이스 형태의 패턴 형성은 감광막 패턴의 크기가 작아짐에 따라 구현하기가 어렵고, 상기 감광막 패턴이 높은 종횡비를 가짐에 따라 상기 감광막 패턴이 쓰러지는 현상이 발생하는 문제점이 있다.
상기 문제점을 해결하기 위하여, 제 1 및 제 2 노광 마스크의 옵셋 차이를 조절하여 미세 패턴의 선폭을 조절할 수 있다. 또한, 정해진 듀티 사이클을 공정 진행시 변경할 수 있으며, 미세 패턴의 선폭이 감소함에 따라 발생하던 패턴의 쓰러짐 현상을 방지하는 미세 패턴 형성 방법을 제공하는 것을 그 목적으로 한다.
본 발명에 따른 미세 패턴 형성 방법은
반도체 기판 상부에 피식각층 및 제 1 감광막을 형성하는 단계와,
제 1 노광 마스크를 사용한 노광 및 현상 공정으로 제 1 감광막 패턴을 형성하는 단계와,
상기 제 1 감광막 패턴을 마스크로 상기 피식각층을 식각하여 제 1 피식각층 패턴을 형성하는 단계와,
상기 제 1 감광막 패턴을 제거하고 전체 표면 상부에 제 2 감광막을 형성하는 단계와,
제 2 노광 마스크를 사용한 노광 및 현상 공정으로 제 2 감광막 패턴을 형성하되, 상기 노광 공정은 상기 제 1 노광 마스크와 제 2 노광 마스크의 옵셋 차이를 조절하여 상기 제 1 피식각층 패턴의 일부가 노출되도록 하는 단계와,
상기 제 2 감광막 패턴을 마스크로 상기 노출된 제 1 피식각층 패턴을 식각한 후 상기 제 2 감광막 패턴을 제거하여 제 2 피식각층 패턴을 형성하는 단계를 포함하는 것을 특징으로 한다.
삭제
삭제
삭제
삭제
삭제
삭제
삭제
이하에서는 본 발명의 실시예를 첨부한 도면을 참조하여 상세히 설명하기로 한다.
도 2a 내지 도 2f는 본 발명에 따른 미세 패턴 형성 방법을 도시한 단면도들이다.
도 2a를 참조하면, 반도체 기판(100) 상부에 피식각층(110)을 형성한다.
도 2b를 참조하면, 피식각층(110) 상부에 제 1 감광막(미도시)을 형성하고, 상기 제 1 감광막(미도시)에 제 1 노광 마스크를 이용한 노광 및 현상 공정을 수행하여 라인/스페이스 형태의 제 1 감광막 패턴(120)을 형성한다.
도 2c를 참조하면, 제 1 감광막 패턴(120)을 마스크로 피식각층(110)을 식각하여 제 1 피식각층 패턴(130)을 형성한다.
도 2d를 참조하면, 제 1 감광막 패턴(120)을 제거하고 전체 표면 상부에 제 2 감광막(140)을 형성한다.
도 2e를 참조하면, 제 2 감광막(140)에 제 2 노광 마스크를 이용한 노광 및 현상 공정을 수행하여 라인/스페이스 형태의 제 2 감광막 패턴(150)을 형성하되, 제 2 감광막 패턴(150)의 스페이스 영역을 통하여 제 1 피식각층 패턴(120)의 일부가 노출되도록 형성한다.
이때, 제 2 감광막 패턴(150)의 선폭을 조절하여 미세 패턴의 듀티 레시오가 변화되도록 하는 것이 바람직하다. 제 2 감광막 패턴(150)의 선폭은 라인 : 스페이스가 1 : 2, 1 : 3 또는 1 : 1.7 로 형성할 수도 있다.
도 2f를 참조하면, 제 2 감광막 패턴(150)을 마스크로 제 1 피식각층 패턴(160)을 식각하여 제 2 피식각층 패턴(160)을 형성하고, 제 2 감광막 패턴(150)을 제거한다.
이때, 제 2 피식각층 패턴(160)은 제 1 및 제 2 노광 마스크의 옵셋(Off set) 차이를 조절하여 그 선폭을 결정할 수 있다.
본 발명에 따른 미세 패턴 형성 방법은 제 1 노광 마스크와 제 2 노광 마스크의 옵셋 차이를 조절하여 미세 패턴의 선폭을 조절할 수 있다. 또한, 라인/스페이스 형태의 감광막 패턴을 제작하는 공정에서 정해진 듀티 사이클을 공정 진행하면서 변경할 수 있으며, 2개의 노광 마스크를 사용한 식각 공정을 수행하여 미세 패턴의 선폭이 감소함에 따라 발생하던 패턴 쓰러짐 현상을 방지하는 효과가 있다.
아울러 본 발명의 바람직한 실시예는 예시의 목적을 위한 것으로, 당업자라면 첨부된 특허청구범위의 기술적 사상과 범위를 통해 다양한 수정, 변경, 대체 및 부가가 가능할 것이며, 이러한 수정 변경 등은 이하의 특허청구범위에 속하는 것으로 보아야 할 것이다.

Claims (3)

  1. 반도체 기판 상부에 피식각층 및 제 1 감광막을 형성하는 단계;
    제 1 노광 마스크를 사용한 노광 및 현상 공정으로 제 1 감광막 패턴을 형성하는 단계;
    상기 제 1 감광막 패턴을 마스크로 상기 피식각층을 식각하여 제 1 피식각층 패턴을 형성하는 단계;
    상기 제 1 감광막 패턴을 제거하고 전체 표면 상부에 제 2 감광막을 형성하는 단계;
    제 2 노광 마스크를 사용한 노광 및 현상 공정으로 제 2 감광막 패턴을 형성하되, 상기 노광 공정은 상기 제 1 노광 마스크와 제 2 노광 마스크의 옵셋 차이를 조절하여 상기 제 1 피식각층 패턴의 일부가 노출되도록 하는 단계; 및
    상기 제 2 감광막 패턴을 마스크로 상기 노출된 제 1 피식각층 패턴을 식각한 후 상기 제 2 감광막 패턴을 제거하여 제 2 피식각층 패턴을 형성하는 단계;
    를 포함하는 것을 특징으로 하는 미세 패턴 형성 방법.
  2. 제 1 항에 있어서,
    상기 제 1 및 제 2 감광막 패턴은 라인/스페이스 형태인 것을 특징으로 하는 미세 패턴 형성 방법.
  3. 삭제
KR1020040114108A 2004-12-28 2004-12-28 미세 패턴 형성 방법 KR100682214B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020040114108A KR100682214B1 (ko) 2004-12-28 2004-12-28 미세 패턴 형성 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040114108A KR100682214B1 (ko) 2004-12-28 2004-12-28 미세 패턴 형성 방법

Publications (2)

Publication Number Publication Date
KR20060075334A KR20060075334A (ko) 2006-07-04
KR100682214B1 true KR100682214B1 (ko) 2007-02-12

Family

ID=37167885

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040114108A KR100682214B1 (ko) 2004-12-28 2004-12-28 미세 패턴 형성 방법

Country Status (1)

Country Link
KR (1) KR100682214B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101095060B1 (ko) 2008-03-19 2011-12-20 주식회사 하이닉스반도체 반도체 소자의 형성 방법

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20010028305A (ko) * 1999-09-20 2001-04-06 윤종용 위치정합 보정 방법

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20010028305A (ko) * 1999-09-20 2001-04-06 윤종용 위치정합 보정 방법

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
1020010028305 *

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101095060B1 (ko) 2008-03-19 2011-12-20 주식회사 하이닉스반도체 반도체 소자의 형성 방법

Also Published As

Publication number Publication date
KR20060075334A (ko) 2006-07-04

Similar Documents

Publication Publication Date Title
TWI473143B (zh) 在半導體裝置中形成微型圖案之方法
US8101338B2 (en) Method of forming micro pattern of semiconductor device
JP2003114514A (ja) マスクを用いたパターンの転写方法、ハーフトーンマスク、及びその製造方法、並びに回路基板の製造方法
KR100682638B1 (ko) 나이트라이드 스페이서를 이용하여 고밀도의 메모리 셀들및 작은 간격들을 형성하는 방법
KR100682214B1 (ko) 미세 패턴 형성 방법
KR100796509B1 (ko) 반도체 소자의 제조방법
KR100669552B1 (ko) 반도체 소자의 패터닝 방법
JP5120100B2 (ja) 半導体装置の製造方法及びレチクルの形成方法
KR20110101404A (ko) 반도체 소자의 제조 방법
KR100367744B1 (ko) 반도체소자의 미세패턴 형성방법
KR20100042423A (ko) 반도체 소자의 패턴 형성 방법
KR100399060B1 (ko) 반도체 제조용 레지스트 패턴 형성방법
KR100586531B1 (ko) 패턴 밀도에 따른 패턴 식각 시간 설정 방법
KR100623613B1 (ko) 단차를 갖는 포토마스크 제작방법
KR100995140B1 (ko) 포토 마스크 제조 방법
KR100585579B1 (ko) 포토레지스트 패턴 형성 방법
KR100944330B1 (ko) 반도체 소자의 패턴 형성 방법
JP2005259991A (ja) パターン形成方法
KR20050066895A (ko) 미세 콘택홀 형성 방법
KR101120167B1 (ko) 반도체 소자의 미세 패턴 형성 방법
KR20000004485A (ko) 반도체 소자의 미세패턴 형성방법
KR20050091868A (ko) 반도체소자의 미세패턴 형성방법
KR100641499B1 (ko) 반도체 소자의 컨택 홀 형성방법
KR100880234B1 (ko) Ｏｐｃ 마스크 제조방법
KR20060000873A (ko) 반도체 소자의 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20110126

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee