KR970013046A - 반도체 소자의 제조 방법 - Google Patents

Abstract

본 발명은 반도체 소자의 형성 방법에 관한 것으로, 광 리소그라피 공정으로 형성할 수 있는 패턴의 크기 이하로 미세패턴을 형성하기 위하여 제1 감광막 패턴을 이용하여 1차 패턴을 형성하고, 상기 1차 패턴의 상부에 제2 감광막 패턴을 형성하여 상기 1차 패턴의 크기보다 더 미세한 선폭으로 형성되는 2차 패턴을 형성하는 것이다.

Description

반도체 소자의 제조 방법

본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음

제3도는 내지 제6도는 본 발명의 실시예에 따라 미세선폭의 게이트 전극을 형성하는 단계를 도시한 단면도.

Claims (5)

1. 기판 상부에 제1 다결정실리콘층, 제1 절연산화막, 제2 다결정실리콘층을 차례로 적층하고, 그 상부에 예정된 폭과 길이를 갖는 다수의 제1 감광막 패턴을 형성하는 단계와, 노출된 제2 다결정실리콘층을 식각하여 다수의 제2 다결정실리콘 패턴을 형성하고, 제1 감광막 패턴을 제거하는 단계와, 전체 구조 상부에 제2 절연산화막을 증착하고, 그 상부에 상기 제2 다결정실리콘 패턴의 일부분까지 오브랩되는 제2 감광막 패턴을 형성하는 단계와, 노출된 제2 절연산화막과 그 하부의 제2 다결정실리콘층을 건식식각하여 제2 절연막 패턴과 미센선폭을 갖는 제2 다결정실리콘 패턴을 형성하고, 제2 감광막 패턴을 제거하는 단계와,상기 제 2절연막 패턴과 노출된 제1 절연산화막을 건식식각하여 제2 다결정실리콘 하부에 제1 절연산화막 패턴을 형성하는 단계와, 상기 제1 절연산화막 패턴을 마스크로 이용하여 상기 제2 다결정실리콘층과 노출된 제1 다결정실리콘층을 건식식각하여 미세 선폭의 갖는 제4 결정실리콘층 패턴을 형성하는 단계를 포함한 것을 특징으로 하는 반도체 소자의 제조 방법.
2. 제1항에 있어서, 제2 감광막 패턴을 하부에 있는 제2 다결정실리콘 패턴과 오브랩되는 크기를 조절하여 미세선폭을 갖는 제2 다결정실리콘 패턴의 크기를 결정하는 것을 특징으로 하는 반도체 소자의 제조 방법.
3. 제1항에 있어서, 상기 미세 선폭을 갖는 제1 다결정실리콘 패턴을 게이크 전극으로 형성하는 것을 특징으로 하는 반도체 소자의 제조 방법.
4. 제1항에 있어서, 상기 미세 선폭을 갖는 제1 다결정실리콘 패턴을 비트라인 또는 도전배선으로 형성하는 것을 특징으로 하는 반도체 소자의 제조 방법.
5. 제1항에 있어서, 상기 미세 선폭을 갖는 제1 다결정실리콘 패턴의 크기를 광 리소그라피 공정으로 형성할 수 있는 최소 선폭 이하로 형성하는 것을 특징으로 하는 반도체 소자의 제조 방법.