KR960014962B1 - 위상반전마스크의 제조방법 - Google Patents

위상반전마스크의 제조방법 Download PDF

Info

Publication number
KR960014962B1
KR960014962B1 KR1019930021403A KR930021403A KR960014962B1 KR 960014962 B1 KR960014962 B1 KR 960014962B1 KR 1019930021403 A KR1019930021403 A KR 1019930021403A KR 930021403 A KR930021403 A KR 930021403A KR 960014962 B1 KR960014962 B1 KR 960014962B1
Authority
KR
South Korea
Prior art keywords
film
pattern
phase shift
chromium
phase inversion
Prior art date
Application number
KR1019930021403A
Other languages
English (en)
Other versions
KR950012590A (ko
Inventor
함영목
Original Assignee
현대전자산업 주식회사
김주용
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 현대전자산업 주식회사, 김주용 filed Critical 현대전자산업 주식회사
Priority to KR1019930021403A priority Critical patent/KR960014962B1/ko
Publication of KR950012590A publication Critical patent/KR950012590A/ko
Application granted granted Critical
Publication of KR960014962B1 publication Critical patent/KR960014962B1/ko

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Preparing Plates And Mask In Photomechanical Process (AREA)

Abstract

내용없음.

Description

위상반전마스크의 제조방법
제1도는 위상반전마스크의 평면도.
제2도는 종래기술에 의해 위상반전마사크를 제조하되 이상적으로 크롬패턴이 배열되어 제조된 단면도.
제3도는 종래기술에 의해 위상반전마사크를 제조하되, 크롬패턴이 오정렬되어 제조된 단면도.
제4a도 내지 제4f도는 본 발명의 실시예에 의해 위상반전마스크 제조공정을 도시한 단면도.
* 도면의 주요부분에 대한 부호의 설명
1, 8 : 위상반전층패턴 2, 11 : 크롬패턴
3, 30 : 크롬패턴 4 : 석영기판
5 : 식각방지막 6 : 위상반전층
7 : 식각방지막패턴 9 : 질화막 스페이서
10 : 크롬막
본 발명은 위상반전마스크의 제조방법에 관한 것으로, 위상반전층패턴들에 의해 자기정렬되는 크롬패턴을 형성하는 위상반전마스크의 제조방법에 관한 것이다.
종래에는 일반적으로 다수의 크롬패턴이 형성된 마스크를 사용하여 리소그래피 공정을 실시하였다. 그러나, 이러한 크롬패턴이 형성된 마스크를 사용할 경우, 투과하는 광의 인접패턴안에 서로 동위상이기 때문에 패턴 경계부에서 패턴이 정확하게 분리되지 못하는 브릿지(bridge)가 발생된다.
따라서, 종래의 마스크의 문제점을 개량한 위상반전마스크가 개발되었다.
종래기술에 의해 제조되는 위상반전마스크의 평면도와 단면도를 제1도 내지 제3도를 참조하여 상세히 설명하기로 한다.
제1도는 소정의 도전층패턴(예를들어, 디램셀의 비트라인)을 형성하기 위해 제작된 위상반전마스크를 설계한 평면도로서, 크롬패턴(2)과 위상반전층(1)을 각각 도시한 것이다. 여기서, 중앙부에 있는 크롬패턴(2)은 콘택이 형성될 부분이므로 넓게 형성한 것이다.
제2도는 위상반전마스크를 제1도의 I-I를 따라 도시한 단면도로서, 석영기판(4)위에 위상반전층패턴(1)과 크롬패턴(3)이 이상적으로 배열되어 제조된 위상반전마사크를 도시한 것이다.
제3도는 종래의 기술에 의해 제1도에 도시된 패턴형상으로 위상반전마스크를 제조하되, 크롬패턴(3)의 오정렬이 발생된 것을 도시한 것이다.
상기 위상반전마스크는 석영기판(4)의 상부에 위상반전층, 예를들어 SOG(Spin On Glass) 등 투과율이 좋은 산화막을 도포하고 이빔기술로 예정된 패턴형상의 위상반전층패턴(1)을 형성한다. 그리고, 크롬막을 도포한 후에 그 상부에 감광막을 도포하고, 이.빔(E-beam)을 사용하여 감광막을 노광시킨 다음, 현상공정으로 노광된 감광막을 제거하여 감광막패턴을 형성하고 이것을 마스크로 하여 노출된 부분의 크롬막을 제거하여 크롬패턴(3)을 형성하기 때문에 크롬패턴(3)을 상기 위상반전층패턴(1)에 정확하게 배열되지 않고 오정렬이 발생한다.
따라서, 본 발명은 종래에 위상반전마스크의 크롬패턴 형성시에 오정렬을 극복하기 위하여, 위상반전층패턴들에 의해 자기정렬된 크롬패턴을 형성하는 위상반전마스크의 제조방법을 제공하는데 그 목적이 있다.
이상의 목적을 달성하기 위한 본 발명의 특징은, 석영기판 상부에 위상반전층과 식각방지막을 적층하는 공정과, 식각방지막과 위상반전층의 예정부분을 식각해서 식각방지막패턴, 위상반전층패턴을 형성하는 공정과, 상기 식각방지막패턴과 위상반전층패턴의 측벽에 질화막 스페이서를 형성하는 공정과, 전체상부구조에 크롬막을 증착하는 공정과, 감광막을 도포한 후, 에치백공정으로 석영기판에 맞닿은 크롬막만 덮을 정도로 감광막을 제거하는 공정과, 노출된 크로막을 식각하여 위상반전층패턴에 의해 자기정렬된 크롬패턴을 형성하는 공정과, 남아있는 감광막, 식각방지막 및 질화막 스페이서를 각각 제거하는 공정을 포함하는 것이다.
이하 첨부된 제4a도 내지 제4f도를 참조하여 본 발명의 실시예에 의해 위상반전마스크의 제조공정을 상세히 설명하기로 한다.
제4a도는 석영기판(4) 상부에 위상반전층(6), 예를들어 SOG(Spin On Glass) 또는 산화막을 도포하고 식각방지막(5)을 적층한 것을 도시한 단면도이다.
상기 식각방지막(5)은 Al2O3를 사용하는데, 후공정에 크롬막(10)을 제거할 때 하부의 위상반전층(6)을 보호하기 위해 사용된다.
제4b도는 마스크패턴을 이용한 식각공정으로 예정된 부분을 식각하여 식각방지막패턴(7)과 위상반전층패턴(8)을 형성한 것을 도시한 단면도이다.
상기 식각방지막패턴(7)과 위상반전층패턴(8)은 웨이퍼(도시안됨)에 형서하여야 할 패턴구조형상으로 형성하면 된다.
제4c도는 식각방지막패턴(7)과 위상반전층패턴(8)의 측벽에 질화막 스페이서(9)를 형성한 것을 도시한 단면도이다.
상기 질화막 스페이서(9)는 질화막 대신에 반도체에서 사용되는 물질중에서 위상반전층(6)과 식각비가 다른 물질로 형성할 수 있다.
제4d도는 전체구조의 상부에 크롬막(10)을 증착한 단면도로서, 질화막 스페이서(9)의 상부면에는 비교적 얇은 두께가 증착된다.
제4e도는 감광막(12)을 전체구조의 상부에 도포한 후, 에치백공정으로 석영기판(4)에 직접 맞닿는 크롬막(10) 상부만 감광막(12)이 남도록 한 후, 크롬막(10)을 식각하여 크롬패턴(11)을 형성한 단면도이다.
제4f도는 남아있는 감광막(12)을 제거한 후, 위상반전층패턴(6) 측벽의 질화막 스페이서(9) 및 식각방지막(5)을 제거하여 위상반전층패턴(6)에 의해 자기정렬된 크롬패턴(11)을 형성한 단면도이다.
상기 질화막 스페이서(9)를 제거할 때, 질화막 스페이서(9) 상부에 있는 얇은 크롬막(10)도 함께 제거된다.
상기 크롬패턴(11)의 크기는 질화막 스페이서(9)의 두께에 따라 조절할 수 있다.
상술한 바와 같이, 위상반전마스크 제조시 위상반전패턴에 의해 크롬패턴을 자기정렬시키면 크롬패턴의 오정렬을 방지하는 효과가 있다.

Claims (4)

  1. 위상반전마스크의 제조방법에 있어서, 석영기판 상부에 위상반전층과 식각방지막을 적층하는 공정과, 식각방지막과 위상반전층의 예정부분을 식각해서 다수의 식각방지막패턴, 위상반전층패턴을 형성하는 공정과, 상기 식각방지막패턴과 위상반전층패턴의 측벽에 질화막 스페이서를 형성하는 공정과, 전체상부구조에 크롬막을 증착하는 공정과, 감광막을 도포한 후, 에치백공정으로 석영기판에 도포된 크롬막만 덮을 정도로 감광막을 제거하는 공정과, 노출된 크로막을 식각하여 위상반전층패턴에 의해 자기정렬된 크롬패턴을 형성하는 공정과, 남아있는 감광막, 식각방지막 및 질화막 스페이서를 각각 제거하는 공정을 포함하는 위상반전마스크의 제조방법.
  2. 제1항에 있어서, 상기 질화막 스페이서 대신에 위상반전층과 식각비가 다른 물질로 스페이서를 형성하는 것을 특징으로 하는 위상반전마스크의 제조방법.
  3. 제1항에 있어서, 질화막 스페이서의 두께를 조정하므로써 위상반전마스크에서 크롬패턴의 크기를 조절할 수 있도록 하는 것을 특징으로 하는 위상반전마스크의 제조방법.
  4. 제1항에 있어서, 식각방지막은 Al2O3막을 포함하는 것을 특징으로 하는 위상반전마스크의 제조방법.
KR1019930021403A 1993-10-15 1993-10-15 위상반전마스크의 제조방법 KR960014962B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019930021403A KR960014962B1 (ko) 1993-10-15 1993-10-15 위상반전마스크의 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019930021403A KR960014962B1 (ko) 1993-10-15 1993-10-15 위상반전마스크의 제조방법

Publications (2)

Publication Number Publication Date
KR950012590A KR950012590A (ko) 1995-05-16
KR960014962B1 true KR960014962B1 (ko) 1996-10-23

Family

ID=19365883

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019930021403A KR960014962B1 (ko) 1993-10-15 1993-10-15 위상반전마스크의 제조방법

Country Status (1)

Country Link
KR (1) KR960014962B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100555447B1 (ko) * 1998-02-17 2006-04-21 삼성전자주식회사 하프톤 위상반전 마스크 및 그 제조방법

Also Published As

Publication number Publication date
KR950012590A (ko) 1995-05-16

Similar Documents

Publication Publication Date Title
KR100206597B1 (ko) 반도체 장치의 미세패턴 제조방법
US5202286A (en) Method of forming three-dimensional features on substrates with adjacent insulating films
GB2291266A (en) Submicroscopic pattern formation on semiconductors
KR20000034859A (ko) 액정표시장치 및 그 제조방법
US5580701A (en) Process for elimination of standing wave effect of photoresist
KR20020022129A (ko) 반사형 액정 디스플레이 장치
JPH08186068A (ja) 半導体装置の製造方法
KR20010004612A (ko) 포토 마스크 및 이를 이용한 반도체 소자의 미세패턴 형성방법
US6428938B1 (en) Phase-shift mask for printing high-resolution images and a method of fabrication
JP3002961B2 (ja) 位相反転マスク及びその製造方法
KR0128827B1 (ko) 위상반전마스크 제조방법
KR960014962B1 (ko) 위상반전마스크의 제조방법
KR20010109681A (ko) 프린지 필드 구동 액정 표시장치의 제조방법
JPH10142767A (ja) パターン形成方法、これに使用されるマスク及びその製造方法
JP3528388B2 (ja) トランジスタアレイの製造方法
US20020102469A1 (en) Method for aligning a contact or a line to adjacent phase-shifter on a mask
KR950010853B1 (ko) 반도체장치의 역 콘택 제조 방법
KR100261682B1 (ko) 반도체 소자의 제조방법
KR100218730B1 (ko) 반도체 소자 제조방법
KR100268796B1 (ko) 반도체소자 제조방법
KR0142662B1 (ko) 광간섭 무늬를 이용한 캐패시터의 전하저장전극 형성방법
KR20010056936A (ko) 반도체 소자의 미세 콘택홀 형성방법
KR970009826B1 (ko) 하프톤(Half-Tone)형 위상반전마스크 형성방법
KR100326430B1 (ko) 감광막패턴형성방법
KR0167607B1 (ko) 롬의 게이트전극 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20100920

Year of fee payment: 15

LAPS Lapse due to unpaid annual fee