KR100450245B1 - 반도체 소자의 게이트 형성방법 - Google Patents

반도체 소자의 게이트 형성방법 Download PDF

Info

Publication number
KR100450245B1
KR100450245B1 KR10-2002-0082001A KR20020082001A KR100450245B1 KR 100450245 B1 KR100450245 B1 KR 100450245B1 KR 20020082001 A KR20020082001 A KR 20020082001A KR 100450245 B1 KR100450245 B1 KR 100450245B1
Authority
KR
South Korea
Prior art keywords
thin film
gate
polysilicon
etching
mask thin
Prior art date
Application number
KR10-2002-0082001A
Other languages
English (en)
Other versions
KR20040055357A (ko
Inventor
박건욱
Original Assignee
아남반도체 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 아남반도체 주식회사 filed Critical 아남반도체 주식회사
Priority to KR10-2002-0082001A priority Critical patent/KR100450245B1/ko
Priority to US10/739,202 priority patent/US7029998B2/en
Publication of KR20040055357A publication Critical patent/KR20040055357A/ko
Application granted granted Critical
Publication of KR100450245B1 publication Critical patent/KR100450245B1/ko

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321After treatment
    • H01L21/3213Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32139Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer using masks
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0337Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0338Process specially adapted to improve the resolution of the mask
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008Making conductor-insulator-semiconductor electrodes
    • H01L21/28017Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28026Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
    • H01L21/28123Lithography-related aspects, e.g. sub-lithography lengths; Isolation-related aspects, e.g. to solve problems arising at the crossing with the side of the device isolation; Planarisation aspects

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Drying Of Semiconductors (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

본 발명은 사진 공정시 사용하는 파장에 제한되지 않도록 넓은 지역을 두번에 나누어 사진 공정을 실시하여 게이트의 선폭을 줄일 수 있도록 한 반도체 소자의 게이트 형성방법을 제공하는 것으로, 실리콘 기판 위에 게이트 옥사이드를 형성하고, 게이트 전극으로 작용할 폴리 실리콘을 증착한 후, 차후 게이트 식각시 경화 마스크로 사용할 마스크 박막을 형성하고, 2번에 걸친 식각을 실시하되 게이트가 형성될 지역을 포함하도록 시차를 두고 포토레지스트 패턴을 중첩하여 형성한 다음, 폴리 실리콘에 일부 남아 있는 마스크 박막을 이용하여 폴리 실리콘을 식각하게 된다.

Description

반도체 소자의 게이트 형성방법{FORMATION METHOD OF GATE ELECTRODE IN SEMICONDUCTOR DEVICE}
본 발명은 반도체 소자의 제조방법에 관한 것으로써, 좀 더 상세하게는 게이트의 선폭을 줄일 수 있는 반도체 소자의 게이트 형성방법을 제공하는 데 있다.
현재 반도체 소자의 제조기술의 발달과 그 응용분야가 확장되어 감에 따라 반도세 소자의 집적도 증가에 대한 연구 및 개발이 급속도로 발전되고 있다. 이러한 반도체 소자의 집적도 증가에 따라 미세 공정기술을 기본으로 한 반도체 소자의 미세화에 대한 연구가 진행되어 오고 있다.
반도체 소자의 미세화에 따라 게이트의 폭이라고 할 수 있는 게이트 CD(critical dimension)의 조절은 매우 중요하다. 게이트 CD의 변화에 따라 트랜지스터 구동 전류가 크게 변화하기 때문이다.
종래에는 게이트를 구현하기 위하여 사진 공정을 실시할 때 게이트가 존재할 영역을 포토레지스트 위에 한 번에 규정함으로써 사진 공정시 사용되는 광원에 따라 선폭이 제한되었다.
이하, 첨부된 도 1a 및 도 1b를 참조로 하여 종래의 일반적인 게이트 형성방법을 설명한다.
실리콘 기판(1) 위에 게이트 옥사이드(2)를 형성하고, 그 게이트 옥사이드(2) 위에 게이트 전극으로 작용할 폴리 실리콘(3)을 증착한 후, 게이트를 규정하기 위하여 사진공정을 이용하여 포토레지스트를 패터닝(4)한다.
이때 사진공정은 게이트가 형성될 지역의 위에만 포토레지스트 패턴(4)이 존재하도록 진행되며, 그 선폭은 사진공정 진행시 사용되는 광원의 파장에 따라 제한된다. 파장 대역은 여라 가지가 있으며 파장이 작을수록 가공하고자 하는 선폭을 줄일 수 있다. 종래에는 248nm나 193nm 대역을 사용하고 있으며, 이러한 영역의 파장에 의하여 구현할 수 있는 선폭은 0.13㎛정도로 제한되고 있다.
이렇게 형성된 포토레지스트 패턴(4)을 기반으로 폴리 실리콘(3)을 식각하여 원하는 게이트(3a)를 형성한다.
그러나 사진 공정 시 사용되는 광원의 파장에 의하여 게이트의 선폭이 제한될 수밖에 없고, 소자를 구성하는 각종 선폭 중 가장 얇은 선폭을 갖는 게이트의 선폭이 제한을 받게 되므로 전체적인 반도체 소자의 크기가 제한을 받게 된다.
따라서 반도체 소자를 고집적화에는 데에 한계에 봉착하게 된다.
본 발명은 이와 같은 종래 기술의 문제점을 해결하기 위해 제안된 것으로, 사진 공정시 사용하는 파장에 제한되지 않도록 넓은 지역을 두번에 나누어 사진 공정을 실시하여 게이트의 선폭을 줄일 수 있도록 한 반도체 소자의 게이트 형성방법을 제공하는 데 있다.
도 1a 및 도 1b는 종래 반도체 소자에서 게이트를 형성하는 과정을 도시한 단면도이고,
도 2a 내지 도 2e는 본 발명에 따른 반도체 소자에서 게이트를 형성하는 과정을 도시한 단면도이다.
상술한 기술적 과제를 달성하기 위한 본 발명의 반도체 소자의 게이트 형성방법은, 실리콘 기판 위에 게이트 옥사이드를 형성하고, 게이트 전극으로 작용할 폴리 실리콘을 증착한 후, 차후 게이트 식각시 경화 마스크로 사용할 마스크 박막을 형성하고, 2번에 걸친 식각을 실시하되 게이트가 형성될 지역을 포함하도록 시차를 두고 포토레지스트 패턴을 중첩하여 형성한 다음, 폴리 실리콘에 일부 남아 있는 마스크 박막을 이용하여 폴리 실리콘을 식각하게 된다.
이하 본 발명에 따른 바람직한 일 실시예를 첨부된 도면에 의거하여 상세히 설명한다.
도 2a 내지 도 2e는 본 발명에 따른 반도체 소자의 게이트를 제조하는 과정을 단면도로 나타내고 있다.
본 발명의 게이트 형성방법은 두번의 사진 공정을 실시하여 게이트의 선폭을 미세하게 형성할 수 있게 된다.
이를 위하여, 먼저 도 2a에 도시한 바와 같이, 실리콘 기판(11) 위에 게이트 옥사이드(12)를 형성하고, 게이트 전극으로 작용할 폴리 실리콘(13)을 증착한 후,차후 게이트 식각시 경화 마스크로 사용할 마스크 박막(14)를 형성한다.
이때 마스크 박막(14)은 폴리 실리콘(13)과의 식각율 차이가 큰 물질을 이용하는 것이 바람직하며, 일 예로 PECVD 방법에 의해 실리콘 나이트라이드를 이용한다. 이렇게 형성된 실리콘 나이트라이드 등의 마스크 박막(14)은 폴리 실리콘(13)과의 식각비가 크므로 차후 폴리 실리콘 식각이 완료될 때까지 게이트 위에 존재하게 된다.
그리고 도 2b에 도시한 바와 같이, 1차 식각을 실시하는 단계는 경화 마스크로 사용할 실리콘 나이트라이드 등의 마스크 박막(14)의 위에 사진공정을 이용하여 1차 포토레지스트 패턴(15)을 형성하고, 이 1차 포토레지스트 패턴(15)을 기반으로 식각공정을 실시하여 폴리 실리콘(13)이 드러날 때까지 실리콘 나이트라이드 등의 마스크 박막(14)을 식각한다. 이때 앞서 언급한 것과 같이 폴리 실리콘(13)과 마스크 박막(14)의 식각비가 상당히 크므로 폴리 실리콘(13)에 피해 없이 식각이 진행된다.
그 결과 1차 포토레지스트 패턴(15)의 하부에는 게이트가 형성될 지역(10)이 포함된 상태이다. 그리고 나서 1차 포토레지스트 패턴(15)을 제거한다.
다음으로, 1차 포토레지스트 패턴(15)을 제거한 후 진행되는 2차 식각을 실시하는 단계는 도 2c에 도시한 바와 같이, 다시 2차 포토레지스트 패턴(16)을 형성한다. 이때 형성되는 2차 포토레지스트 패턴(16)은 전술한 1차 포토레지스트 패턴(15)이 형성된 부분과 일부 중첩되는 부분이 발생하게 되며, 이 중첩부분의 하부에 위치한 폴리 실리콘이 후속공정을 통해 게이트로 남게 되는 부분이다.
2차 포토레지스트 패턴(16)을 기반으로 하여 식각공정을 진행하여 아직 식각되지 않았던 실리콘 나이트라이드 등의 마스크 박막(14)을 제거하되, 폴리 실리콘(13)이 드러날 때까지 진행한다.
폴리 실리콘(13)이 드러나면 식각작업을 종료하고 마스크로 사용된 2차 포토레지스트 패턴(16)을 제거한다. 이와 같이 되면, 폴리 실리콘(13)의 상면에는 게이트의 폭에 해당하는 마스크 박막(14)만 남게 된다.
이어서 진행하는 폴리 실리콘을 식각하는 단계는, 도 2d에 도시한 바와 같이, 폴리 실리콘(13)에 일부 남아 있는 마스크 박막(14)만을 이용하여 폴리 실리콘(13)을 식각한다.
즉 실리콘 나이트라이드 등의 마스크 박막(14)이 폴리 실리콘(13)에 비해 식각이 덜 진행되므로 마스크 박막(14)이 미세하게 식각될 것을 감안하고 식각을 진행하게 되면 마스크 박막(14)은 그대로 남은 채 실리콘 기판(11)이 드러날 때까지 폴리 실리콘(13)과 실리콘 옥사이드(12a)의 식각이 진행된다.
마지막으로 도 2e에 도시한 바와 같이, 게이트를 형성하는 단계는 남겨진 폴리 실리콘(13) 위의 실리콘 나이트라이드 등의 마스크 박막(14)을 습식 식각으로 제거하여 게이트(17)를 형성하게 된다.
이상에서 살펴본 바와 같이 본 발명에 의하면, 포토레지스트 패턴을 시차를 두고 중첩되게 실시하여 그 중첩되는 부분에서 초미세 선폭의 게이트를 구현함으로써 전체적으로 소자의 크기를 줄일 수 있으며, 이를 통하여 하나의 웨이퍼 내에서만들어낼 수 있는 소자의 수를 급격하게 증대하여 전체적인 웨이퍼 수율을 증대할 수 있다.

Claims (5)

  1. 실리콘 기판 위에 게이트 옥사이드를 형성하고, 게이트 전극으로 작용할 폴리 실리콘을 증착한 후, 차후 게이트 식각시 경화 마스크로 사용할 마스크 박막을 형성하는 단계;
    상기 마스크 박막의 위에 1차 포토레지스트 패턴을 형성하고, 이 1차 포토레지스트 패턴을 기반으로 식각공정을 실시하여 상기 마스크 박막을 식각하는 1차 식각을 실시하는 단계;
    상기 1차 포토레지스트 패턴을 제거한 후, 식각되고 남은 상기 마스크 박막의 일부 위에와 상기 폴리 실리콘의 위에 2차 포토레지스트 패턴을 형성하고, 상기 2차 포토레지스트 패턴을 기반으로 상기 마스크 박막을 식각하는 2차 식각을 실시하는 단계;
    상기 2차 포토레지스트 패턴을 제거한 후, 상기 폴리 실리콘에 일부 남아 있는 마스크 박막을 이용하여 폴리 실리콘을 식각하는 단계; 및
    상기 폴리 실리콘 위에 남겨진 마스크 박막을 제거하여 게이트를 형성하는 단계
    를 포함하는 반도체 소자의 게이트 형성방법.
  2. 제 1 항에 있어서, 상기 마스크 박막은 상기 폴리 실리콘과의 식각율 차이가 큰 물질을 이용하는 반도체 소자의 게이트 형성방법.
  3. 제 1 항 또는 제 2 항에 있어서, 상기 마스크 박막은 PECVD 방법에 의해 증착되는 실리콘 나이트라이드인 반도체 소자의 게이트 형성방법.
  4. 제 1 항에 있어서, 상기 1차 및 2차 식각을 실시하는 단계에서의 마스크 박막의 식각은 상기 폴리 실리콘이 드러날 때까지 실시하는 반도체 소자의 게이트 형성방법.
  5. 제 1 항에 있어서, 상기 게이트를 형성하는 단계에서, 상기 마스크 박막의 제거는 습식식각을 이용하는 반도체 소자의 게이트 형성방법.
KR10-2002-0082001A 2002-12-20 2002-12-20 반도체 소자의 게이트 형성방법 KR100450245B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR10-2002-0082001A KR100450245B1 (ko) 2002-12-20 2002-12-20 반도체 소자의 게이트 형성방법
US10/739,202 US7029998B2 (en) 2002-12-20 2003-12-19 Formation method of gate electrode in a semiconductor process

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-2002-0082001A KR100450245B1 (ko) 2002-12-20 2002-12-20 반도체 소자의 게이트 형성방법

Publications (2)

Publication Number Publication Date
KR20040055357A KR20040055357A (ko) 2004-06-26
KR100450245B1 true KR100450245B1 (ko) 2004-09-24

Family

ID=32677757

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2002-0082001A KR100450245B1 (ko) 2002-12-20 2002-12-20 반도체 소자의 게이트 형성방법

Country Status (2)

Country Link
US (1) US7029998B2 (ko)
KR (1) KR100450245B1 (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0930845B1 (en) * 1997-06-27 2009-10-14 The Trustees Of Columbia University In The City Of New York Apparatus for circulatory valve repair
KR100660280B1 (ko) * 2005-12-30 2006-12-20 동부일렉트로닉스 주식회사 폴리실리콘 게이트 전극 형성 방법
US8736016B2 (en) * 2007-06-07 2014-05-27 Taiwan Semiconductor Manufacturing Company, Ltd. Strained isolation regions

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4287660A (en) * 1974-05-21 1981-09-08 U.S. Philips Corporation Methods of manufacturing semiconductor devices
US4358340A (en) * 1980-07-14 1982-11-09 Texas Instruments Incorporated Submicron patterning without using submicron lithographic technique
US4939071A (en) * 1984-03-06 1990-07-03 Harris Corporation Method for forming low resistance, sub-micrometer semiconductor gate structures
US6107172A (en) * 1997-08-01 2000-08-22 Advanced Micro Devices, Inc. Controlled linewidth reduction during gate pattern formation using an SiON BARC
US5965461A (en) * 1997-08-01 1999-10-12 Advanced Micro Devices, Inc. Controlled linewidth reduction during gate pattern formation using a spin-on barc
US5776821A (en) * 1997-08-22 1998-07-07 Vlsi Technology, Inc. Method for forming a reduced width gate electrode
US6204130B1 (en) * 1997-08-29 2001-03-20 Advanced Micro Devices, Inc. Semiconductor device having reduced polysilicon gate electrode width and method of manufacture thereof
US6087238A (en) * 1997-12-17 2000-07-11 Advanced Micro Devices, Inc. Semiconductor device having reduced-width polysilicon gate and non-oxidizing barrier layer and method of manufacture thereof
US6225201B1 (en) * 1998-03-09 2001-05-01 Advanced Micro Devices, Inc. Ultra short transistor channel length dictated by the width of a sidewall spacer
US6165881A (en) * 1998-10-23 2000-12-26 Taiwan Semiconductor Manufacturing Company Method of forming salicide poly gate with thin gate oxide and ultra narrow gate width
US6362111B1 (en) * 1998-12-09 2002-03-26 Texas Instruments Incorporated Tunable gate linewidth reduction process
US6759315B1 (en) * 1999-01-04 2004-07-06 International Business Machines Corporation Method for selective trimming of gate structures and apparatus formed thereby
US6103605A (en) * 1999-03-17 2000-08-15 National Semiconductor Corporation Process for defining the width of silicon gates using spacers as an etch hard mask
KR100298458B1 (ko) * 1999-04-15 2001-09-26 김영환 반도체 소자의 배선 형성 방법
US6420097B1 (en) * 2000-05-02 2002-07-16 Advanced Micro Devices, Inc. Hardmask trim process
US6576536B1 (en) * 2001-04-02 2003-06-10 Advanced Micro Devices, Inc. Ultra narrow lines for field effect transistors
US6541360B1 (en) * 2001-04-30 2003-04-01 Advanced Micro Devices, Inc. Bi-layer trim etch process to form integrated circuit gate structures
US6753266B1 (en) * 2001-04-30 2004-06-22 Advanced Micro Devices, Inc. Method of enhancing gate patterning properties with reflective hard mask
US6787469B2 (en) * 2001-12-28 2004-09-07 Texas Instruments Incorporated Double pattern and etch of poly with hard mask
US6664173B2 (en) * 2002-01-09 2003-12-16 Intel Corporation Hardmask gate patterning technique for all transistors using spacer gate approach for critical dimension control
US6759180B2 (en) * 2002-04-23 2004-07-06 Hewlett-Packard Development Company, L.P. Method of fabricating sub-lithographic sized line and space patterns for nano-imprinting lithography
US6849530B2 (en) * 2002-07-31 2005-02-01 Advanced Micro Devices Method for semiconductor gate line dimension reduction
US6794230B2 (en) * 2002-10-31 2004-09-21 Taiwan Semiconductor Manufacturing Company, Ltd. Approach to improve line end shortening

Also Published As

Publication number Publication date
US7029998B2 (en) 2006-04-18
US20040132273A1 (en) 2004-07-08
KR20040055357A (ko) 2004-06-26

Similar Documents

Publication Publication Date Title
US9111880B2 (en) Method of forming a pattern in a semiconductor device and method of forming a gate using the same
US5965461A (en) Controlled linewidth reduction during gate pattern formation using a spin-on barc
US5942787A (en) Small gate electrode MOSFET
US7935638B2 (en) Methods and structures for enhancing perimeter-to-surface area homogeneity
US7105099B2 (en) Method of reducing pattern pitch in integrated circuits
KR100450245B1 (ko) 반도체 소자의 게이트 형성방법
US5902133A (en) Method of forming a narrow polysilicon gate with i-line lithography
US7300883B2 (en) Method for patterning sub-lithographic features in semiconductor manufacturing
US6566184B1 (en) Process to define N/PMOS poly patterns
JPH07263297A (ja) 半導体装置の製造方法
KR100466026B1 (ko) 고집적 반도체 소자의 도전체 패턴 제조 방법
TW582057B (en) A method of improving the non-uniformity of critical dimensions
KR20040080673A (ko) 반도체 장치의 패턴형성방법
US20070231749A1 (en) Method for forming a semiconductor device
KR100620198B1 (ko) 반도체 소자 제조방법
KR100562290B1 (ko) 반도체 소자 제조 방법
KR20040057641A (ko) 반도체소자의 살리사이드 형성방법
KR20040056851A (ko) 반도체 소자의 트렌치 형성방법
KR20000003500A (ko) 사이드로브 현상을 이용한 커패시터 형성방법
KR20040056840A (ko) 반도체 소자 제조 방법
JPH11307437A (ja) 半導体製造の表面パターニング方法
KR20040056839A (ko) 반도체 소자 제조 방법
KR20040092777A (ko) 반도체소자의 게이트 형성방법
KR20040001467A (ko) 반도체소자의 제조방법
KR19980017256A (ko) 반도체 소자의 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20110809

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20120827

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee