KR20040056840A - 반도체 소자 제조 방법 - Google Patents

Abstract

반도체 소자 제조 방법에 관한 것으로, 그 목적은 좁은 폭의 게이트를 형성하는 것이다. 이를 위해 본 발명에서는 반도체 기판 상에 게이트산화막 및 희생막을 순차적으로 형성하는 단계; 희생막을 선택적으로 식각하여 만곡구를 형성하도록 패터닝하는 단계; 만곡구를 통해 노출된 게이트산화막 및 희생막 상에 다결정실리콘층을 형성하는 단계; 다결정실리콘층을 에치백하여 만곡구의 내벽 상에 남김으로써 표면이 곡면인 게이트를 형성하되, 게이트가 목적하는 게이트의 폭에 해당하는 폭을 가지도록 에치백하는 단계; 희생막을 제거하는 단계를 포함하여 반도체 소자를 제조한다.

Description

반도체 소자 제조 방법 {Fabrication method of semiconductor device}

본 발명은 반도체 소자 제조 방법에 관한 것으로, 더욱 상세하게는 고집적화된 소형 소자에서 좁은 폭을 가지는 게이트를 형성하는 방법에 관한 것이다.

일반적으로 모스 트랜지스터는 필드 효과 트랜지스터의 일종으로, 반도체 기판에 형성된 소스, 드레인 영역과 이 소스, 드레인 영역이 형성된 기판 상에 게이트 산화막과 게이트가 형성된 구조를 가진다.

종래 모스 트랜지스터 소자 제조 방법에서는, 반도체 기판의 소자 활성영역에 게이트 산화막을 형성하고, 게이트 산화막 상에 다결정실리콘층을 형성한 후, 다음, 다결정실리콘층 상에 감광막을 도포하고 노광 및 현상하여 원하는 소정폭의 다결정실리콘만을 덮고 나머지 다결정실리콘을 노출시키는 감광막 패턴을 형성한다.

다음, 종점검출장치(EPD : end point detection)를 이용하는 방법 등으로,감광막 패턴을 마스크로 하여 노출된 다결정실리콘층을 식각하고, 소정폭의 다결정실리콘층을 남겨 게이트를 형성한다.

그런데, 감광막을 노광 및 현상할 때 하부에 위치하는 다결정실리콘층 등으로부터 빛의 반사가 일어나기 때문에, 원하는 패턴 치수대로 정확하게 패터닝하는 것이 어려우며 이러한 현상은 소자가 고집적화되어 갈수록 패턴 치수가 작아지므로 더욱 문제가 되고 있다.

따라서, 소자가 고집적화되는 현재 추세로는 좁은 폭의 게이트를 구현하는 것이 어려워지고 있는데, 이를 해결하기 위해 다결정실리콘층 상에 유기 또는 무기 반사방지막(ARC : anti-reflection coating)을 형성하는 방법을 사용하기도 한다.

그러나 이와 같이 반사방지막을 형성하여도 감광막을 패터닝하는 치수에는 한계가 있으며, 현재 패터닝 공정으로는 0.18㎛ 폭의 게이트를 구현할 수 있으나, 0.15㎛, 0.13㎛ 등으로 줄어든 폭의 게이트를 구현하는 것은 불가능하다.

본 발명은 상기한 바와 같은 문제점을 해결하기 위한 것으로, 그 목적은 좁은 폭의 게이트를 형성하는 것이다.

도 1a 내지 도 1d는 본 발명에 따른 반도체 소자 제조 방법을 도시한 단면도이다.

상기한 바와 같은 목적을 달성하기 위하여, 본 발명에서는 에치백 방법으로 목적하는 게이트 폭에 해당하는 폭을 가지는 게이트를 형성하는 것을 특징으로 한다.

즉, 본 발명에 따른 반도체 소자 제조 방법은, 반도체 기판 상에 게이트산화막 및 희생막을 순차적으로 형성하는 단계; 희생막을 선택적으로 식각하여 만곡구를 형성하도록 패터닝하는 단계; 만곡구를 통해 노출된 게이트산화막 및 희생막 상에 다결정실리콘층을 형성하는 단계; 다결정실리콘층을 에치백하여 만곡구의 내벽 상에 남김으로써 표면이 곡면인 게이트를 형성하되, 게이트가 목적하는 게이트의 폭에 해당하는 폭을 가지도록 에치백하는 단계; 희생막을 제거하는 단계를 포함하여 이루어진다.

여기서, 희생막을 패터닝할 때에는, 만곡구가 목적하는 한 게이트 및 이웃하는 다른 게이트를 포함하여 한 게이트로부터 이웃하는 다른 게이트까지의 거리에 해당하는 폭을 가지도록 희생막을 선택적 식각하는 것이 바람직하다.

또한, 희생막으로는 질화막을 형성하는 것이 바람직하다.

이하, 본 발명에 따른 반도체 소자 제조 방법에 대해 첨부된 도면을 참조하여 상세히 설명한다. 도 1a 내지 도 1d는 본 발명에 따른 반도체 소자 제조 방법을 도시한 단면도이다.

본 발명에서는 감광막을 노광 및 현상하는 패터닝 공정의 한계를 극복하기 위해, 감광막을 사용하지 않고 에치백으로 만곡구의 내벽 상에 표면이 곡면인 다결정실리콘층을 남기는 것에 의해 목적하는 게이트를 형성하는 데 그 특징이 있다.

먼저, 도 1a에 도시된 바와 같이, 트렌치(10)에 의해 소자의 활성영역 및 분리영역이 구분된 반도체 기판(11)의 상면에 게이트산화막(12)을 형성하고, 게이트산화막(12) 상에 이종막으로서 질화막(13)을 형성한다.

이 때 이종막으로 형성하는 질화막(13)은 이후 게이트가 형성될 만곡구를 제공하기 위해 형성하는 막으로서, 그 두께는 목적하는 게이트의 폭을 고려하여 결정하도록 한다.

이어서, 질화막(14) 상에 감광막을 도포하고 노광 및 현상하여 소정폭의 질화막(14)을 노출시키는 감광막 패턴(14)을 형성한다.

이 때 노출되는 질화막의 폭을 목적하는 한 게이트 및 이웃하는 다른 게이트를 포함하여 한 게이트로부터 이웃하는 다른 게이트까지의 거리에 해당하도록 하면, 이웃하는 두 게이트를 동시에 형성할 수 있다.

다음, 도 1b에 도시된 바와 같이, 감광막 패턴(14)을 마스크로 하여 노출된 질화막(13)을 식각하여 질화막 패턴(13')을 형성하되, 질화막이 만곡(bowing)되는 조건으로 식각하여 질화막 패턴(13')이 만곡구(20)를 가지도록 한다.

이어서, 감광막 패턴(14)을 제거하고 세정공정을 수행한 후, 질화막 패턴(13') 및 게이트산화막(12)을 포함하여 반도체 기판(11)의 상부 전면에 다결정실리콘층(15)을 형성한다.

다음, 도 1c에 도시된 바와 같이, 다결정실리콘층(15)을 에치백하여 만곡구(20)의 내벽 상에 남김으로써 표면이 곡면인 다결정실리콘층으로 이루어진 게이트(15')를 형성한다.

에치백 공정에서 오버에치하는 정도는 목적하는 게이트 폭 치수에 따라 결정하도록 하며, 구체적으로는 목적하는 게이트 폭이 좁을수록 오버에치를 많이 하여 폭이 좁은 게이트(15')로 남긴다.

다음, 도 1d에 도시된 바와 같이, 질화막 패턴(13')을 제거하고, 이후 통상적인 트랜지스터 제조 공정을 진행한다.

상술한 바와 같이, 본 발명에서는 에치백 방법으로 목적하는 게이트 폭에 해당하는 폭을 가지는 게이트를 형성하므로, 종래 방법으로 구현할 수 없었던 좁은 폭의 게이트를 형성하는 효과가 있으며, 따라서 소자를 더욱 소형화시킬 수 있는 효과가 있다.

Claims (3)

1. 반도체 기판 상에 게이트산화막 및 희생막을 순차적으로 형성하는 단계;

   상기 희생막을 선택적으로 식각하여 만곡구를 형성하도록 패터닝하는 단계;

   상기 만곡구를 통해 노출된 게이트산화막 및 희생막 상에 다결정실리콘층을 형성하는 단계;

   상기 다결정실리콘층을 에치백하여 상기 만곡구의 내벽 상에 남김으로써 표면이 곡면인 게이트를 형성하되, 상기 게이트가 목적하는 게이트의 폭에 해당하는 폭을 가지도록 에치백하는 단계;

   상기 희생막을 제거하는 단계

   를 포함하는 것을 특징으로 하는 반도체 소자 제조 방법.
2. 제 1 항에 있어서,

   상기 희생막을 패터닝할 때에는, 상기 만곡구가 목적하는 한 게이트 및 이웃하는 다른 게이트를 포함하여 상기 한 게이트로부터 상기 이웃하는 다른 게이트까지의 거리에 해당하는 폭을 가지도록 상기 희생막을 선택적 식각하는 것을 특징으로 하는 반도체 소자 제조 방법.
3. 제 1 항 또는 제 2 항에 있어서,

   상기 희생막으로는 질화막을 형성하는 것을 특징으로 하는 반도체 소자 제조방법.