KR20040056839A - 반도체 소자 제조 방법 - Google Patents
반도체 소자 제조 방법 Download PDFInfo
- Publication number
- KR20040056839A KR20040056839A KR1020020083421A KR20020083421A KR20040056839A KR 20040056839 A KR20040056839 A KR 20040056839A KR 1020020083421 A KR1020020083421 A KR 1020020083421A KR 20020083421 A KR20020083421 A KR 20020083421A KR 20040056839 A KR20040056839 A KR 20040056839A
- Authority
- KR
- South Korea
- Prior art keywords
- gate
- sidewall
- film
- width
- sacrificial
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 17
- 239000004065 semiconductor Substances 0.000 title claims abstract description 16
- 238000004519 manufacturing process Methods 0.000 title claims description 10
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 17
- 239000000758 substrate Substances 0.000 claims abstract description 8
- 229920005591 polysilicon Polymers 0.000 claims description 15
- 150000004767 nitrides Chemical class 0.000 claims description 12
- 238000005530 etching Methods 0.000 claims description 7
- 238000007796 conventional method Methods 0.000 abstract description 2
- 229920002120 photoresistant polymer Polymers 0.000 description 6
- 238000000059 patterning Methods 0.000 description 4
- 238000004140 cleaning Methods 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 238000001514 detection method Methods 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 125000005842 heteroatom Chemical group 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/28008—Making conductor-insulator-semiconductor electrodes
- H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
- H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
- H01L21/28123—Lithography-related aspects, e.g. sub-lithography lengths; Isolation-related aspects, e.g. to solve problems arising at the crossing with the side of the device isolation; Planarisation aspects
- H01L21/2815—Lithography-related aspects, e.g. sub-lithography lengths; Isolation-related aspects, e.g. to solve problems arising at the crossing with the side of the device isolation; Planarisation aspects part or whole of the electrode is a sidewall spacer or made by a similar technique, e.g. transformation under mask, plating
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
Abstract
반도체 소자 제조 방법에 관한 것으로, 그 목적은 좁은 폭의 게이트를 형성하는 것이다. 이를 위해 본 발명에서는 반도체 기판 상에 게이트산화막 및 희생막을 순차적으로 형성하는 단계; 희생막을 선택적으로 식각하여 사이드월구를 형성하도록 패터닝하는 단계; 사이드월구를 통해 노출된 게이트산화막 및 희생막 상에 다결정실리콘층을 형성하는 단계; 다결정실리콘층을 에치백하여 사이드월구의 측벽에 남김으로써 사이드월 형상을 가지는 게이트를 형성하되, 사이드월 형상의 게이트가 목적하는 게이트의 폭에 해당하는 폭을 가지도록 에치백하는 단계; 희생막을 제거하는 단계를 포함하여 반도체 소자를 제조한다.
Description
본 발명은 반도체 소자 제조 방법에 관한 것으로, 더욱 상세하게는 고집적화된 소형 소자에서 좁은 폭을 가지는 게이트를 형성하는 방법에 관한 것이다.
일반적으로 모스 트랜지스터는 필드 효과 트랜지스터의 일종으로, 반도체 기판에 형성된 소스, 드레인 영역과 이 소스, 드레인 영역이 형성된 기판 상에 게이트 산화막과 게이트가 형성된 구조를 가진다.
종래 모스 트랜지스터 소자 제조 방법에서는, 반도체 기판의 소자 활성영역에 게이트 산화막을 형성하고, 게이트 산화막 상에 다결정실리콘층을 형성한 후, 다음, 다결정실리콘층 상에 감광막을 도포하고 노광 및 현상하여 원하는 소정폭의 다결정실리콘만을 덮고 나머지 다결정실리콘을 노출시키는 감광막 패턴을 형성한다.
다음, 종점검출장치(EPD : end point detection)를 이용하는 방법 등으로,감광막 패턴을 마스크로 하여 노출된 다결정실리콘층을 식각하고, 소정폭의 다결정실리콘층을 남겨 게이트를 형성한다.
그런데, 감광막을 노광 및 현상할 때 하부에 위치하는 다결정실리콘층 등으로부터 빛의 반사가 일어나기 때문에, 원하는 패턴 치수대로 정확하게 패터닝하는 것이 어려우며 이러한 현상은 소자가 고집적화되어 갈수록 패턴 치수가 작아지므로 더욱 문제가 되고 있다.
따라서, 소자가 고집적화되는 현재 추세로는 좁은 폭의 게이트를 구현하는 것이 어려워지고 있는데, 이를 해결하기 위해 다결정실리콘층 상에 유기 또는 무기 반사방지막(ARC : anti-reflection coating)을 형성하는 방법을 사용하기도 한다.
그러나 이와 같이 반사방지막을 형성하여도 감광막을 패터닝하는 치수에는 한계가 있으며, 현재 패터닝 공정으로는 0.18㎛ 폭의 게이트를 구현할 수 있으나, 0.15㎛, 0.13㎛ 등으로 줄어든 폭의 게이트를 구현하는 것은 불가능하다.
본 발명은 상기한 바와 같은 문제점을 해결하기 위한 것으로, 그 목적은 좁은 폭의 게이트를 형성하는 것이다.
도 1a 내지 도 1d는 본 발명에 따른 반도체 소자 제조 방법을 도시한 단면도이다.
상기한 바와 같은 목적을 달성하기 위하여, 본 발명에서는 에치백 방법으로 목적하는 게이트 폭에 해당하는 폭을 가지는 사이드월 형상의 게이트를 형성하는 것을 특징으로 한다.
즉, 본 발명에 따른 반도체 소자 제조 방법은, 반도체 기판 상에 게이트산화막 및 희생막을 순차적으로 형성하는 단계; 희생막을 선택적으로 식각하여 사이드월구를 형성하도록 패터닝하는 단계; 사이드월구를 통해 노출된 게이트산화막 및 희생막 상에 다결정실리콘층을 형성하는 단계; 다결정실리콘층을 에치백하여 사이드월구의 측벽에 남김으로써 사이드월 형상을 가지는 게이트를 형성하되, 사이드월 형상의 게이트가 목적하는 게이트의 폭에 해당하는 폭을 가지도록 에치백하는 단계; 희생막을 제거하는 단계를 포함하여 이루어진다.
여기서, 희생막을 패터닝할 때에는, 사이드월구가 목적하는 한 게이트 및 이웃하는 다른 게이트를 포함하여 한 게이트로부터 이웃하는 다른 게이트까지의 거리에 해당하는 폭을 가지도록 희생막을 선택적 식각하는 것이 바람직하다.
또한, 희생막으로는 질화막을 형성하는 것이 바람직하다.
이하, 본 발명에 따른 반도체 소자 제조 방법에 대해 첨부된 도면을 참조하여 상세히 설명한다. 도 1a 내지 도 1d는 본 발명에 따른 반도체 소자 제조 방법을 도시한 단면도이다.
본 발명에서는 감광막을 노광 및 현상하는 패터닝 공정의 한계를 극복하기 위해, 감광막을 사용하지 않고 에치백으로 측벽에 사이드월을 남기는 것에 의해 목적하는 게이트를 형성하는 데 그 특징이 있다.
먼저, 도 1a에 도시된 바와 같이, 트렌치(10)에 의해 소자의 활성영역 및 분리영역이 구분된 반도체 기판(11)의 상면에 게이트산화막(12)을 형성하고, 게이트산화막(12) 상에 이종막으로서 질화막(13)을 형성한다.
이 때 이종막으로 형성하는 질화막(13)은 이후 사이드월이 형성될 측벽을 제공하기 위해 형성하는 막으로서, 그 두께는 목적하는 게이트의 폭을 고려하여 결정하도록 한다.
이어서, 질화막(14) 상에 감광막을 도포하고 노광 및 현상하여 소정폭의 질화막(14)을 노출시키는 감광막 패턴(14)을 형성한다.
이 때 노출되는 질화막의 폭을 목적하는 한 게이트 및 이웃하는 다른 게이트를 포함하여 한 게이트로부터 이웃하는 다른 게이트까지의 거리에 해당하도록 하면, 이웃하는 두 게이트를 동시에 형성할 수 있다.
다음, 도 1b에 도시된 바와 같이, 감광막 패턴(14)을 마스크로 하여 노출된 질화막(13)을 식각하여 질화막 패턴(13')을 형성한 후, 감광막 패턴(14)을 제거하고 세정공정을 수행한다.
이어서, 질화막 패턴(13') 및 게이트산화막(12)을 포함하여 반도체 기판(11)의 상부 전면에 다결정실리콘층(15)을 형성한다.
다음, 도 1c에 도시된 바와 같이, 다결정실리콘층(15)을 에치백하여 질화막 패턴(13')의 측방에 남김으로써 사이드월 형상의 다결정실리콘층으로 이루어진 게이트(15')를 형성한다.
에치백 공정에서 오버에치하는 정도는 목적하는 게이트 폭 치수에 따라 결정하도록 하며, 구체적으로는 목적하는 게이트 폭이 좁을수록 오버에치를 많이 하여 폭이 좁은 게이트(15')로 남긴다.
다음, 도 1d에 도시된 바와 같이, 질화막 패턴(13')을 제거하고, 이후 통상적인 트랜지스터 제조 공정을 진행한다.
상술한 바와 같이, 본 발명에서는 에치백 방법으로 목적하는 게이트 폭에 해당하는 폭을 가지는 사이드월 형상의 게이트를 형성하므로, 종래 방법으로 구현할 수 없었던 좁은 폭의 게이트를 형성하는 효과가 있으며, 따라서 소자를 더욱 소형화시킬 수 있는 효과가 있다.
Claims (3)
- 반도체 기판 상에 게이트산화막 및 희생막을 순차적으로 형성하는 단계;상기 희생막을 선택적으로 식각하여 사이드월구를 형성하도록 패터닝하는 단계;상기 사이드월구를 통해 노출된 게이트산화막 및 희생막 상에 다결정실리콘층을 형성하는 단계;상기 다결정실리콘층을 에치백하여 상기 사이드월구의 측벽에 남김으로써 사이드월 형상을 가지는 게이트를 형성하되, 상기 사이드월 형상의 게이트가 목적하는 게이트의 폭에 해당하는 폭을 가지도록 에치백하는 단계;상기 희생막을 제거하는 단계를 포함하는 것을 특징으로 하는 반도체 소자 제조 방법.
- 제 1 항에 있어서,상기 희생막을 패터닝할 때에는, 상기 사이드월구가 목적하는 한 게이트 및 이웃하는 다른 게이트를 포함하여 상기 한 게이트로부터 상기 이웃하는 다른 게이트까지의 거리에 해당하는 폭을 가지도록 상기 희생막을 선택적 식각하는 것을 특징으로 하는 반도체 소자 제조 방법.
- 제 1 항 또는 제 2 항에 있어서,상기 희생막으로는 질화막을 형성하는 것을 특징으로 하는 반도체 소자 제조 방법.
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020020083421A KR20040056839A (ko) | 2002-12-24 | 2002-12-24 | 반도체 소자 제조 방법 |
US10/736,063 US7354825B2 (en) | 2002-12-24 | 2003-12-15 | Methods and apparatus to form gates in semiconductor devices |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020020083421A KR20040056839A (ko) | 2002-12-24 | 2002-12-24 | 반도체 소자 제조 방법 |
Publications (1)
Publication Number | Publication Date |
---|---|
KR20040056839A true KR20040056839A (ko) | 2004-07-01 |
Family
ID=32653130
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020020083421A KR20040056839A (ko) | 2002-12-24 | 2002-12-24 | 반도체 소자 제조 방법 |
Country Status (2)
Country | Link |
---|---|
US (1) | US7354825B2 (ko) |
KR (1) | KR20040056839A (ko) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8389356B2 (en) * | 2011-03-10 | 2013-03-05 | Wafertech, Llc | Flash cell with floating gate transistors formed using spacer technology |
Family Cites Families (25)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6182482A (ja) * | 1984-09-29 | 1986-04-26 | Toshiba Corp | GaAs電界効果トランジスタの製造方法 |
US5479368A (en) | 1993-09-30 | 1995-12-26 | Cirrus Logic, Inc. | Spacer flash cell device with vertically oriented floating gate |
KR0150048B1 (ko) * | 1994-12-23 | 1998-10-01 | 김주용 | 플래쉬 이이피롬 셀 및 그 제조방법 |
US6054345A (en) * | 1995-11-13 | 2000-04-25 | Siemens Aktiengesellschaft | Method for forming deep depletion mode dynamic random access memory (DRAM) cell |
US5866934A (en) * | 1997-06-20 | 1999-02-02 | Advanced Micro Devices, Inc. | Parallel and series-coupled transistors having gate conductors formed on sidewall surfaces of a sacrificial structure |
US6093945A (en) * | 1998-07-09 | 2000-07-25 | Windbond Electronics Corp. | Split gate flash memory with minimum over-erase problem |
TW452869B (en) * | 1998-12-17 | 2001-09-01 | Hyundai Electronics Ind | Method of forming gate electrode in semiconductor device |
US6207510B1 (en) * | 1999-01-12 | 2001-03-27 | Lucent Technologies Inc. | Method for making an integrated circuit including high and low voltage transistors |
US6258679B1 (en) * | 1999-12-20 | 2001-07-10 | International Business Machines Corporation | Sacrificial silicon sidewall for damascene gate formation |
US6352895B1 (en) * | 2000-03-15 | 2002-03-05 | International Business Machines Corporation | Method of forming merged self-aligned source and ONO capacitor for split gate non-volatile memory |
US6245614B1 (en) * | 2000-06-19 | 2001-06-12 | United Microelectronics Corp. | Method of manufacturing a split-gate flash memory cell with polysilicon spacers |
US6667237B1 (en) * | 2000-10-12 | 2003-12-23 | Vram Technologies, Llc | Method and apparatus for patterning fine dimensions |
KR100343146B1 (ko) * | 2000-11-02 | 2002-07-05 | 윤종용 | 다마신 구조의 게이트 전극이 형성된 반도체 소자 및 그의형성방법 |
US6358827B1 (en) | 2001-01-19 | 2002-03-19 | Taiwan Semiconductor Manufacturing Company | Method of forming a squared-off, vertically oriented polysilicon spacer gate |
JP3539491B2 (ja) * | 2001-02-26 | 2004-07-07 | シャープ株式会社 | 半導体装置の製造方法 |
TW480680B (en) * | 2001-04-03 | 2002-03-21 | Nanya Technology Corp | Method for producing self-aligned separated gate-type flash memory cell |
US20020197810A1 (en) * | 2001-06-21 | 2002-12-26 | International Business Machines Corporation | Mosfet having a variable gate oxide thickness and a variable gate work function, and a method for making the same |
US6740557B1 (en) * | 2001-07-02 | 2004-05-25 | Taiwan Semiconductor Manufacturing Company | Spacer like floating gate formation |
US6861698B2 (en) * | 2002-01-24 | 2005-03-01 | Silicon Storage Technology, Inc. | Array of floating gate memory cells having strap regions and a peripheral logic device region |
US6569736B1 (en) | 2002-02-14 | 2003-05-27 | Taiwan Semiconductor Manufacturing Co., Ltd | Method for fabricating square polysilicon spacers for a split gate flash memory device by multi-step polysilicon etch |
TW530416B (en) * | 2002-03-26 | 2003-05-01 | Nanya Technology Corp | Structure and manufacturing method of split gate flash memory |
US6583009B1 (en) | 2002-06-24 | 2003-06-24 | Advanced Micro Devices, Inc. | Innovative narrow gate formation for floating gate flash technology |
TW544943B (en) * | 2002-07-26 | 2003-08-01 | Nanya Technology Corp | Floating gate and the forming method thereof |
US7091536B2 (en) * | 2002-11-14 | 2006-08-15 | Micron Technology, Inc. | Isolation process and structure for CMOS imagers |
US6734055B1 (en) * | 2002-11-15 | 2004-05-11 | Taiwan Semiconductor Manufactoring Company | Multi-level (4 state/2-bit) stacked gate flash memory cell |
-
2002
- 2002-12-24 KR KR1020020083421A patent/KR20040056839A/ko not_active Application Discontinuation
-
2003
- 2003-12-15 US US10/736,063 patent/US7354825B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
US7354825B2 (en) | 2008-04-08 |
US20040127007A1 (en) | 2004-07-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR101150639B1 (ko) | 반도체 소자의 패턴 형성 방법 | |
US20070010053A1 (en) | Method for fabricating conductive line | |
KR100810895B1 (ko) | 반도체 소자 및 그 제조방법 | |
KR100521429B1 (ko) | 반도체 소자 제조 방법 | |
KR20040056839A (ko) | 반도체 소자 제조 방법 | |
KR20040056838A (ko) | 반도체 소자 제조 방법 | |
KR0166824B1 (ko) | 반도체 소자의 제조방법 | |
KR100450245B1 (ko) | 반도체 소자의 게이트 형성방법 | |
KR950013789B1 (ko) | 반도체 소자의 미세 게이트 전극 형성 방법 | |
KR100226778B1 (ko) | 반도체 소자의 제조 방법 | |
KR100346449B1 (ko) | 반도체소자의 제조방법 | |
KR100466026B1 (ko) | 고집적 반도체 소자의 도전체 패턴 제조 방법 | |
KR100277875B1 (ko) | 커패시터 제조방법 | |
KR100268913B1 (ko) | 반도체소자의콘택홀형성방법 | |
KR100386625B1 (ko) | 반도체 소자의 제조방법 | |
KR19980058381A (ko) | 반도체 소자 및 그외 제조방법 | |
KR100382548B1 (ko) | 반도체 소자의 제조방법 | |
KR0171736B1 (ko) | 전계효과트랜지스터 제조 방법 | |
KR100302616B1 (ko) | 모스 트랜지스터 제조방법 | |
KR100567043B1 (ko) | 반도체 장치의 플러그 형성방법 | |
KR19990080191A (ko) | 모스 트랜지스터 제조방법 | |
KR20060108035A (ko) | 플래쉬 메모리 소자의 제조방법 | |
KR20040001467A (ko) | 반도체소자의 제조방법 | |
KR20040099615A (ko) | 반도체소자의 제조방법 | |
KR20000003597A (ko) | 반도체소자의 제조방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E601 | Decision to refuse application |