KR100713910B1 - 라인 패턴 형성 방법 - Google Patents
라인 패턴 형성 방법 Download PDFInfo
- Publication number
- KR100713910B1 KR100713910B1 KR1020050057699A KR20050057699A KR100713910B1 KR 100713910 B1 KR100713910 B1 KR 100713910B1 KR 1020050057699 A KR1020050057699 A KR 1020050057699A KR 20050057699 A KR20050057699 A KR 20050057699A KR 100713910 B1 KR100713910 B1 KR 100713910B1
- Authority
- KR
- South Korea
- Prior art keywords
- line pattern
- photoresist
- pattern
- line
- dummy
- Prior art date
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
- H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
- H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
- G03F7/26—Processing photosensitive materials; Apparatus therefor
- G03F7/40—Treatment after imagewise removal, e.g. baking
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/67005—Apparatus not specifically provided for elsewhere
- H01L21/67242—Apparatus for monitoring, sorting or marking
- H01L21/67253—Process monitoring, e.g. flow or thickness monitoring
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
- Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
- Drying Of Semiconductors (AREA)
Abstract
개시된 라인 패턴 형성 방법은, 웨이퍼 상에 도포된 포토 레지스트를 노광 및 현상하여 다수의 열로 라인 패턴을 형성하는 단계와 라인 패턴에 인접하게 포토 레지스트를 노광 및 현상하여 더미 패턴을 형성하는 단계와, 포토 레지스트에 열을 가하여 플로우 시키는 단계 및 플로우된 포토 레지스트의 제거 및 웨이퍼 상에 형성된 라인 패턴을 에칭하는 단계를 포함함으로써, 라인 패턴에 인접하게 형성된 더미 패턴에 의하여 과도한 양의 포토 레지스트를 일차적으로 수용하게 하여 적정한 양의 포토 레지스트가 라인 패턴으로 흘러 라인 패턴의 CD 균일성을 확보할 수 있게 하는 효과를 제공한다.
라인 패턴, 더미 패턴
Description
도 1은 종래의 60㎚ 타겟 라인/스페이스 패턴의 실제 웨이퍼 프린팅 이미지를 나타낸 도면,
도 2는 도 1의 라인/스페이스 패턴의 CD를 측정한 그래프,
도 3은 본 발명의 일 실시예에 따른 라인 패턴 형성 방법을 순차적으로 나타낸 순서도,
도 4a 및 도 4b는 도 3의 라인 패턴과 더미 패턴을 나타낸 평면도,
도 5는 도 3의 방법에 의하여 형성된 60㎚ 타겟의 라인 패턴 CD를 측정한 그래프.
본 발명은 라인 패턴 형성 방법에 관한 것으로서, 특히 레지스트 플로우 공정 시 라인 패턴의 균일한 CD를 확보할 수 있는 라인 패턴 형성 방법에 관한 것이다.
반도체 소자의 집적도가 증가함에 따라 디자인 룰(design rule)의 축소가 가속화되어 가고 있다. 이러한 디자인 룰의 축소는 리소그래피(lithography) 공정의 발전에 따른 것으로, 노광 장비의 교체 없이 한계 해상도 이하의 미세 패턴(pattern)을 형성하기 위하여 레지스트 플로우(resist flow) 기술이 개발되었다.
레지스트 플로우 기술은 노광 및 현상 공정에 의하여 이미 형성된 포토 레지스트 패턴을 포토 레지스트의 유리 전이 온도 이상으로 가열하여 포토 레지스트의 플로우를 유발함으로써 패턴의 크기를 줄이는 기술이다.
그런데, 레지스트 플로우 시, 셀 센터(cell center) 영역과 에지(edge) 영역의 레지스트 플로우 양에 차이가 발생하여 대상 패턴의 CD 균일성(critical demension uniformity)이 확보되지 않는 문제점이 있다.
이에 대하여 더 상술하면, 도 1은 종래의 60㎚ 타겟의 라인 패턴(10)의 실제 웨이퍼 프린팅 이미지(wafer printing image)를 나타낸 것이고, 도 2는 도 1의 라인 패턴(10)의 CD를 측정한 그래프로서, 실제 공정에서 3번째 패턴부터는 전기적인 영향을 미치는 부분으로, 유효 범위(타겟±10㎚) 내에 있어야 하지만, 도 2에서 보는 바와 같이 9번째 패턴까지도 CD가 타겟에서 벗어나 CD의 균일성이 이루어지지 않는 문제점이 있다.
본 발명은 상기의 문제점을 해결하기 위하여 창출된 것으로서, 셀 센터와 에지 영역으로의 레지스트 플로우 양에 차이가 생기지 않도록 하여, 라인 패턴 간의 CD 균일성을 확보할 수 있도록 개선된 라인 패턴 형성 방법을 제공하는데 그 목적이 있다.
상기의 목적을 달성하기 위한 본 발명의 라인 패턴 형성 방법은, 웨이퍼 상에 도포된 포토 레지스트를 노광 및 현상하여 다수의 열로 라인 패턴을 형성하는 단계; 상기 라인 패턴에 인접하게 상기 포토 레지스트를 노광 및 현상하여 더미 패턴을 형성하는 단계; 상기 포토 레지스트에 열을 가하여 플로우 시키는 단계; 및 상기 웨이퍼 상에 형성된 라인 패턴을 에칭하는 단계를 포함한다.
여기서, 상기 더미 패턴은 상기 각 열의 라인 패턴에 대응하도록 형성된 홀인 것이 바람직하다.
또한, 상기 더미 패턴은 상기 포토 레지스트의 플로우에 의하여 매립 및 소멸하는 것이 바람직하다.
이하 첨부된 도면을 참조하면서 본 발명의 바람직한 실시예를 상세히 설명하기로 한다.
도 3은 본 발명의 일 실시예에 따른 라인 패턴 형성 방법을 순차적으로 나타낸 순서도이다.
도면을 참조하면, 라인 패턴 형성 방법은 먼저 웨이퍼 상에 포토 레지스트를 도포한 후, 이 포토 레지스트를 노광 및 현상하여 다수의 열로 라인 패턴을 형성한다(S1).
다음으로, 상기 라인 패턴에 인접하게 더미 패턴을 형성하기 위하여 포토 레지스트를 노광 및 현상 한다(S2).
여기서, 더미 패턴은 노광 장비의 해상력을 벗어난 미세한 라인 패턴을 패터닝하기 위한 것으로, 도 4a와 같이 라인 패턴(110)에 일대일 대응되도록 홀(hole) 형태로 더미 패턴(120)이 마련될 수 있고, 도 4b와 같이 라인 패턴(110)을 모두 아우를 수 있도록 라인 패턴(110)이 형성된 열을 따라 길게 홀 형태로 더미 패턴(130)이 마련될 수 있다. 미설명 부호 100은 포토 레지스트 층을 말한다.
다음으로, 라인 패턴과 더미 패턴이 형성된 포토 레지스트에 열을 가하여 플로우를 시킨다(S3). 이 포토 레지스트의 플로우에 의하여 라인 패턴 이외의 영역에서 밀려오는 과도한 양의 포토 레지스트는 더미 패턴에서 수용하여, 적정한 양의 포토 레지스트만이 라인 패턴으로 플로우되게 한다. 이와 같이 더미 패턴에 의한 포토 레지스트의 수용은 라인 패턴의 CD를 균일하게 하기 위한 것이다. 한편 포토 레지스트의 리플로우에 의하여 더미패턴은 매립되어 소멸된다.
마지막으로, 웨이퍼 상에 형성된 라인 패턴을 에칭한다(S4).
이와 같은 방법에 의하여 형성된 60㎚ 타겟(target)의 라인 패턴 CD를 측정하면, 도 5와 같이 첫번째 패턴 이외의 패턴에서는 유효 범위 내의 CD 값을 나타내어 CD의 균일성이 확보되는 것을 볼 수 있다.
따라서, 라인 패턴 이외의 영역에서 밀려오는 포토 레지스트를 더미 패턴에서 일차적으로 수용하여, 적정한 양의 포토 레지스트만이 라인 패턴 영역으로 흐르게 함으로써, 균일한 CD를 가진 라인 패턴을 형성할 수 있게 된다.
상술한 바와 같이 본 발명의 라인 패턴 형성 방법에 의하면, 라인 패턴에 인접하게 더미 패턴을 형성하여 과도한 양의 포토 레지스트를 일차적으로 수용하게 함으로써 적정한 양의 포토 레지스트가 라인 패턴으로 흘러 라인 패턴의 CD 균일성 을 확보할 수 있게 하는 효과를 제공한다.
본 발명은 상기에 설명되고 도면에 예시된 것에 의해 한정되는 것은 아니며, 다음에 기재되는 청구의 범위 내에서 더 많은 변형 및 변용예가 가능한 것임은 물론이다.
Claims (3)
- 웨이퍼 상에 도포된 포토 레지스트를 노광 및 현상하여 다수의 열로 라인 패턴을 형성하는 단계;상기 라인 패턴에 인접하게 상기 포토 레지스트를 노광 및 현상하여 더미 패턴을 형성하는 단계;상기 포토 레지스트에 열을 가하여 플로우 시키는 단계; 및상기 웨이퍼 상에 형성된 라인 패턴을 에칭하는 단계를 포함한 것을 특징으로 하는 라인 패턴 형성 방법.
- 제1항에 있어서,상기 더미 패턴은 상기 각 열의 라인 패턴에 대응하도록 형성된 홀인 것을 특징으로 하는 라인 패턴 형성 방법.
- 제1항에 있어서,상기 더미 패턴은 상기 포토 레지스트의 플로우에 의하여 매립 및 소멸하는 것을 특징으로 하는 라인 패턴 형성 방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020050057699A KR100713910B1 (ko) | 2005-06-30 | 2005-06-30 | 라인 패턴 형성 방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020050057699A KR100713910B1 (ko) | 2005-06-30 | 2005-06-30 | 라인 패턴 형성 방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20070002268A KR20070002268A (ko) | 2007-01-05 |
| KR100713910B1 true KR100713910B1 (ko) | 2007-05-07 |
Family
ID=37869292
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020050057699A KR100713910B1 (ko) | 2005-06-30 | 2005-06-30 | 라인 패턴 형성 방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100713910B1 (ko) |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20030002124A (ko) * | 2001-06-30 | 2003-01-08 | 주식회사 하이닉스반도체 | 반도체 제조용 레지스트 패턴 형성방법 |
-
2005
- 2005-06-30 KR KR1020050057699A patent/KR100713910B1/ko not_active IP Right Cessation
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20030002124A (ko) * | 2001-06-30 | 2003-01-08 | 주식회사 하이닉스반도체 | 반도체 제조용 레지스트 패턴 형성방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20070002268A (ko) | 2007-01-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8148051B2 (en) | Method and system for manufacturing openings on semiconductor devices | |
| KR100807229B1 (ko) | 마스크의 설계 패턴 보정 방법 | |
| US9316901B2 (en) | Method for forming patterns | |
| KR100713910B1 (ko) | 라인 패턴 형성 방법 | |
| KR100801745B1 (ko) | 포토마스크 및 그 형성방법 | |
| CN109935515A (zh) | 形成图形的方法 | |
| US20080076047A1 (en) | Method of forming image contour for predicting semiconductor device pattern | |
| US7811722B2 (en) | Photomask and method for fabricating the same | |
| KR100516747B1 (ko) | 반도체소자의 미세패턴 형성방법 | |
| KR20140096750A (ko) | 노광 방법 및 이를 이용한 패턴 형성 방법 | |
| KR100915067B1 (ko) | 리소그래피용 마스크 및 이를 이용한 반도체 소자의 형성방법 | |
| KR20130022677A (ko) | 반도체 소자의 미세 패턴들의 배열을 형성하는 방법 | |
| KR100896860B1 (ko) | 단차 영역의 패턴 균일도 향상을 위한 광학 근접 보상 방법 | |
| KR20110101404A (ko) | 반도체 소자의 제조 방법 | |
| KR100436771B1 (ko) | 반도체소자의감광막패턴형성방법 | |
| KR20070106211A (ko) | 반도체 소자의 레이아웃 및 그 제조방법 | |
| KR100682214B1 (ko) | 미세 패턴 형성 방법 | |
| KR100880234B1 (ko) | Ｏｐｃ 마스크 제조방법 | |
| KR100687868B1 (ko) | 홀 패턴 어레이의 가장 자리 보상 방법 | |
| KR101120167B1 (ko) | 반도체 소자의 미세 패턴 형성 방법 | |
| KR100515372B1 (ko) | 반도체 소자의 미세 패턴 형성 방법 | |
| KR20090120959A (ko) | 반도체 소자의 미세 컨택홀 패턴 형성 방법 | |
| KR20080008534A (ko) | 노광 마스크 및 이를 이용한 반도체 소자의 제조 방법 | |
| KR20080044448A (ko) | 노광마스크 및 이를 이용한 반도체소자의 형성방법 | |
| KR20090044586A (ko) | 오버레이 버니어 및 그 형성 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20110325 Year of fee payment: 5 |
|
| LAPS | Lapse due to unpaid annual fee |