KR100801745B1 - 포토마스크 및 그 형성방법 - Google Patents

포토마스크 및 그 형성방법 Download PDF

Info

Publication number
KR100801745B1
KR100801745B1 KR1020060138802A KR20060138802A KR100801745B1 KR 100801745 B1 KR100801745 B1 KR 100801745B1 KR 1020060138802 A KR1020060138802 A KR 1020060138802A KR 20060138802 A KR20060138802 A KR 20060138802A KR 100801745 B1 KR100801745 B1 KR 100801745B1
Authority
KR
South Korea
Prior art keywords
main chip
pattern
layout
frame
photomask
Prior art date
Application number
KR1020060138802A
Other languages
English (en)
Inventor
오세영
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020060138802A priority Critical patent/KR100801745B1/ko
Application granted granted Critical
Publication of KR100801745B1 publication Critical patent/KR100801745B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F1/00—Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
    • G03F1/38—Masks having auxiliary features, e.g. special coatings or marks for alignment or testing; Preparation thereof
    • G03F1/44—Testing or measuring features, e.g. grid patterns, focus monitors, sawtooth scales or notched scales
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F1/00—Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
    • G03F1/68—Preparation processes not covered by groups G03F1/20 - G03F1/50
    • G03F1/82—Auxiliary processes, e.g. cleaning or inspecting
    • G03F1/84—Inspecting

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Preparing Plates And Mask In Photomechanical Process (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)

Abstract

본 발명의 포토마스크 및 그 형성방법은, 토탈 프레임; 토탈 프레임 내에 배열되면서 인접하는 패턴 간에 소정 거리만큼 이격되어 배치된 메인 칩; 메인 칩 사이의 프레임 영역에 배치되어 있는 테스트 패턴; 메인 칩 사이의 프레임 영역에 배치되어 있는 모니터링 패턴; 및 토탈 프레임 전체를 채우는 더미 패턴을 포함한다.
더미 패턴, 레이아웃 밀도, OPC

Description

포토마스크 및 그 형성방법{Photomask and the method for fabricating the same}
도 1은 본 발명에 따른 포토마스크 및 그 형성방법을 설명하기 위해 나타내보인 공정흐름도이다.
도 2 내지 도 5는 본 발명의 실시예에 따른 포토마스크 및 그 형성방법을 설명하기 위해 나타내보인 레이아웃 도면들이다.
도 6 및 도 7은 도 5의 'A' 및 'B' 영역을 나타내보인 셈(SEM) 사진들이다.
본 발명은 반도체 소자에 관한 것으로서, 보다 상세하게는 소자의 레이아웃 밀도를 조절하여 패턴을 용이하게 형성할 수 있는 포토마스크 및 그 형성방법에 관한 것이다.
일반적으로, 반도체 메모리 소자, 예를 들어 디램(DRAM; Dynamic Random Access Memory) 소자는 수많은 미세패턴들로 이루어져 있으며, 이와 같은 미세패턴들은 포토리소그래피(photolithography) 공정을 통해 형성된다. 포토리소그래피 공 정은 패터닝하려는 대상막 위에 감광막을 코팅하고, 노광공정 및 현상공정을 진행하여 감광막의 일부분을 선택적으로 제거하여 대상막의 일부 표면을 노출시키는 감광막패턴을 형성한다. 이후에 이 감광막패턴을 마스크로 한 식각공정을 진행하여 대상막의 노출부분을 제거한 다음 감광막패턴은 스트립(strip)함으로써 패턴을 형성할 수 있다.
그런데 반도체 소자가 고집적화됨에 따라 노광 장비의 파장대비 디자인 룰(design rule)이 작아지면서 설계 레이아웃(layout)에 배치된 대로 패턴을 구현하기 어려워지고 있다. 설계 레이아웃대로 패턴을 구현하기 어려운 이유 가운데 하나로 노광 공정을 수행하는 과정에서 발생하는 광 근접 효과(OPE; Optical Proximity Effect)를 들 수 있다. 광 근접 효과(OPE)는 노광 공정을 진행하는 과정에서 광 회절 현상에 의한 에너지 세기의 불균형에 의해 패턴 변형이 발생되는 것으로 이해될 수 있다.
따라서 이러한 광 근접 효과에 의해 패턴이 변형되는 문제를 해결하기 위하여 광 근접 효과 보정(OPC; Optical Proximity Correct) 등을 이용하고 있다. 그러나 광 근접 효과 보정(OPC)을 이용하여 패턴 변형을 방지하는 방법도 한계에 이르고 있다. 광 근접 효과 보정(OPC)은 광 근접 효과(OPE)를 고려하여 웨이퍼(wafer) 상에 전사하고자 하는 타겟 패턴(target pattern)의 레이아웃을 보정하는 것으로 이해할 수 있다. 그러나 설계 단계에서 레이아웃된 패턴의 밀도(density)를 포함한 타겟 패턴이 잘못 선정되어 있는 경우, 광 근접 효과 보정(OPC)만으로는 원하는 패턴을 형성하기 어렵다.
특히, 설계 메인 칩(Main chip)과 테스트 패턴(TP; Test pattern)의 레이아웃 밀도(layout density)에 따라 공정이 불안정할 수 있으며, 이를 보완하기는 어렵다. 이에 따라 패턴의 레이아웃 단계에서 레이아웃 밀도를 보강할 수 있는 방법이 요구된다.
본 발명이 이루고자 하는 기술적 과제는, 패턴의 레이아웃 단계에서 레이아웃 밀도를 보강하여 패턴 불량을 방지하고, 패턴을 용이하게 형성할 수 있는 포토마스크 및 그 형성방법을 제공하는데 있다.
상기 기술적 과제를 달성하기 위하여, 본 발명에 따른 포토마스크는, 토탈 프레임; 상기 토탈 프레임 내에 배열되면서 인접하는 패턴 간에 소정 거리만큼 이격되어 배치된 메인 칩; 상기 메인 칩 사이의 프레임 영역에 배치되어 있는 테스트 패턴; 상기 메인 칩 사이의 프레임 영역에 배치되어 있는 모니터링 패턴; 및 상기 토탈 프레임 전체를 채우는 더미 패턴을 포함하는 것을 특징으로 한다.
본 발명에 있어서, 상기 메인 칩과, 메인 칩을 제외한 나머지 프레임 영역을 채우는 더미 패턴의 크기가 같은 것이 바람직하다.
상기 더미 패턴은'曰'모양으로 형성하는 것이 바람직하다.
상기 기술적 과제를 달성하기 위하여, 본 발명에 따른 포토마스크 형성방법은, 메인 칩의 레이아웃을 설계하는 단계; 상기 메인 칩의 레이아웃을 프레임에 배치하는 단계; 상기 메인 칩이 배치된 영역을 제외한 프레임 영역에 모니터링 패턴 레이아웃을 삽입하는 단계; 및 상기 메인 칩 및 모니터링 패턴 레이아웃이 삽입된 토탈 프레임 전체를 메우는 더미 패턴을 삽입하는 단계; 및 상기 토탈 프레임에 노광공정을 실시하는 단계를 포함하는 것을 특징으로 한다.
본 발명에 있어서, 상기 메인 칩과, 메인 칩을 제외한 나머지 프레임 영역을 채우는 더미 패턴의 크기가 같게 형성하며, 상기 더미 패턴은'曰'모양으로 형성하는 것이 바람직하다.
이하, 첨부한 도면을 참조하여 본 발명의 바람직한 실시예에 대해 상세히 설명하고자 한다. 그러나 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시예에 한정되지 않는다. 도면에서 여러 층 및 영역을 명확하게 표현하기 위하여 두께를 확대하여 나타내었다. 명세서 전체를 통하여 유사한 부분에 대해서는 동일한 도면 부호를 붙였다.
반도체 소자에서 광 근접효과 보정(OPC)의 대상은 셀 어레이 등이 배치되는 메인 칩(main chip) 영역, 테스트 패턴(TP; test pattern) 및 공정 모니터링 패턴(monitoring pattern)등이 배치되는 영역을 포함한다. 레티클(reticle) 제작 후에 노광 장비에서 실제로 노광되는 샷(shot) 영역 또는 노광 필드(field) 영역은, 이러한 설계 레이아웃들이 다수 개 배치된 공정 프레임(frame)이 포함된 토탈 프레임(total frame)에 해당된다. 그러나 설계 단계에서 레이아웃된 패턴의 밀도(density)를 포함한 타겟 패턴이 잘못 선정되어 있는 경우, 광 근접 효과 보정(OPC)만으로는 원하는 패턴을 형성하기 어렵다. 특히 설계 메인 칩과 테스트 패턴 이 배치된 레이아웃 밀도에 따라 공정이 불안정할 수 있다.
메인 칩의 경우, 더미 패턴, 식각 바이어스(etch baias) 안정화 등의 레이아웃 매립(layout fill)을 통하여 레이아웃의 밀도를 높일 수 있는 반면에, 토탈 프레임은 상대적으로 레이아웃 매립이 이루어지지 않고 있다. 이에 따라 메인 칩과 토탈 프레임 간에 밀도 차가 발생하면서 임계치수(CD; critical dimension)의 차이가 발생하게 되고, 광 근접효과 보정이 제대로 이루어지지 않을 수 있다.
이에 따라 본 발명의 실시예에서는 메인 칩과 토탈 프레임 간의 밀도 차이를 조절하여 원하는 패턴을 용이하게 형성하고자 한다.
도 1은 본 발명에 따른 포토마스크 및 그 형성방법을 설명하기 위해 나타내보인 공정흐름도이다. 도 2 내지 도 5는 본 발명의 실시예에 따른 포토마스크 및 그 형성방법을 설명하기 위해 나타내보인 레이아웃 도면들이다. 그리고 도 6 및 도 7은 도 5의 'A' 및 'B' 영역을 나타내보인 셈(SEM) 사진들이다.
도 1을 참조하면, 본 발명의 포토마스크 및 그 형성방법은, 메인 칩의 레이아웃을 설계하고(S100), 설계된 메인 칩의 레이아웃을 프레임에 배치한 다음(S110), 프레임 영역에 공정 모니터링 패턴 레이아웃을 삽입한 후(S120), 메인 칩 레이아웃 및 공정 모니터링 패턴 레이아웃이 삽입된 토탈 프레임의 공간을 메우는 더미 패턴(dummy pattern) 레이아웃을 삽입한다(S130). 다음에 상기 토탈 프레임에 포토 공정을 수행하여 포토마스크를 형성한다(S140).
구체적으로, 도 2에 도시한 바와 같이, 메인 칩에 대한 레이아웃(100)을 설계한다. 메인 칩 패턴으로는 디램(DRAM) 소자와 같은 메모리 소자의 코어(core) 영 역이나 주변 영역(peripheral region), 셀(cell) 영역에 형성되는 워드라인(word line), 비트라인(bit line), 소자분리(isolation), 금속배선(metal) 또는 다양한 셀(cell) 패턴을 포함할 수 있다.
다음에 도 3에 도시한 바와 같이, 토탈 프레임(200)에 이러한 메인 칩 레이아웃(100) 들이 배치될 메인 칩 영역(202)을 정의한다. 여기서 메인 칩 영역(202)을 제외한 나머지 영역은 프레임 영역(frame region)(204)이다.
다음에 도 4에 도시한 바와 같이, 메인 칩 영역(202) 사이의 프레임 영역(204)에 테스트 패턴(TP; test pattern) 레이아웃(206) 및 공정 모니터링 패턴(monitoring pattern) 레이아웃(208)을 배치한다. 여기서 테스트 패턴 레이아웃(206)은 소자의 테스트에 이용되는 패턴으로 이해될 수 있다. 이때, 공정 모니터링 패턴 레이아웃(208)은 정렬키(alignment key), 오버레이 키(overlay key) 또는 오버레이 박스(overlay box) 또는 퓨즈 박스(fuse box)를 포함하는 레이아웃일 수 있다.
다음에 도 5에 도시한 바와 같이, 메인 칩 레이아웃 및 메인 칩 영역(202) 사이의 프레임 영역(204)에 배치된 테스트 패턴 레이아웃(206)및 공정 모니터링 패턴 레이아웃(208)이 형성된 영역을 제외한 공간(space)이 존재하는 토탈 프레임 영역을 메우는 더미 패턴(dummy pattern)(210)을 삽입한다. 그리고 다음에 토탈 프레임(200)에 대한 광 근접효과 보정(OPC)을 수행하고, 포토마스크를 형성한다. 여기서 토탈 프레임 영역을 메우는 더미 패턴(210)은 컴퓨터 연산장치 또는 미리 설정된 툴(tool)을 이용하여 자동으로 설치할 수 있다. 이때, 더미 패턴(210)은'曰'모 양으로 형성하며, 이와 같이 더미 패턴(210)의 모양을 '曰'모양으로 형성하는 것이 보다 더 더미패턴의 삽입 효율을 높일 수 있다. 더미 패턴(210)은 도 6 및 도 7에 도시한 바와 같이, 메인 칩 내부를 채우는 더미 패턴(210a) 및 메인 칩을 제외한 나머지 토탈 프레임 영역을 채우는 더미 패턴(210b)은 같은 크기로 형성하는 것이 바람직하다. 다음에 토탈 프레임을 이용하여 포토 공정을 수행한다. 이와 같은 토탈 프레임을 이용한 포토 공정은 이와 같은 OPC는 G-라인(435㎚ 파장), I-라인(365㎚ 파장), KrF(248㎚ 파장), ArF(193㎚ 파장), F2(157㎚ 파장), 전자빔(electron beam) 또는 이머전 리소그래피(immersion lithography)에 적용될 수 있다. 또는, TE, TM 및 X, Y 편광(polarization)을 이용한 리소그래피 과정 등에 응용될 수 있다.
이와 같이 토탈 프레임의 공간이 존재하는 모든 부분에 레이아웃을 배치하여 레이아웃 밀도를 균일하고 밀집되게 형성하여 공정을 안정화할 수 있다. 또한, 토탈 프레임을 메우는 더미 패턴을 형성함에 따라 메인 칩과 테스트 패턴의 밀도 차이를 감소시켜 임계치수 차이를 감소시킬 수 있다. 또한, 테스트 패턴의 식각 바이어스 감소를 통하여 포토공정의 마진을 향상시킬 수 있다. 또한, 공정 모니터링 패턴의 밀도를 향상시킬 수 있다.
지금까지 설명한 바와 같이, 본 발명에 따른 포토마스크 및 그 형성방법에 의하면, 공간이 존재하는 모든 부분에 레이아웃을 배치하여 레이아웃 밀도를 균일 하고 밀집되게 형성할 수 있다. 이에 따라 메인 칩과 테스트 패턴의 밀도 차이를 감소시켜 임계치수 차이를 감소시킬 수 있다. 또한, 테스트 패턴의 식각 바이어스 감소를 통하여 포토공정의 마진을 향상시킬 수 있다. 또한, 공정 모니터링 패턴의 밀도를 향상시킬 수 있다.

Claims (6)

  1. 토탈 프레임;
    상기 토탈 프레임 내에 배열되면서 인접하는 패턴 간에 소정 거리만큼 이격되어 배치된 메인 칩;
    상기 메인 칩 사이의 프레임 영역에 배치되어 있는 테스트 패턴;
    상기 메인 칩 사이의 프레임 영역에 배치되어 있는 모니터링 패턴; 및
    상기 토탈 프레임 전체를 채우는 더미 패턴을 포함하는 것을 특징으로 하는 포토마스크.
  2. 제1항에 있어서,
    상기 메인 칩과, 메인 칩을 제외한 나머지 프레임 영역을 채우는 더미 패턴의 크기가 같은 것을 특징으로 하는 포토마스크.
  3. 제1항에 있어서,
    상기 더미 패턴은'曰'모양으로 형성하는 것을 특징으로 하는 포토마스크.
  4. 메인 칩의 레이아웃을 설계하는 단계;
    상기 메인 칩의 레이아웃을 프레임에 배치하는 단계;
    상기 메인 칩이 배치된 영역을 제외한 프레임 영역에 모니터링 패턴 레이아 웃을 삽입하는 단계; 및
    상기 메인 칩 및 모니터링 패턴 레이아웃이 삽입된 토탈 프레임 전체를 메우는 더미 패턴을 삽입하는 단계; 및
    상기 토탈 프레임에 포토공정을 실시하여 포토마스크를 형성하는 단계를 포함하는 것을 특징으로 하는 포토마스크 형성방법.
  5. 제4항에 있어서,
    상기 메인 칩과, 메인 칩을 제외한 나머지 프레임 영역을 채우는 더미 패턴의 크기가 같은 것을 특징으로 하는 포토마스크 형성방법.
  6. 제4항에 있어서,
    상기 더미 패턴은'曰'모양으로 형성하는 것을 특징으로 하는 포토마스크 형성방법.
KR1020060138802A 2006-12-29 2006-12-29 포토마스크 및 그 형성방법 KR100801745B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020060138802A KR100801745B1 (ko) 2006-12-29 2006-12-29 포토마스크 및 그 형성방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060138802A KR100801745B1 (ko) 2006-12-29 2006-12-29 포토마스크 및 그 형성방법

Publications (1)

Publication Number Publication Date
KR100801745B1 true KR100801745B1 (ko) 2008-02-11

Family

ID=39342636

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060138802A KR100801745B1 (ko) 2006-12-29 2006-12-29 포토마스크 및 그 형성방법

Country Status (1)

Country Link
KR (1) KR100801745B1 (ko)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102044541A (zh) * 2009-10-15 2011-05-04 三菱电机株式会社 半导体装置及其制造方法
US8697568B2 (en) 2011-10-06 2014-04-15 Samsung Electronics Co., Ltd. Semiconductor chip including a plurality of chip areas and fabricating method thereof
KR20160109881A (ko) * 2015-03-13 2016-09-21 삼성전자주식회사 반도체 집적 회로 설계 방법
US11474426B2 (en) 2018-09-17 2022-10-18 Samsung Electronics Co., Ltd. Photomask for negative-tone development

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0346316A (ja) * 1989-07-14 1991-02-27 Oki Electric Ind Co Ltd レジストパターン形成方法
KR20000004534A (ko) * 1998-06-30 2000-01-25 김영환 반도체 소자의 셀 프로젝션 마스크(cpm) 제조방법

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0346316A (ja) * 1989-07-14 1991-02-27 Oki Electric Ind Co Ltd レジストパターン形成方法
KR20000004534A (ko) * 1998-06-30 2000-01-25 김영환 반도체 소자의 셀 프로젝션 마스크(cpm) 제조방법

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102044541A (zh) * 2009-10-15 2011-05-04 三菱电机株式会社 半导体装置及其制造方法
US8618604B2 (en) 2009-10-15 2013-12-31 Mitsubishi Electric Corporation Semiconductor device and method of manufacturing the same
US8697568B2 (en) 2011-10-06 2014-04-15 Samsung Electronics Co., Ltd. Semiconductor chip including a plurality of chip areas and fabricating method thereof
KR20160109881A (ko) * 2015-03-13 2016-09-21 삼성전자주식회사 반도체 집적 회로 설계 방법
KR102257031B1 (ko) * 2015-03-13 2021-05-27 삼성전자주식회사 반도체 집적 회로 설계 방법
US11474426B2 (en) 2018-09-17 2022-10-18 Samsung Electronics Co., Ltd. Photomask for negative-tone development

Similar Documents

Publication Publication Date Title
US7131102B2 (en) Full sized scattering bar alt-PSM technique for IC manufacturing in sub-resolution era
KR20090050699A (ko) 미세 패턴 제조 방법 및 반도체 소자의 제조 방법
WO2005103828A2 (en) System and method for fabricating contact holes
JP2006527398A (ja) レチクルを設計し、半導体素子をレチクルで作製する方法
US7859645B2 (en) Masks and methods of manufacture thereof
KR100801745B1 (ko) 포토마스크 및 그 형성방법
US20110191728A1 (en) Integrated circuit having line end created through use of mask that controls line end shortening and corner rounding arising from proximity effects
US20050026047A1 (en) Mask for reducing proximity effect
JP4790350B2 (ja) 露光用マスク及び露光用マスクの製造方法
US20070077504A1 (en) Method for OPC model generation
US6649452B2 (en) Method for manufacturing a lithographic reticle for transferring an integrated circuit design to a semiconductor wafer
KR20100025822A (ko) 마스크 레이아웃 분리 방법 및 이를 이용한 광 근접 보정 방법
KR101096191B1 (ko) 콘택홀 형성 방법
KR20120081653A (ko) 반도체 소자의 마스크 제조 방법
KR101096209B1 (ko) 반도체 소자의 제조 방법
US8841219B2 (en) Lithography processes utilizing extreme ultraviolet rays and methods of manufacturing semiconductor devices using the same
KR100843856B1 (ko) 미세 패턴 형성 방법
Shin et al. Model-based OPC for 0.13-um contacts using 248-nm Att PSM
KR100914296B1 (ko) 어시스트 패턴을 구비한 포토마스크 형성방법
KR100687868B1 (ko) 홀 패턴 어레이의 가장 자리 보상 방법
KR100880234B1 (ko) Ｏｐｃ 마스크 제조방법
KR20040006323A (ko) 레티클 제작 방법
KR20070033586A (ko) 이중노광을 이용한 미세 레지스트막패턴 형성방법
KR20130022677A (ko) 반도체 소자의 미세 패턴들의 배열을 형성하는 방법
Chou et al. The study of phase angle effects to wafer process window using 193-nm EAPSM in a 300-mm wafer manufacturing environment

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20101224

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee