KR100790294B1 - 반도체 소자의 제조 방법 - Google Patents

반도체 소자의 제조 방법 Download PDF

Info

Publication number
KR100790294B1
KR100790294B1 KR1020020069086A KR20020069086A KR100790294B1 KR 100790294 B1 KR100790294 B1 KR 100790294B1 KR 1020020069086 A KR1020020069086 A KR 1020020069086A KR 20020069086 A KR20020069086 A KR 20020069086A KR 100790294 B1 KR100790294 B1 KR 100790294B1
Authority
KR
South Korea
Prior art keywords
pattern
film
etching
oxide
layer
Prior art date
Application number
KR1020020069086A
Other languages
English (en)
Other versions
KR20040040804A (ko
Inventor
명정학
Original Assignee
동부일렉트로닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 동부일렉트로닉스 주식회사 filed Critical 동부일렉트로닉스 주식회사
Priority to KR1020020069086A priority Critical patent/KR100790294B1/ko
Publication of KR20040040804A publication Critical patent/KR20040040804A/ko
Application granted granted Critical
Publication of KR100790294B1 publication Critical patent/KR100790294B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
    • H01L21/28035—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32139—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer using masks

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Drying Of Semiconductors (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

절연 기판 위에 폴리 실리콘막, 산화막, 질화막을 차례로 형성하는 단계, 질화막 위에 제1 감광막 패턴을 형성하는 단계, 제1 감광막 패턴을 마스크로 하여 질화막 및 산화막을 경사 식각하여 질화막 패턴 및 산화막 패턴을 형성하는 단계, 제1 감광막 패턴을 제거하고, 경사 식각에 의해 노출된 산화막 패턴 위에 열 산화막을 형성하는 단계, 질화막 패턴을 제거하는 단계, 열산화막 및 질화막 패턴이 제거된 산화막 패턴 위에 제2 감광막을 도포하는 단계, 제2 감광막 및 산화막 패턴을 식각하여 게이트 마스크 패턴을 형성하는 단계, 게이트 마스크 패턴을 마스크로 하여 폴리 실리콘막을 식각함으로써 게이트선을 형성하는 단계를 포함하는 반도체 소자의 제조 방법.
반도체 소자, 게이트선, 산화막, 감광막

Description

반도체 소자의 제조 방법{Manufacturing method of semiconductor device}
도 1은 본 발명의 실시예에 따른 게이트선의 형성 방법을 도시한 단면도로서, 절연 기판 위에 폴리 실리콘막, 산화막, 질화막, 제1 감광막을 차례로 형성하는 것을 나타낸 단면도이고,
도 2는 도 1의 다음 단계로서, 제1 감광막 패턴을 형성하는 것을 나타낸 단면도이고,
도 3a 및 도 3b은 도 2의 다음 단계로서, 경사 식각을 하여 질화막 패턴 및 산화막 패턴을 형성하는 것을 나타낸 단면도이며, 도 3a는 산화막의 두께가 얇은 경우에 식각시 산화막 패턴간의 간격이 넓은 것을 나타낸 단면도이고, 도 3b는 산화막의 두께가 두꺼운 경우에 식각시 산화막 패턴간의 간격이 좁은 것을 나타낸 도면이다.
도 4a 및 도 4b는 도 3의 다음 단계로서, 도 4a는 얇은 열 산화막을 형성하는 것을 나타낸 단면도이며, 도 4b는 두꺼운 열 산화막을 형성하는 것을 나타낸 단면도이고,
도 5는 도 4a 및 도 4b의 다음 단계로서, 제2 감광막을 도포하는 것을 도시한 단면도이고,
도 6a 및 도 6b는 도 5의 다음 단계로서, 제2 감광막과 산화막 패턴을 식각 하여 게이트 마스크 패턴을 형성하는 것을 도시한 단면도이며, 특히, 도 6a는 제2 감광막과 산화막 패턴간의 식각 선택비가 높은 경우를 나타낸 것이고, 도 6b는 제2 감광막과 산화막 패턴간의 식각 선택비가 낮은 경우를 나타낸 것이다.
도 7은 도 6a 및 도 6b의 다음 단계로서, 게이트 마스크 패턴을 마스크로 게이트선을 형성하는 것을 도시한 단면도이고,
도 8은 도 7의 다음 단계로서, 게이트 마스크 패턴을 제거하여 게이트선을 형성하는 것을 도시한 단면도이다.
<도면의 주요부분에 대한 부호의 설명>
10 ; 절연 기판 20 ; 폴리 실리콘막
20a ; 게이트선 30a ; 산화막
40 ; 질화막 50a ; 제1 감광막 패턴
60 ; 열 산화막 70 ; 제2 감광막
80 ; 게이트 마스크 패턴
본 발명은 반도체 소자의 제조 방법에 관한 것으로, 특히 게이트선의 형성 방법에 관한 것이다.
최근의 반도체 소자의 고집적화와 속도 향상을 위해서는 미세 선폭화가 선행되어야 한다. 특히, 게이트선의 미세 선폭화를 위해서는 마스크의 미세화가 필수이 나, 게이트선 폭을 미세화하기 위해서는 새로운 노광원이나 노광 장치의 개발이 뒤따라야 되고, 마스크로 사용되어지는 감광막의 두께를 낮추는 것도 필요하다.
그러나, 감광막의 두께를 감소시키는 것은 식각 공정시 공정 마진에 영향을 주어 경우에 따라서는 제품의 품질에 심각한 손상을 주거나 미세 선폭을 형성하는 데 한계점이 되기도 한다.
본 발명은 상기 문제점을 해결하기 위한 것으로서, 0.1㎛ 이하의 게이트선을 형성하고, 식각 공정에서의 공정 마진을 확보할 수 있는 반도체 소자의 제조 방법을 제공하는 데 목적이 있다.
상기 목적을 달성하기 위하여 본 발명은, 절연 기판 위에 폴리 실리콘막, 산화막, 질화막을 차례로 형성하는 단계, 상기 질화막 위에 제1 감광막 패턴을 형성하는 단계, 상기 제1 감광막 패턴을 마스크로 하여 상기 질화막 및 산화막을 경사 식각하여 질화막 패턴 및 산화막 패턴을 형성하는 단계, 상기 제1 감광막 패턴을 제거하고, 경사 식각에 의해 노출된 상기 산화막 패턴 위에 열 산화막을 형성하는 단계, 상기 질화막 패턴을 제거하는 단계, 상기 열산화막 및 상기 질화막 패턴이 제거된 산화막 패턴 위에 제2 감광막을 도포하는 단계, 상기 제2 감광막 및 산화막 패턴을 식각하여 게이트 마스크 패턴을 형성하는 단계, 상기 게이트 마스크 패턴을 마스크로 하여 상기 폴리 실리콘막을 식각함으로써 게이트선을 형성하는 단계를 포함한다.
또한, 상기 제1 감광막 패턴은 상기 게이트선과 교대로 배치된다.
또한, 상기 질화막 및 산화막을 경사 식각하는 단계는 상기 폴리 실리콘막이 노출되기 전에 식각을 멈춘다.
또한, 상기 질화막 패턴 및 산화막 패턴을 경사 식각하는 단계는 건식 식각 방법을 이용한다.
또한, 상기 게이트 마스크 패턴을 형성하는 단계는 상기 열 산화막의 두께를 조절하여 상기 제2 감광막 및 산화막 패턴을 식각함으로써 상기 게이트선의 폭을 조정한다.
또한, 상기 열 산화막의 두께가 두꺼울수록 상기 게이트선의 폭이 좁아진다. 또한, 상기 게이트 마스크 패턴을 형성하는 단계는 상기 제2 감광막 및 산화막 패턴의 식각 선택비를 조절하여 상기 제2 감광막 및 산화막 패턴을 식각함으로써 상기 게이트선의 폭을 조정한다.
또한, 상기 제2 감광막 및 산화막 패턴의 식각 선택비가 낮을수록 상기 게이트선의 폭이 좁아진다.
또한, 상기 게이트 마스크 패턴을 형성하는 단계는 건식 식각 방법을 이용한다.
또한, 상기 질화막 패턴을 제거하는 단계는 상기 질화막 패턴을 제거하기 전에 상기 질화막 패턴 위를 산화막 제거물질로 처리하는 단계를 더 포함한다.
또한, 상기 산화막 패턴의 두께는 상기 게이트선 폭이 좁을수록 두껍게 형성한다.
이하 첨부된 도면을 참조하여 본 발명에 따른 바람직한 일 실시예를 상세하게 설명하면 다음과 같다.
도 1을 참조하면, 본 발명의 일 실시예에 따른 반도체 소자의 제조 방법은 우선 절연 기판(10) 위에 폴리 실리콘막(20)을 증착한다. 그리고 폴리 실리콘막(20) 위에 산화막(30)을 증착한다. 이 때, 증착되는 산화막(30)의 두께(d1)는 나중에 형성될 게이트선(20a)의 폭(d3)에 따라 다르게 형성한다. 도 1에서 점선으로 도시된 부분이 나중에 형성될 게이트선(20a)이다. 즉, 형성될 게이트선 폭(d3)이 좁을수록 산화막(30)의 두께(d1)는 두껍게 형성한다. 이는 상세히 설명한다.
도 3a 및 도 3b에 도시된 바와 같이, 후술할 산화막(30)의 경사 식각 공정에서 산화막의 두께(d1)에 따라 식각 경사각(θ)은 변화 없으나, 산화막의 두께(d1)가 두꺼울수록 산화막 패턴간의 간격(d2)은 좁아진다. 도 3a는 산화막(30)의 두께(d1)가 얇은 경우에 식각시 산화막 패턴(30a)간의 간격(d2)이 넓은 것을 나타낸 도면이고, 도 3b는 산화막(30)의 두께(d1)가 두꺼운 경우에 식각시 산화막 패턴(30a)간의 간격(d2)이 좁아진 것을 나타낸 도면이다.
그리고, 도 6a 및 6b에 도시한 바와 같이, 후술할 게이트 마스크 패턴(80)의 형성은 제2 감광막(70) 및 산화막 패턴(30a)의 식각 선택비에 의해 형성된다. 따라서 산화막(30)의 두께가 두꺼운 경우에는 많은 양의 산화막 패턴(30a)이 식각되므로 제2 감광막(70)도 많이 식각되나, 산화막(30)의 두께가 얇은 경우에는 적은 양의 산화막 패턴(30a)이 식각되므로 제2 감광막(70)도 조금 식각된다. 따라서, 산화막의 두께(d1)가 두꺼운 경우에 게이트 마스크 패턴(80)의 폭은 작아지므로, 산화 막 패턴(30a)사이에 형성되는 게이트선의 폭(d3)은 좁아진다.
다음으로, 산화막(30) 위에 질화막(40)을 증착한다. 그리고 질화막(40) 위에 제1 감광막(50)을 도포한다.
다음으로, 도 2에 도시된 바와 같이, 도포된 제1 감광막(50)을 노광 , 현상함으로써 제1 감광막 패턴(50a)을 형성한다. 제1 감광막 패턴(50a)은 나중에 형성될 게이트선(20a)과 엇갈리도록 형성한다. 즉, 나중에 형성될 게이트선(20a)에 대응되는 질화막(40)이 노출되도록 제1 감광막 패턴(50a)을 형성한다. 도 2에서 점선으로 도시된 부분이 나중에 형성될 게이트선(20a)이다.
그리고, 도 3a 및 도 3b에 도시된 바와 같이, 제1 감광막 패턴(50a)을 마스크로 하여 질화막(40) 및 산화막(30)을 식각하여 질화막 패턴(40a) 및 산화막 패턴(30a)을 형성한다. 이 경우에 건식 식각 방법을 이용한다. 이 경우 질화막(40)과 산화막(30)은 식각 선택비의 차이나 식각에 사용되는 플라즈마의 재료, 힘 등에 의해 경사 식각된다. 질화막(40) 및 산화막(30)을 경사 식각하는 경우에 산화막(30) 아래의 폴리 실리콘막(20)이 노출되지 않도록 경사 식각한다. 즉, 도 3a 및 도 3b에서 d2에 해당되는 부분의 산화막(30)은 얇은 두께로 남도록 식각한다. 이는 d2 아래에 형성될 게이트선(20a)을 후속 식각 공정에서 보호하기 위함이다.
그리고, 경사 식각에 의해 노출된 산화막(30)은 게이트선(20a)을 형성하기 위한 게이트 마스크 패턴으로 이용된다.
다음으로, 도 4a 및 도 4b에 도시된 바와 같이, 제1 감광막 패턴(50a)을 제거한다. 그리고 잔류의 제1 감광막을 제거하기 위해 세정 공정을 시행한다. 그리고, 열 산화막 성장 방법으로 열 산화막(60)을 형성한다. 이 경우에 질화막 패턴(40a) 위에는 열 산화막(60)이 거의 형성되지 않는다. 따라서, 경사 식각에 의해 노출된 산화막 패턴(30a) 위에 열 산화막(60)이 형성된다. 열 산화막(60)을 성장시키는 것은 첫째, 질화막 패턴(40a)을 습식 식각으로 제거할 경우에 산화막 패턴(30a)을 보호하기 위함이다. 경사 식각에 의해 노출된 산화막 패턴(30a)은 식각시 플라즈마에 의해 손상을 받아 질화막 패턴(40a)의 습식 식각시 손상될 우려가 있기 때문에 별도의 열 산화막(60)을 성장시키는 것이다. 둘째, 나중에 형성될 게이트선(20a)의 폭(d3) 조절을 용이하게 하기 위함이다. 즉, 열 산화막(60)의 두께(d4)가 두꺼울수록 형성될 게이트선의 폭(d3)이 좁아진다. 도 4a는 열 산화막의 두께(d4)가 얇은 경우에 형성되는 게이트선(20a)을 나타내고, 도 4b는 열 산화막의 두께(d4)가 두꺼운 경우에 형성되는 게이트선(20a)을 나타낸다.
그리고, 습식 식각에 의해 질화막 패턴(40a)을 제거한다. 그리고, 질화막 패턴(40a)을 제거하기 전에 질화막 패턴(40a) 위를 산화막 제거물질로 처리한 후 질화막 패턴(40a)을 제거하는 것이 바람직하다. 이는 질화막 패턴(40a)위에 미세하게 성장했을 산화막을 제거하여 질화막 패턴(40a)의 제거가 용이하게 되도록 하기 위함이다.
그리고, 도 5에 도시된 바와 같이, 질화막 패턴(40a)이 제거된 산화막 패턴(30a) 위에 제2 감광막(70)을 도포한다.
그리고, 도 6a 및 도 6b에 도시된 바와 같이, 상기 제2 감광막(70) 및 산화 막 패턴(30a)을 식각하여 게이트 마스크 패턴(80)을 형성한다. 이 경우에 건식 식각 방법을 이용한다.
이러한 게이트 마스크 패턴(80)은 제2 감광막(70) 및 산화막 패턴(30a)의 식각 선택비에 의해 형성된다. 즉, 제2 감광막(70)의 식각율은 산화막 패턴(30a)의 식각율보다 낮다. 따라서, 열 산화막(60)이 형성되어 있지 않은 산화막 패턴(30a)은 대부분 식각되어 폴리 실리콘막(20)이 노출된다. 그러나, 열 산화막(60)이 형성되어 있는 부분 위에 형성된 제2 감광막(70)은 소정 깊이 만큼만 식각되어서 게이트 마스크 패턴(80)이 형성된다.
이 경우, 상기 제2 감광막(70) 및 산화막 패턴(30a)의 식각 선택비를 조절함으로써 게이트선(20a)의 폭(d3)을 조정할 수 있다. 즉, 제2 감광막(70) 및 산화막 패턴(30a)의 식각 선택비가 낮을수록 식각율의 차이가 적어지므로 게이트선(20a)의 폭(d3)이 좁아진다. 도 6a는 제2 감광막(70) 및 산화막 패턴(30a)의 식각 선택비가 높은 경우 형성되는 게이트 마스크 패턴(80) 및 게이트선(20a)을 나타내고, 도 6b는 제2 감광막(70) 및 산화막 패턴(30a)의 식각 선택비가 낮은 경우 형성되는 게이트 마스크 패턴(80) 및 게이트선(20a)을 나타낸다.
다음으로, 도 7에 도시된 바와 같이, 게이트 마스크 패턴(80)을 마스크로 하여 폴리 실리콘막(20)을 식각하고, 도 8에 도시된 바와 같이, 게이트 마스크 패턴(80)을 제거하여 게이트선(20a)을 형성한다.
본 발명은 첨부된 도면에 도시된 일 실시예를 참고로 설명되었으나 이는 예시적인 것에 불과하며, 당해 기술분야에서 통상의 지식을 가진 자라면 이로부터 다 양한 변형 및 균등한 타 실시예가 가능하다는 점을 이해할 수 있을 것이다. 따라서, 본 발명의 진정한 보호범위는 첨부된 청구범위에 의해서만 정해져야 할 것이다.
본 발명에 따른 반도체 소자의 제조 방법은 식각 공정에서의 공정 마진에 관계없이 0.1㎛ 이하의 미세 선폭의 게이트선 형성이 가능하고, 제2 감광막과 산화막의 식각 선택비를 조절함으로써 게이트선 폭의 조절이 용이하다는 장점이 있다.
또한, 미세 선폭의 게이트선의 형성을 위해 새로운 노광 장비나 식각 장비가 불필요하다는 장점이 있다.

Claims (11)

  1. 절연 기판 위에 폴리 실리콘막, 산화막, 질화막을 차례로 형성하는 단계,
    상기 질화막 위에 제1 감광막 패턴을 형성하는 단계,
    상기 제1 감광막 패턴을 마스크로 하여 상기 질화막 및 산화막을 경사 식각하여 질화막 패턴 및 산화막 패턴을 형성하는 단계,
    상기 제1 감광막 패턴을 제거하고, 경사 식각에 의해 노출된 상기 산화막 패턴 위에 열 산화막을 형성하는 단계,
    상기 질화막 패턴을 제거하는 단계,
    상기 열산화막 및 상기 질화막 패턴이 제거된 산화막 패턴 위에 제2 감광막을 도포하는 단계,
    상기 제2 감광막 및 산화막 패턴을 식각하여 게이트 마스크 패턴을 형성하는 단계,
    상기 게이트 마스크 패턴을 마스크로 하여 상기 폴리 실리콘막을 식각함으로써 게이트선을 형성하는 단계를 포함하는 반도체 소자의 제조 방법.
  2. 제1항에서,
    상기 제1 감광막 패턴은 상기 게이트선과 교대로 배치되는 반도체 소자의 제조 방법.
  3. 제2항에서,
    상기 질화막 및 산화막을 경사 식각하는 단계는 상기 폴리 실리콘막이 노출되기 전에 식각을 멈추는 반도체 소자의 제조 방법.
  4. 제3항에서,
    상기 질화막 패턴 및 산화막 패턴을 경사 식각하는 단계는 건식 식각 방법을 이용하는 반도체 소자의 제조 방법.
  5. 제1항에서,
    상기 게이트 마스크 패턴을 형성하는 단계는 상기 열 산화막의 두께를 조절하여 상기 제2 감광막 및 산화막 패턴을 식각함으로써 상기 게이트선의 폭을 조정하는 반도체 소자의 제조 방법.
  6. 제5항에서,
    상기 열 산화막의 두께가 두꺼울수록 상기 게이트선의 폭이 좁아지는 반도체 소자의 제조 방법.
  7. 제1항에서,
    상기 게이트 마스크 패턴을 형성하는 단계는 상기 제2 감광막 및 산화막 패턴의 식각 선택비를 조절하여 상기 제2 감광막 및 산화막 패턴을 식각함으로써 상 기 게이트선의 폭을 조정하는 반도체 소자의 제조 방법.
  8. 제7항에서,
    상기 제2 감광막 및 산화막 패턴의 식각 선택비가 낮을수록 상기 게이트선의 폭이 좁아지는 반도체 소자의 제조 방법.
  9. 제5항 또는 제7항에서,
    상기 게이트 마스크 패턴을 형성하는 단계는 건식 식각 방법을 이용하는 반도체 소자의 제조 방법.
  10. 제1항에서,
    상기 질화막 패턴을 제거하는 단계는 상기 질화막 패턴을 제거하기 전에 상기 질화막 패턴 위를 산화막 제거물질로 처리하는 단계를 더 포함하는 반도체 소자의 제조 방법.
  11. 제1항에서,
    상기 산화막 패턴의 두께는 상기 게이트선 폭이 좁을수록 두껍게 형성하는 반도체 소자의 제조 방법.
KR1020020069086A 2002-11-08 2002-11-08 반도체 소자의 제조 방법 KR100790294B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020020069086A KR100790294B1 (ko) 2002-11-08 2002-11-08 반도체 소자의 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020020069086A KR100790294B1 (ko) 2002-11-08 2002-11-08 반도체 소자의 제조 방법

Publications (2)

Publication Number Publication Date
KR20040040804A KR20040040804A (ko) 2004-05-13
KR100790294B1 true KR100790294B1 (ko) 2007-12-31

Family

ID=37338068

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020020069086A KR100790294B1 (ko) 2002-11-08 2002-11-08 반도체 소자의 제조 방법

Country Status (1)

Country Link
KR (1) KR100790294B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101158391B1 (ko) * 2005-12-22 2012-06-22 매그나칩 반도체 유한회사 반도체 소자의 게이트 형성방법

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03253028A (ja) * 1990-03-01 1991-11-12 Fujitsu Ltd 半導体装置の製造方法
KR960026303A (ko) * 1994-12-29 1996-07-22 김주용 미세패턴 형성방법
JP2000315661A (ja) * 1999-04-28 2000-11-14 Mitsubishi Electric Corp 半導体装置の製造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03253028A (ja) * 1990-03-01 1991-11-12 Fujitsu Ltd 半導体装置の製造方法
KR960026303A (ko) * 1994-12-29 1996-07-22 김주용 미세패턴 형성방법
JP2000315661A (ja) * 1999-04-28 2000-11-14 Mitsubishi Electric Corp 半導体装置の製造方法

Also Published As

Publication number Publication date
KR20040040804A (ko) 2004-05-13

Similar Documents

Publication Publication Date Title
US6764946B1 (en) Method of controlling line edge roughness in resist films
US20050118531A1 (en) Method for controlling critical dimension by utilizing resist sidewall protection
KR100790294B1 (ko) 반도체 소자의 제조 방법
JPH07209853A (ja) 位相反転マスクの製造方法
JP3585039B2 (ja) ホール形成方法
KR950014945B1 (ko) 반도체소자의 미세패턴 형성방법
KR100431991B1 (ko) 레티클 및 이를 이용한 반도체소자의 제조방법
KR100256809B1 (ko) 반도체 소자의 콘택홀 형성방법
KR100390912B1 (ko) 반도체 소자의 콘택홀 형성방법
KR100336766B1 (ko) 모스 트랜지스터 제조방법
KR19980084300A (ko) 반사억제막을 이용한 소자분리막 형성방법
KR100370159B1 (ko) 반도체 소자의 제조방법
KR0179339B1 (ko) 감광막패턴 형성방법
KR19980048210A (ko) 반도체 장치의 미세 패턴 형성 방법
KR970009826B1 (ko) 하프톤(Half-Tone)형 위상반전마스크 형성방법
KR100557980B1 (ko) 포토 레지스트 레슨방법
KR0144229B1 (ko) 반도체 소자의 미세 콘택 형성 방법
KR19990011634A (ko) 반도체장치의 반사방지막을 이용한 패턴 형성방법
KR100352492B1 (ko) 미세회로 형성방법
JPH10214773A (ja) 半導体装置の製造方法
KR100248345B1 (ko) 반도체 소자의 금속 배선 형성 방법
JP2913987B2 (ja) 半導体装置の製造方法
KR100202657B1 (ko) 트랜지스터의 제조방법
KR100314738B1 (ko) 반도체소자의게이트전극형성방법
KR960006564B1 (ko) 반도체 소자의 미세 패턴 형성방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20111121

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee