KR19980055938A - 반도체 소자의 감광막 패턴 형성방법 - Google Patents
반도체 소자의 감광막 패턴 형성방법 Download PDFInfo
- Publication number
- KR19980055938A KR19980055938A KR1019960075175A KR19960075175A KR19980055938A KR 19980055938 A KR19980055938 A KR 19980055938A KR 1019960075175 A KR1019960075175 A KR 1019960075175A KR 19960075175 A KR19960075175 A KR 19960075175A KR 19980055938 A KR19980055938 A KR 19980055938A
- Authority
- KR
- South Korea
- Prior art keywords
- pattern
- reticle
- photosensitive film
- forming
- semiconductor device
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
- G03F7/70—Microphotolithographic exposure; Apparatus therefor
- G03F7/70425—Imaging strategies, e.g. for increasing throughput or resolution, printing product fields larger than the image field or compensating lithography- or non-lithography errors, e.g. proximity correction, mix-and-match, stitching or double patterning
- G03F7/70466—Multiple exposures, e.g. combination of fine and coarse exposures, double patterning or multiple exposures for printing a single feature
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
- G03F7/004—Photosensitive materials
- G03F7/09—Photosensitive materials characterised by structural details, e.g. supports, auxiliary layers
- G03F7/095—Photosensitive materials characterised by structural details, e.g. supports, auxiliary layers having more than one photosensitive layer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
- H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
- H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
- H01L21/0274—Photolithographic processes
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Architecture (AREA)
- Structural Engineering (AREA)
- Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
Abstract
본 발명은 반도체 소자의 감광막 패턴 형성방법에 관한 것으로, 레티클 상에 수직방향의 라인패턴을 형성하고, 다른 레티클 상에 수평방향의 라인패턴을 형성한 후 상기 각각의 레티클을 이용하여 웨이퍼 상에 형성된 감광막을 각각 노광한 후 현상하여 양호한 감광막 패턴를 얻을 수 있는 효과가 있다.
Description
본 발명은 감광막 패턴 형성방법에 관한 것으로 특히, 콘택홀 또는 필러(Pillar) 패턴 형성시 마스크로 사용되는 감광막 패턴을 형성하기 위한 반도체 소자의 감광막 패턴 형성방법에 관한 것이다.
일반적으로 소자가 고집적화됨에 따라 디자인 룰(Design Rule)이 작아지고 콘택홀 또는 콘택홀의 반대 형상인 필러패턴의 크기도 점점 작아지고 있다. 종래에는 반도체 제조 공정중 리소그래피(Lithography)에서 콘택홀 또는 필러 패턴을 형성시키기 위하여 콘택홀 또는 필러패턴이 형성된 레티클을 이용하여 웨이퍼 상에 형성된 감광막을 패터닝하였다. 이때, 형성되는 감광막 패턴은 손실 등으로 인하여 실제로 웨이퍼 상에 형성되는 콘택홀 또는 필러패턴 형상은 경사(Slope)를 갖게 되므로써 정확한 크기의 임계치수 조절이 어렵게 되는 문제가 있다.
따라서 본 발명은 레티클 상에 수직방향의 라인패턴을 형성하고, 다른 레티클 상에 수평방향의 라인패턴을 형성한 후 상기 각각의 레티클을 이용하여 웨이퍼 상에 형성된 감광막을 각각 노광한 후 현상하여 보다 양호한 감광막 패턴을 얻을 수 있는 반도체 소자의 감광막 패턴 형성방법을 제공하는 것을 그 목적으로 한다.
상술한 목적을 실현하기 위한 본 발명에 따른 감광막 패턴 형성방법은 웨이퍼 상에 감광막을 형성하는 단계와, 제 1 레티클을 이용하여 감광막 상에 1차 노광을 실시하는 단계와, 제 2 레티클을 이용하여 감광막 상에 2차 노광을 실시하는 단계와, 감광막 상에 현상공정을 실시하여 감광막 패턴을 형성하는 단계로 이루어지며 상기 제 1 레티클은 기판 상에 일측방향으로 라인패턴이 다수개 형성되고, 상기 제 2 레티클은 제 1 레티클에 형성된 다수개의 라인패턴의 일측방향과 직각방향이 되도록 라인패턴이 다수개 형성된다. 그리고, 상기 제 1 레티클을 이용한 감광막의 1차 노광은 전체 감광막 두께의 1/2 깊이로 노광된다.
도 1a 및 1b는 라인패턴이 서로 직각이 되도록 형성된 각각의 레티클을 도시한 평면도.
도 2a 및 2b는 도 1a 및 1b에 각각 형성된 레티클을 사용하여 감광막을 노광한 상태를 도시한 소자의 단면도.
도 3은 제 1 및 제 2 레티클을 이용하여 웨이퍼 상에 감광막 패턴을 형성한 평면도.
* 도면의 주요 부분에 대한 부호의 설명 *
1A 및 1B : 기판2 : 웨이퍼
4 : 감광막4A 및 4B : 노광부분
4C : 감광막 패턴
이하, 본 발명에 따른 감광막 패턴 형성방법을 첨부한 도면을 참조하여 상세히 설명하면 다음과 같다.
먼저, 본 실시예의 설명을 간략화 하기 위하여 웨이퍼 상에 콘택홀을 형성하기 위한 감광막 패턴을 형성하는 방법을 설명하기로 한다. 도 1a 및 1b는 라인패턴이 서로 직각이 되도록 형성된 각각의 레티클을 도시한 평면도이다.
도 1a는 기판(1A) 상에 라인패턴(5A)이 일측방향으로 다수개 형성된 제 1 레티클을 도시하고 있으며 웨이퍼(2) 상에 형성될 콘택홀의 일측방향으로의 간격과 일치하도록 형성된다.
도 1b는 제 1 레티클에 형성된 라인패턴(5A)의 일측방향과 직각방향이 되도록 기판(1B)에 라인패턴(5B)이 다수개 형성된 제 2 레티클을 도시하고 있으며 웨이퍼(2) 상에 형성될 콘택홀의 일측방향과 직각방향으로의 간격과 일치하도록 형성된다. 상기 제 1 및 제 2 레티클에 형성된 라인패턴(5A 및 5B)의 각도는 각가 0°및 90° 또는 45° 및 135°로서 직각이 된다.
도 2a는 웨이퍼(2) 상에 형성된 감광막(4)을 도 1a에 도시한 바와 같이 제 1 레티클을 이용하여 1차 노광한 상태를 도시한다. 4A는 감광막(4)이 1차 노광된 부분을 도시하며 전체 감광막 두께의 1/2 깊이만큼 노광된다.
도 2b는 웨이퍼(2) 상의 노광된 감광막(4)을 도 1b에 도시한 바와 같은 제 2 레티클을 이용하여 2차 노광한 상태를 도시한다. 4B는 감광막(4)이 2차 노광된 부분을 도시한다. 화살표 A로 도시된 부분의 감광막(4)은 현상공정을 거쳐 완전히 제거될 부분으로써 웨이퍼(2) 상의 콘택홀이 형성될 부분을 나타낸다.
도 3은 제 1 및 제 2 레티클을 이용하여 웨이퍼(2) 상에 형성된 감광막(4)에 각각 1차 및 2차 노광공정을 실시한 후 현상공정으로 제거하여 감광막 패턴(4C)을 형성한 상태를 도시한다. 화살표 B로 도시된 부분은 2번의 노광공정에 의해 감광막(4)이 완전히 제거되어 웨이퍼(2)의 표면이 노출된 상태를 나타낸다.
본 실시예에서는 설명의 간략화를 위하여 콘택홀을 형성하는 경우의 예를 설명하였으나 본 발명은 이것에 한정되는 것은 아니다. 즉, 필러패턴을 형성하는 경우도 상술한 바와 동일하다.
상술한 바와 같이 본 발명에 의하면 레티클 상에 수직방향의 라인패턴을 형성하고, 다른 레티클 상에 수평방향의 라인패턴을 형성한 후 상기 각각의 레티클을 이용하여 웨이퍼 상에 형성된 감광막을 각각 노광한 후 현상하여 양호한 감광막 패턴을 얻을 수 있는 효과가 있다.
Claims (7)
- 반도체 소자의 감광막 패턴 형성방법에 있어서,웨이퍼 상에 감광막을 형성하는 단계와,제 1 레티클을 이용하여 감광막 상에 1차 노광을 실시하는 단계와,제 2 레티클을 이용하여 감광막 상에 2차 노광을 실시하는 단계와,감광막 상에 현상공정을 실시하여 감광막 패턴을 형성하는 단계로 이루어지는 것을 특징으로 하는 반도체 소자의 감광막 패턴 형성방법.
- 제 1 항에 있어서,상기 제 1 레티클은 기판 상에 일측방향으로 라인패턴이 다수개 형성되는 것을 특징으로 하는 반도체 소자의 감광막 패턴 형성방법.
- 제 1 항에 있어서,상기 제 2 레티클은 제 1 레티클에 형성된 다수개의 라인패턴의 일측방향과 직각방향이 되도록 라인패턴이 다수개 형성되는 것을 특징으로 하는 반도체 소자의 감광막 패턴 형성방법.
- 제 1 항에 있어서,상기 제 1 및 제 2 레티클은 각각 0°및 90°의 각도로 형성된 라인패턴을 갖는것을 특징으로 하는 반도체 소자의 감광막 패턴 형성방법.
- 제 1 항에 있어서,상기 제 1 및 제 2 레티클은 각각 45°및 135°의 각도로 형성된 라인패턴을 갖는 것을 특징으로 하는 반도체 소자의 감광막 패턴 형성방법.
- 제 1 항에 있어서,상기 제 1 레티클을 이용한 감광막의 1차 노광은 전체 감광막 두께의 1/2 깊이로 노광되는 것을 특징으로 하는 반도체 소자의 감광막 패턴 형성방법.
- 제 1 항에 있어서,상기 감광막 패턴은 콘택홀 및 필러패턴 중 어느 하나의 패턴인 것을 특징으로 하는 반도체 소자의 감광막 패턴 형성방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019960075175A KR100436771B1 (ko) | 1996-12-28 | 1996-12-28 | 반도체소자의감광막패턴형성방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019960075175A KR100436771B1 (ko) | 1996-12-28 | 1996-12-28 | 반도체소자의감광막패턴형성방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR19980055938A true KR19980055938A (ko) | 1998-09-25 |
| KR100436771B1 KR100436771B1 (ko) | 2004-08-06 |
Family
ID=37348883
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019960075175A KR100436771B1 (ko) | 1996-12-28 | 1996-12-28 | 반도체소자의감광막패턴형성방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100436771B1 (ko) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN109116674A (zh) * | 2017-06-22 | 2019-01-01 | 华邦电子股份有限公司 | 光罩组及其光刻方法 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR960006823B1 (ko) * | 1992-12-10 | 1996-05-23 | 삼성전자주식회사 | 마스크패턴 및 이를 사용한 미세패턴의 형성방법 |
-
1996
- 1996-12-28 KR KR1019960075175A patent/KR100436771B1/ko not_active IP Right Cessation
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN109116674A (zh) * | 2017-06-22 | 2019-01-01 | 华邦电子股份有限公司 | 光罩组及其光刻方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR100436771B1 (ko) | 2004-08-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR0128828B1 (ko) | 반도체 장치의 콘택홀 제조방법 | |
| KR19980025511A (ko) | 스티칭 노광 공정에 사용되는 마스크 | |
| US6306558B1 (en) | Method of forming small contact holes using alternative phase shift masks and negative photoresist | |
| US6387596B2 (en) | Method of forming resist images by periodic pattern removal | |
| KR100436771B1 (ko) | 반도체소자의감광막패턴형성방법 | |
| KR970018110A (ko) | 반도체장치의 패턴 형성방법 | |
| KR100516747B1 (ko) | 반도체소자의 미세패턴 형성방법 | |
| KR100772090B1 (ko) | 반도체 제조용 노광 마스크의 제조방법 | |
| KR100278917B1 (ko) | 반도체 소자의 콘택 마스크 제조방법 | |
| KR20040046702A (ko) | 이중 노광을 이용한 반도체 소자의 미세 패턴 형성방법 | |
| KR100854453B1 (ko) | 게이트 공정 마진 개선을 위한 레이아웃 및 이를 이용한 게이트 패턴 형성 방법 | |
| KR0144925B1 (ko) | 레티클 및 그를 이용한 반도체장치 제조방법 | |
| KR0165465B1 (ko) | 단차를 갖는 구조물상에 균일한 콘택형성방법 | |
| KR20060086611A (ko) | 반도체 소자의 미세 패턴 형성 방법 | |
| KR20000045425A (ko) | 반도체 소자의 미세패턴 형성방법 | |
| KR0134169Y1 (ko) | 마스크 패턴 | |
| KR19990070859A (ko) | 오버레이 측정 타겟 및 이의 제조방법 | |
| KR100480811B1 (ko) | 노광 마스크 및 그를 이용한 노광 방법 | |
| KR100569537B1 (ko) | 반도체소자의 포토레지스트 패턴 형성방법 | |
| KR101120167B1 (ko) | 반도체 소자의 미세 패턴 형성 방법 | |
| KR0125294B1 (ko) | 반도체 장치의 콘택홀 제조장치 | |
| KR100216675B1 (ko) | 사진식각 공정시의 바이어스 점검 방법 | |
| KR20040013190A (ko) | 반도체 장치의 패턴형성방법 | |
| KR100212011B1 (ko) | 패턴 형성용 마스크 및 이를 이용한 노광방법 | |
| KR100855264B1 (ko) | 포토 공정 마진 개선방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20130524 Year of fee payment: 10 |
|
| FPAY | Annual fee payment |
Payment date: 20140519 Year of fee payment: 11 |
|
| LAPS | Lapse due to unpaid annual fee |