KR0144925B1 - 레티클 및 그를 이용한 반도체장치 제조방법 - Google Patents

레티클 및 그를 이용한 반도체장치 제조방법

Info

Publication number
KR0144925B1
KR0144925B1 KR1019950002250A KR19950002250A KR0144925B1 KR 0144925 B1 KR0144925 B1 KR 0144925B1 KR 1019950002250 A KR1019950002250 A KR 1019950002250A KR 19950002250 A KR19950002250 A KR 19950002250A KR 0144925 B1 KR0144925 B1 KR 0144925B1
Authority
KR
South Korea
Prior art keywords
reticle
semiconductor device
alignment key
equipment
key pattern
Prior art date
Application number
KR1019950002250A
Other languages
English (en)
Other versions
KR960032580A (ko
Inventor
남인호
Original Assignee
김광호
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김광호, 삼성전자주식회사 filed Critical 김광호
Priority to KR1019950002250A priority Critical patent/KR0144925B1/ko
Publication of KR960032580A publication Critical patent/KR960032580A/ko
Application granted granted Critical
Publication of KR0144925B1 publication Critical patent/KR0144925B1/ko

Links

Classifications

    • GPHYSICS
    • G03PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03FPHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F1/00Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
    • G03F1/38Masks having auxiliary features, e.g. special coatings or marks for alignment or testing; Preparation thereof
    • G03F1/42Alignment or registration features, e.g. alignment marks on the mask substrates

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)

Abstract

반도체 장치 제조에 사용되는 레티클(reticle) 및 그를 이용한 반도체장치 제조방법에 관하여 개시되어 있다. 반도체 장치를 제조하기 위한 사진공정에 사용되는 레티클(reticle)에 있어서, 하나의 레티클에 두 가지 이상의 장비에 필요한 얼라인 키 패턴(align key pattern)을 구비한다. 사진공정시 두 가지 이상의 장비를 호환성있게 사용할 수 있으므로, 각 장비의 특성을 살려서 특정 사진공정의 특징에 맞는 효율적인 공정 진행이 가능하다.

Description

레티클(reticle) 및 그를 이용한 반도체장치 제조방법
제1도는 종래 레티클 형태의 일 예로 니콘(Nikon)사의 i-라인 스테퍼를 사용하는 경우 얼라인 키 패턴을 도시한 레이아웃도.
제2도는 종래 레티클 형태의 다른 일 예로 SVG사의 MSII를 사용하는 경우 얼라인 키 패턴을 도시한 레이아웃도.
제3도는 본 발명에 의한 레티클 형태의 일 실시로 Nikon사의 i-라인 스테퍼와 SVG사의 MSII를 호환성있게 사용하는 경우 얼라인 키 패턴을 도시한 레이아웃도.
제4도는 본 발명에 의한 레티클로 첫 번째 사진공정을 진행한 경우 웨이퍼상에 형성되는 패턴을 도시한 개략도.
본 발명은 반도체장치 제조에 사용되는 레티클(reticle) 및 그를 이용한 반도체장치 제조방법에 관한 것으로, 특히 서로 다른 사진공정 장비를 호환성 있게 사용할 수 있는 얼라인 키 패턴을 구비하는 레티클 및 그를 이용한 반도체장치 제조방법에 관한 것이다.
일반적으로 반도체 장치는 여러층으로 구성되어 있으며, 따라서 이를 제조하기 위해서는 여러번의 사진 공정을 거쳐야 한다. 반도체장치의 제조공정에서 형성되는 각 층들은 미스얼라인 마진(misalign margn)이나 포커스 마진(focus margin)등에서 각각의 고유한 특징을 가지고 있다. 즉, 고도로 미세한 패턴을 형성해야 하는 경우가 있는 반면, 그렇지 않은 경우도 있다. 따라서 각 경우에 적합한 사진공정 장비를 사용하는 것이 바람직하다 하겠다.
한편, 반도체 장치를 제조하기 위한 사진공정 장비는 각각의 장비마다 고유한 얼라인 방식 즉 얼라인 키 패턴을 가진다. 통상 이러한 얼라인 키 패턴을 장비 제조업체마다 다르며 각 장비 모델마다 다르게 형성되어 있어 사진식각 장비의 호환성이 없다.
제1도는 종래 레티클 형태의 일예를 도시한 것으로, 니콘(Nikin)사의 i-라인 스테퍼를 사용하는 경우 얼라인 키 패턴을 도시한 레이아웃도이다.
제1도를 참조하면, 참조부호 10은 레티클 키(reticle key)를, 12는 스크라이브 라인(scribe line)을, 14는 얼라인 키를, 16은 셀이 형성되어 있는 칩을 나타낸다. 여기에서, 상기 레티클 키는 장비에 레티클을 로딩(loading)할 때 정확한 위치를 인식할 수 있도록 하기 위해 형성한다.
일반적으로 Nikon사의 경우 얼라인 패턴 키로 WΘ, Wy, Wx, LSAx, LSAy 등을 형성하는데, 이들은 주로 스트라이브 라인 내에 형성된다. 여기에서 상기 WΘ, Wy 키는 1차 개략적인 얼라인에 사용되며, 웨이퍼 상에서 서로의 간격이 63500㎛가 되도록 형성된다. 그 이외의 Wx, LSAx, LSAy 키 들은 상기 스크라이브 라인 내의 적절한 위치에 배치되고 2차 미세한 얼라인에 사용된다. 상기 키들은 사진공정시에 웨이퍼 위에 패터닝되어야 하며 이후의 공정시에 얼라인먼트를 수행하는 기준점이 된다.
상술한 바와 같이, 최초의 사진 공정이 상기 Nikon사 장비로 진행되어 웨이퍼 상에 상기와 같은 얼라인 키 패턴이 형성되고 나면, 후속 사진 공정은 동일한 nikin 스테퍼(stepper)를 사용하여야 하며 그 이외의 장비로는 공정진행이 불가능하다.
제2도는 종래 레티클 형태의 다른 일 예를 도시한 것으로, SVG사의 MSII를 사용하는 경우 얼라인 키 패턴을 도시한 래이아웃도이다.
제2도를 참조하며, 참조부호 20은 레티클 키(reticle key)를, 22는 스크라이브 라인(scribe line)을, 24는 얼라인 키를, 26은 셀이 형성되어 있는 칩을 나타낸다.
일반적으로 SVG사의 경우 레티클 키로 RIA(Reticlle Intermediate Alignment), RFA(Reticle Fine Alignment), WRA(Wafer Fine Alignment)등을 형성하는데 이들은 스크라이브 라인(22) 내에 형성되기도 한다. 또한 얼리인 키 패턴으로 WIA(Wafer Intermediate alignment)를 형성하는데, 이는 스크라이브 라인(22)와 칩(26)의 경계면에 형성된다.
Nikon사의 i-라인 스테퍼와 마찬가지로 상기 얼라인 키 패턴은 사진고정시에 웨이퍼 위에 패터닝되어야 하며 이후의 공정시에 얼라인먼트를 수행하는 기준점이 된다.
한편, Nikon사의 i-라인 스테퍼와 SVG사의 MISS를 혼용하여 사용하려면 기본적인 얼라인 시스템 문제에 부딪히게 된다. 즉, i-라인 스테퍼는 웨이퍼상에서 63500㎛의 간격으로 WΘ, Wy 키를 형성하고 다른 얼라인 키들은 스크라이브 라인 내의 임의의 위치에 배치하면 되지만, MSII의 경우에는 장비의 스캔 방향을 따라 칩의 상부와 하부에 대칭적으로 얼라인 키를 형성하여야 한다. 또한 키의 형태나구성에도 전혀 다른 방식을 채용하고 있다.
따라서, 종래의 레티클 구조에 의하면, 하나의 반도체장치를 제조하기 위해 하나의 장비를 사용하여 모든 사진공정을 진행하여야하므로 공정 선택의 폭이 좁아진다. 즉, 장비간의 호환성이 없어 어느 한 층의 특징에만 편중하여 모든 사진공정 단계를 진행해야 하고, 쉬운 공정으로 진행할 수 있는 단계도 장비의 특성에 맞는 어려운 공정을 진행해야 하는 단점이 있다.
따라서, 본 발명의 목적은 서로 다른 사진공정 장비를 호환성 있게 사용할 수 있는 레티클(reticle)을 제공하는 것이다.
본 발명의 다른 목적은 상기 레티클을 사용하여 반도체장치를 제조하는 방법을 제공하는 것이다.
상기 목적을 달성하기 위하여 본 발명은, 반도체 장치를 제조하기 위한 사진공정에 사용되는 레티클(retecle)에 있어서, 하나의 레티클에 두 가지 이상의 장비에 필요한 얼라인 키 패턴(align key pattern)을 구비하는 것을 특징으로 하는 레티클을 제공한다.
본 발명의 바람직한 실시예에 의하면, 상기 얼라인 키 패턴을 스크라이브 라인 내에 형성된다.
상기 다른 목적을 달성하기 위하여 본 발명은, 두 가지 이상의 장비에 필요한 얼라인 키 패턴(align key pattern)을 구비하는 레티클을 사용하여 사진공정을 진행하여 웨이퍼 상에 얼라인 키 패턴을 프린팅하고, 상기 프린팅된 여러종류의 얼라인 키 패턴 중에서, 사용되는 장비에 적합한 얼라인 키 패턴을 적용하여 후속 사진공정 진행하는 것을 특징으로 하는 반도체 장치 제조방법을 제공한다.
본 발명은 바람직한 실시예에 의하면, 상기 후속 사진공정시에 프린팅되는 칩의 방향이 이전 단계의 사진공정에서 프린팅되는 칩의 방향과 서로 다를 경우, 동일한 방향으로 프린팅하기 위해 웨이퍼 또는 레티클을 각각의 방향에 맞게 회전시킨다.
이하, 첨부한 도면을 참조하여 본 발명을 상세하게 설명하고자 한다.
제3도는 본 발명에 의한 레티클 형태의 일 실시예를 도시한 것으로, Nikon사의 i-라인 스테퍼와 SVG사의 MSII를 호환성있게 사용하는 경우 얼라인 키 패턴을 도시한 레이아웃도이다.
제3도를 참조하면, 참조부호 100은 레티클 키(reticle key)를, 102는 Nikon사의 i-라인 스테퍼의 스크라이브 라인(scribe line)을, 104는 SVG사의 MSII의 스크라이브 라인을, 106은 Nikon사의 i-라인 스테퍼의 얼라인 키 패턴을, 108은 SVG사의 MSII의 얼라인 키 패턴을, 110은 셀이 형성되어 있는 칩을 각각 나타낸다.
본 발명에 의하면 i-라인 스테퍼로 사진공정이 진행된 웨이퍼를 MSII를 사용하여 얼라인하기 위해, i-라인 스테퍼의 얼라인 키 패턴을 패터닝하는 첫 번째 레티클을 제작할 때 SGV사 MSII의 얼라인 키 패턴을 함께 패터닝한다. 상기와 같은 방법으로 제작한 레티클로 첫 번째 사진고정을 진행한 경우 웨이퍼 상에 형성되는 패턴을 제4도에 개략적으로 도시한다.
제4도를 참조하면, Nikon사의 i-라인 스테퍼의 얼라인 키 패턴 중에서 WΘ, Wy가 63500㎛의 간격으로 형성되어 있으며 그외의 얼라인 키 패턴(120)과 SVG사의 MSII의 얼라이인 키 패턴(122)이 칩 내에 동시에 형성되어 있음을 알 수 있다.
즉 상기 본 발명에 의하면, Nikon사의 i-라인 스테퍼를 사용하여 사진 공정을 진행한 후 SVG사의 MSII를 사용하여 후속 사진 공정을 진행할 수 있다. 이와 반대로 SVG사의 MSII를 사용하여 사진 공정을 진행한 후 Nikon사의 i-라인 스테퍼를 사용하여 후속 사진 공정을 진행할 수도 있다.
한편, 레티클을 사용하여 웨이퍼 상에 패턴을 프링팅할 때, 상기 Nikon사의 i-라인 스테퍼와 SVG사의 MSII는 동일한 패턴이 직교하여 프린팅된다. 즉, Nikon사의 i-라인 스테퍼의 경우에는 칩의 길이방향이 세로로 프린팅되고, SVG사의 MSII의 경우에는 칩의 길이방향이 가로로 프린팅되다. 이러한 문제는 Nikon사의 i-라인 스테퍼를 사용할 때 웨이퍼를 90도 회전시켜 프린팅하거나, SVG사의 MSII를 사용할 때 웨이퍼를 90도 회전시켜 프린팅하면 해결할 수 있다.
상기 본 발명에 의하면, 두 가지 이상의 얼라인 키 패턴을 배치하여 레티클을 형성함으로써 사진공정시 두 가지 이상의 장비를 호환성있게 사용할 수 있다. 따라서, 각 장비의 특성을 살려서 특정 사진공정의 특징에 맞는 효율적인 공정 진행이 가능하다.
상기 본 발명의 실시예는 Nikon사의 i-라인 스테퍼와 SVG사의 MSII를 호환성있게 사용하는 방법을 예로 들어 설명하였으나, 본 발명은 이에 한정되지 않고 다른 종류의 장비에도 적용됨은 물론이다.
본 발명이 상기 실시예에 한정되지 않으며, 많은 변형이 본 발명의 기술적 사상내에서 당분야에서 통상의 지식을 가진 자에 의하여 가능함은 명백하다.

Claims (4)

  1. 반도체 장치를 제조하기 위한 사진공정에 사용되는 레티클(reticle)에 있어서, 하나의 레티클에 두 가지 이상의 장비에 필요할 얼라인 키 패턴(align key pattern)을 구비하는 것을 특징으로 하는 레티클.
  2. 제1항에 있어서, 상기 얼라인 키 패턴을 스크라이브 라인 내에 형성된 것을 특징으로 하는 레티클.
  3. 두 가지 이상의 장비에 필요한 얼라인 키 패턴(align key pattern)을 구비하는 레티클을 사용하여 사진공정을 진행하에 웨이퍼상이 얼라인 키 패턴을 프린팅하고, 상기 프린팅된 여러종류의 얼라인 키 패턴 중에서, 사용되는 장비에 적합한 얼라인 키 패턴을 적용하여 후속 사진공정을 진행하는 것을 특징으로 하는 반도체 장치 제조방법.
  4. 제3항에 있어서, 상기 후속 사진공정시에 프린팅되는 칩의 방향이 이전 단계의 사진공정에서 프린팅되는 칩의 방향과 서로 다를 경우, 동일한 방향으로 프린팅하기 위해 웨이퍼 또는 레티클을 각각의 방향에 맞게 회전시키는 것을 특징으로 하는 반도체 장치 제조방법.
KR1019950002250A 1995-02-08 1995-02-08 레티클 및 그를 이용한 반도체장치 제조방법 KR0144925B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019950002250A KR0144925B1 (ko) 1995-02-08 1995-02-08 레티클 및 그를 이용한 반도체장치 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019950002250A KR0144925B1 (ko) 1995-02-08 1995-02-08 레티클 및 그를 이용한 반도체장치 제조방법

Publications (2)

Publication Number Publication Date
KR960032580A KR960032580A (ko) 1996-09-17
KR0144925B1 true KR0144925B1 (ko) 1998-08-17

Family

ID=19407820

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950002250A KR0144925B1 (ko) 1995-02-08 1995-02-08 레티클 및 그를 이용한 반도체장치 제조방법

Country Status (1)

Country Link
KR (1) KR0144925B1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19990021288A (ko) * 1997-08-30 1999-03-25 윤종용 반도체소자 제조용 레티클
WO2019088746A1 (ko) 2017-11-01 2019-05-09 주식회사 엘지화학 배터리 soc 추정 장치 및 방법

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19990021288A (ko) * 1997-08-30 1999-03-25 윤종용 반도체소자 제조용 레티클
WO2019088746A1 (ko) 2017-11-01 2019-05-09 주식회사 엘지화학 배터리 soc 추정 장치 및 방법

Also Published As

Publication number Publication date
KR960032580A (ko) 1996-09-17

Similar Documents

Publication Publication Date Title
JP2007072423A (ja) 二重露光用フォトマスク及びこれを用いた二重露光方法
US5837426A (en) Photolithographic process for mask programming of read-only memory devices
US6828071B2 (en) Method of aligning a wafer and masks
KR0144925B1 (ko) 레티클 및 그를 이용한 반도체장치 제조방법
US6306558B1 (en) Method of forming small contact holes using alternative phase shift masks and negative photoresist
US6893806B2 (en) Multiple purpose reticle layout for selective printing of test circuits
US5853927A (en) Method of aligning a mask in photolithographic process
US8031329B2 (en) Overlay mark, and fabrication and application of the same
JP2004086097A (ja) 半導体装置用フォトマスク及びフォトマスクを用いた半導体装置の製造方法
KR100436771B1 (ko) 반도체소자의감광막패턴형성방법
KR100516747B1 (ko) 반도체소자의 미세패턴 형성방법
JPS5994418A (ja) 半導体装置
JPH0467613A (ja) 微細コンタクトホールの形成方法
KR100307222B1 (ko) 마스크 프레임
JPS63275115A (ja) 半導体装置のパタ−ン形成方法
JPS5931852B2 (ja) フォトレジスト露光用マスク
JP2715462B2 (ja) レチクル及びこれを用いる半導体装置の製造方法
KR100303799B1 (ko) 반도체소자용마스크패턴
JPS59161033A (ja) フオトマスク
KR0164067B1 (ko) 반도체 소자 제조방법
JP2005017314A (ja) 露光マスクおよび半導体装置の製造方法
JPH04348343A (ja) 縮小投影露光装置用レチクル
KR19980066727A (ko) 반도체 장치의 오버레이 키
JPH09148227A (ja) 半導体装置の製造方法
JPS5986221A (ja) 特殊基準マ−クを用いたマスクのアライメント方法

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20100413

Year of fee payment: 13

LAPS Lapse due to unpaid annual fee