JPH04348343A - 縮小投影露光装置用レチクル - Google Patents
縮小投影露光装置用レチクルInfo
- Publication number
- JPH04348343A JPH04348343A JP3120987A JP12098791A JPH04348343A JP H04348343 A JPH04348343 A JP H04348343A JP 3120987 A JP3120987 A JP 3120987A JP 12098791 A JP12098791 A JP 12098791A JP H04348343 A JPH04348343 A JP H04348343A
- Authority
- JP
- Japan
- Prior art keywords
- reticle
- area
- projection exposure
- pcm
- wafer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 claims abstract description 9
- 239000004065 semiconductor Substances 0.000 claims abstract description 9
- 238000000926 separation method Methods 0.000 claims description 3
- 239000000758 substrate Substances 0.000 claims description 2
- 238000004519 manufacturing process Methods 0.000 abstract description 6
- 101100520094 Methanosarcina acetivorans (strain ATCC 35395 / DSM 2834 / JCM 12185 / C2A) pcm2 gene Proteins 0.000 abstract description 3
- 235000012431 wafers Nutrition 0.000 description 16
- 238000010586 diagram Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 101150033318 pcm2 gene Proteins 0.000 description 1
- 238000004886 process control Methods 0.000 description 1
- 238000010396 two-hybrid screening Methods 0.000 description 1
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【0001】
【産業上の利用分野】本発明は、半導体製造時に半導体
基板(以下ウエハと称する)にLSIパターンを露光す
る縮小投影露光装置の露光用原板であるレチクルに関す
る。
基板(以下ウエハと称する)にLSIパターンを露光す
る縮小投影露光装置の露光用原板であるレチクルに関す
る。
【0002】
【従来の技術】近年、LSIの集積度は飛躍的に高まり
、露光用原板を光学系で縮小してウエハの上に投影し、
パターンを形成する縮小投影露光法が主流となっている
。さらに、コスト削減を目的として、製造工程に応じて
縮小投影露光装置用レチクル(以下レチクルと称する)
を用いてウエハの上にパターンを形成する方法と、縮小
投影露光装置用レチクルから作ったマスクを用いてウエ
ハの上にパターンを形成する方法とを使い分けるハイブ
リッド方式がとられるようになってきている。このハイ
ブリッド方式で使用するレチクルには、本体チップ、プ
ロセスコントロールモニター(以下PCMと称する)、
アライメントマーク、ハイブリッド用アライメントマー
ク等の配置が必要である。
、露光用原板を光学系で縮小してウエハの上に投影し、
パターンを形成する縮小投影露光法が主流となっている
。さらに、コスト削減を目的として、製造工程に応じて
縮小投影露光装置用レチクル(以下レチクルと称する)
を用いてウエハの上にパターンを形成する方法と、縮小
投影露光装置用レチクルから作ったマスクを用いてウエ
ハの上にパターンを形成する方法とを使い分けるハイブ
リッド方式がとられるようになってきている。このハイ
ブリッド方式で使用するレチクルには、本体チップ、プ
ロセスコントロールモニター(以下PCMと称する)、
アライメントマーク、ハイブリッド用アライメントマー
ク等の配置が必要である。
【0003】以下、従来の縮小投影露光装置用レチクル
について説明する。図3は従来の縮小投影露光装置用レ
チクルの平面図である。図3に示すように、ハイブリッ
ド用レチクル領域に本体チップ1が4チップ、PCM2
が2チップ配置されている。またチップ分離用パターン
(以下スクライブラインと称する)1aには縮小投影露
光中のステップアンドリピートに用いるアライメントマ
ーク3が配置されている。また、本体チップ1内にはハ
イブリッド用アライメントマーク4が配置されており、
このハイブリッド用アライメントマーク4とある条件を
満たすようにしてPCMの配置領域内にもハイブリッド
用アライメントマーク5が配置されている。この一対の
ハイブリッド用アライメントマーク4、5でレチクルと
マスクの位置合わせを行なう。
について説明する。図3は従来の縮小投影露光装置用レ
チクルの平面図である。図3に示すように、ハイブリッ
ド用レチクル領域に本体チップ1が4チップ、PCM2
が2チップ配置されている。またチップ分離用パターン
(以下スクライブラインと称する)1aには縮小投影露
光中のステップアンドリピートに用いるアライメントマ
ーク3が配置されている。また、本体チップ1内にはハ
イブリッド用アライメントマーク4が配置されており、
このハイブリッド用アライメントマーク4とある条件を
満たすようにしてPCMの配置領域内にもハイブリッド
用アライメントマーク5が配置されている。この一対の
ハイブリッド用アライメントマーク4、5でレチクルと
マスクの位置合わせを行なう。
【0004】このようなレチクルとマスクを用いて露光
し、パターン形成したウエハを図4に示した。図4にお
いて、6は本体チップ、7は図3に示すレチクルを用い
た1ショット分、8はPCM配置領域、9はハイブリッ
ド用アライメントマーク配置可能領域である。この場合
、レチクルの設計は、ハイブリッド用アライメントマー
ク5(PCMの配置領域内)がウエハの上においてハイ
ブリッド用アライメントマーク配置可能領域9(PCM
の配置領域内)に来るように考慮する必要がある。
し、パターン形成したウエハを図4に示した。図4にお
いて、6は本体チップ、7は図3に示すレチクルを用い
た1ショット分、8はPCM配置領域、9はハイブリッ
ド用アライメントマーク配置可能領域である。この場合
、レチクルの設計は、ハイブリッド用アライメントマー
ク5(PCMの配置領域内)がウエハの上においてハイ
ブリッド用アライメントマーク配置可能領域9(PCM
の配置領域内)に来るように考慮する必要がある。
【0005】
【発明が解決しようとする課題】しかしながら上記の従
来の構成では、本体チップ1の内部にハイブリッド用ア
ライメントマーク4を配置しているため、本体チップ1
の内部に余分な領域をとることになり、チップサイズが
大きくなり、ウエハ当たりの本体チップ1の取れ数また
はレチクル上に配置できる本体チップ数が減少するため
コストアップ、スループットの低下を招くという課題を
有していた。すなわち、PCMの配置領域内にもハイブ
リッド用アライメントマーク5を配置することを考慮し
てレチクルを設計するため、PCMの配置領域が大きく
なり、図5に示すようにレチクルに配置できる本体チッ
プの数が減少することもある。また、PCMの配置領域
にハイブリッド用アライメントマーク5を配置している
ため、図4に示すようにウエハの上でハイブリッド用ア
ライメントマーク5が存在する箇所はPCMが露光され
る部分だけとなり、位置合わせ精度が悪くなり、位置合
わせ時間がかかることになる。
来の構成では、本体チップ1の内部にハイブリッド用ア
ライメントマーク4を配置しているため、本体チップ1
の内部に余分な領域をとることになり、チップサイズが
大きくなり、ウエハ当たりの本体チップ1の取れ数また
はレチクル上に配置できる本体チップ数が減少するため
コストアップ、スループットの低下を招くという課題を
有していた。すなわち、PCMの配置領域内にもハイブ
リッド用アライメントマーク5を配置することを考慮し
てレチクルを設計するため、PCMの配置領域が大きく
なり、図5に示すようにレチクルに配置できる本体チッ
プの数が減少することもある。また、PCMの配置領域
にハイブリッド用アライメントマーク5を配置している
ため、図4に示すようにウエハの上でハイブリッド用ア
ライメントマーク5が存在する箇所はPCMが露光され
る部分だけとなり、位置合わせ精度が悪くなり、位置合
わせ時間がかかることになる。
【0006】本発明は上記従来の課題を解決するもので
、レチクルの上のハイブリッド用アライメントマークの
配置場所を工夫することにより、縮小投影露光装置用レ
チクルの設計効率の向上、縮小投影露光装置のスループ
ットの向上、コスト低減を実現できる縮小投影露光装置
用レチクルを提供することを目的とする。
、レチクルの上のハイブリッド用アライメントマークの
配置場所を工夫することにより、縮小投影露光装置用レ
チクルの設計効率の向上、縮小投影露光装置のスループ
ットの向上、コスト低減を実現できる縮小投影露光装置
用レチクルを提供することを目的とする。
【0007】
【課題を解決するための手段】この目的を達成するため
に本発明の縮小投影露光装置用レチクルは、ハイブリッ
ド用アライメントマークを本体チップのスクライブライ
ンの上に配置した構成を有している。
に本発明の縮小投影露光装置用レチクルは、ハイブリッ
ド用アライメントマークを本体チップのスクライブライ
ンの上に配置した構成を有している。
【0008】
【作用】この構成によって、本体チップの面積を大きく
することなく、またウエハ当りの本体チップの取れ数を
減らすことなく、レチクルを設計することができる。ま
たPCMの配置領域はPCMのみを配置するのに充分な
領域でよく、レチクルの上に最大限にチップを配置する
ことができる。このようにしておけば、ハイブリッド用
アライメントマークはウエハの上に均一に存在すること
になり、ウエハの上におけるハイブリッド用アライメン
トマーク(PCMの配置領域内)配置可能領域に制限さ
れることがなくなるためレチクルの設計が容易になる。
することなく、またウエハ当りの本体チップの取れ数を
減らすことなく、レチクルを設計することができる。ま
たPCMの配置領域はPCMのみを配置するのに充分な
領域でよく、レチクルの上に最大限にチップを配置する
ことができる。このようにしておけば、ハイブリッド用
アライメントマークはウエハの上に均一に存在すること
になり、ウエハの上におけるハイブリッド用アライメン
トマーク(PCMの配置領域内)配置可能領域に制限さ
れることがなくなるためレチクルの設計が容易になる。
【0009】
【実施例】以下、本発明の一実施例について図面を参照
しながら説明する。図1は、本発明の一実施例における
レチクルの平面図である。図1において、1はレチクル
領域上に4チップ配置された本体チップ、1aはスクラ
イブライン、2はPCM、3はスクライブライン1aに
配置されているアライメントマーク、11a,11bは
スクライブライン1aに配置されているハイブリッド用
アライメントマークである。すなわち、図3に示す従来
のレチクルでは、本体チップ1内およびPCM2の配置
領域内にそれぞれハイブリッド用アライメントマーク4
、5を配置しているのに対して、図1に示す実施例では
スクライブライン1aにハイブリッド用アライメントマ
ーク11a、11bを配置している点が特徴である。 実際には、ハイブリッド用アライメントマーク11bを
マスクの上に、ハイブリッド用アライメントマーク11
aをレチクルの上に設けておき、この2つのハイブリッ
ド用アライメントマークを用いてマスクとレチクルの位
置合わせを行なう。このレチクルとマスクを用いてウエ
ハ上に露光し、パターン形成した状態を図2に示す。図
2において、8はPCM配置領域、9はハイブリッド用
アライメントマーク配置可能領域、11a、11bはハ
イブリッド用アライメントマーク、12は本体チップ、
13は図1に示すレチクルを用いた1ショット分である
。
しながら説明する。図1は、本発明の一実施例における
レチクルの平面図である。図1において、1はレチクル
領域上に4チップ配置された本体チップ、1aはスクラ
イブライン、2はPCM、3はスクライブライン1aに
配置されているアライメントマーク、11a,11bは
スクライブライン1aに配置されているハイブリッド用
アライメントマークである。すなわち、図3に示す従来
のレチクルでは、本体チップ1内およびPCM2の配置
領域内にそれぞれハイブリッド用アライメントマーク4
、5を配置しているのに対して、図1に示す実施例では
スクライブライン1aにハイブリッド用アライメントマ
ーク11a、11bを配置している点が特徴である。 実際には、ハイブリッド用アライメントマーク11bを
マスクの上に、ハイブリッド用アライメントマーク11
aをレチクルの上に設けておき、この2つのハイブリッ
ド用アライメントマークを用いてマスクとレチクルの位
置合わせを行なう。このレチクルとマスクを用いてウエ
ハ上に露光し、パターン形成した状態を図2に示す。図
2において、8はPCM配置領域、9はハイブリッド用
アライメントマーク配置可能領域、11a、11bはハ
イブリッド用アライメントマーク、12は本体チップ、
13は図1に示すレチクルを用いた1ショット分である
。
【0010】以上のように本実施例によれば、ハイブリ
ッド用アライメントマーク11a、11bを本体チップ
1のスクライブライン1aに配置することにより、PC
M2の配置領域はPCM2を配置するのに充分な領域で
よく、レチクルの上には最大限に本体チップ1を配置す
ることができる。また図2に示すように、ハイブリッド
用アライメントマーク11a、11bはウエハの上に均
一に存在することになるので、ウエハの上におけるハイ
ブリッド用アライメントマーク配置可能領域9に制限さ
れることがなくなり、レチクルの設計が容易になる。
ッド用アライメントマーク11a、11bを本体チップ
1のスクライブライン1aに配置することにより、PC
M2の配置領域はPCM2を配置するのに充分な領域で
よく、レチクルの上には最大限に本体チップ1を配置す
ることができる。また図2に示すように、ハイブリッド
用アライメントマーク11a、11bはウエハの上に均
一に存在することになるので、ウエハの上におけるハイ
ブリッド用アライメントマーク配置可能領域9に制限さ
れることがなくなり、レチクルの設計が容易になる。
【0011】
【発明の効果】以上のように本発明は、レチクル設計の
際にチップ分離用パターンにハイブリッド用アライメン
トマークを配置することにより、レチクルの設計が容易
になり、さらに半導体製造時のウエハへのパターン露光
のスループットの向上、製造コストの低減を可能にする
縮小投影露光装置用レチクルを実現できるものである。
際にチップ分離用パターンにハイブリッド用アライメン
トマークを配置することにより、レチクルの設計が容易
になり、さらに半導体製造時のウエハへのパターン露光
のスループットの向上、製造コストの低減を可能にする
縮小投影露光装置用レチクルを実現できるものである。
【図1】本発明の一実施例における縮小投影露光装置用
レチクルの平面図
レチクルの平面図
【図2】本発明のレチクルを用いて縮小投影露光した時
のウエハの平面図
のウエハの平面図
【図3】従来の縮小投影露光装置用レチクルの平面図
【
図4】従来のレチクルを用いて縮小投影露光した時のウ
エハの平面図
図4】従来のレチクルを用いて縮小投影露光した時のウ
エハの平面図
【図5】従来のレチクルの課題を説明する図
1 本体チップ(半導体チップ)
Claims (1)
- 【請求項1】 工程別に縮小投影露光と等倍露光を使
い分けて半導体基板の上にパターンを形成するハイブリ
ッド方式において使用する縮小投影露光装置用レチクル
であって、複数の半導体チップに対応するパターンを有
し、前記複数の半導体チップの境界に設けられたチップ
分離用パターン内にハイブリッド用アライメントマーク
を設けた縮小投影露光装置用レチクル。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP3120987A JPH04348343A (ja) | 1991-05-27 | 1991-05-27 | 縮小投影露光装置用レチクル |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP3120987A JPH04348343A (ja) | 1991-05-27 | 1991-05-27 | 縮小投影露光装置用レチクル |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH04348343A true JPH04348343A (ja) | 1992-12-03 |
Family
ID=14799979
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP3120987A Pending JPH04348343A (ja) | 1991-05-27 | 1991-05-27 | 縮小投影露光装置用レチクル |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH04348343A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20180118790A (ko) | 2016-03-14 | 2018-10-31 | 리어롭 가부시키가이샤 | 화상 처리 장치, 화상 처리 방법, 기록 매체, 프로그램 및 촬상 장치 |
CN114779572A (zh) * | 2022-06-16 | 2022-07-22 | 合肥晶合集成电路股份有限公司 | 对准标记的制作方法及晶圆键合方法 |
-
1991
- 1991-05-27 JP JP3120987A patent/JPH04348343A/ja active Pending
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20180118790A (ko) | 2016-03-14 | 2018-10-31 | 리어롭 가부시키가이샤 | 화상 처리 장치, 화상 처리 방법, 기록 매체, 프로그램 및 촬상 장치 |
US10291844B2 (en) | 2016-03-14 | 2019-05-14 | Realop Corporation | Image processing apparatus, image processing method, recording medium, program and imaging-capturing apparatus |
CN114779572A (zh) * | 2022-06-16 | 2022-07-22 | 合肥晶合集成电路股份有限公司 | 对准标记的制作方法及晶圆键合方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6828071B2 (en) | Method of aligning a wafer and masks | |
JPH04348343A (ja) | 縮小投影露光装置用レチクル | |
JP2000147743A (ja) | 半導体製造用のレチクルとこれを用いた半導体装置の製造方法 | |
JP2004086097A (ja) | 半導体装置用フォトマスク及びフォトマスクを用いた半導体装置の製造方法 | |
JPH1069059A (ja) | レチクルマスクの作成方法 | |
US20030039928A1 (en) | Multiple purpose reticle layout for selective printing of test circuits | |
US7581203B2 (en) | Method and apparatus for manufacturing multiple circuit patterns using a multiple project mask | |
JPH01293616A (ja) | 半導体集積回路の製造方法 | |
JPH05341499A (ja) | 縮小投影露光装置用レチクル | |
JPH022606A (ja) | 半導体装置の製造方法 | |
JPH0318012A (ja) | 縮小投影露光装置用レチクル | |
JPS5931852B2 (ja) | フォトレジスト露光用マスク | |
JPS6155106B2 (ja) | ||
JPS60134240A (ja) | 縮小投影露光装置 | |
JP2001249462A (ja) | 露光装置 | |
JPH10312949A (ja) | 露光方法及びそれに用いるレチクル | |
JP2545431B2 (ja) | リソグラフィ―用レチクルおよびレチクルパタ―ン転写方法 | |
JPS61248526A (ja) | アライメント方法 | |
JPH0322904Y2 (ja) | ||
JPH118184A (ja) | 半導体装置の製造方法および半導体製造装置 | |
JPS618923A (ja) | 露光装置 | |
JPS5932893B2 (ja) | 特殊基準マ−クを用いたマスクのアライメント方法 | |
JPS6254921A (ja) | 半導体装置の製造方法 | |
JPS63107023A (ja) | 縮小投影露光装置 | |
JPS60224224A (ja) | マスクアライメント方法 |