JPS6254921A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPS6254921A JPS6254921A JP60196245A JP19624585A JPS6254921A JP S6254921 A JPS6254921 A JP S6254921A JP 60196245 A JP60196245 A JP 60196245A JP 19624585 A JP19624585 A JP 19624585A JP S6254921 A JPS6254921 A JP S6254921A
- Authority
- JP
- Japan
- Prior art keywords
- mask
- wafer
- confirmed
- reticle
- integrated circuits
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Preparing Plates And Mask In Photomechanical Process (AREA)
- Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は半導体装置の製造方法に関し、特に集積回路を
含む半導体装置方法に関する。
含む半導体装置方法に関する。
ホトリソグラフィ工程のマスクのパターンによって、所
定の論理回路を構成する読出し専用メモリやゲートアレ
イを有する集積回路を製造するには、論理回路の種類に
応じたマスクのパターン数が必要である。従って、顧客
から新規に論理回路の要求があると、既存マスクのパタ
ーンの要求を満たすものが無ければ、その都度、新たな
パターンのマスクを作り、このマスクをホトリソグラフ
ィ工程に使って顧客の要求を満たす新規の集積回路を製
造しなければならない。この場合、新規の集積回路を製
造するに際し、その集積回路が顧客の要求を満足する電
気的特性を持った論理回路を構成しているかどうか確認
するため、通常、少数ウェーハで構成されるロットを使
って先ず試作をしている。
定の論理回路を構成する読出し専用メモリやゲートアレ
イを有する集積回路を製造するには、論理回路の種類に
応じたマスクのパターン数が必要である。従って、顧客
から新規に論理回路の要求があると、既存マスクのパタ
ーンの要求を満たすものが無ければ、その都度、新たな
パターンのマスクを作り、このマスクをホトリソグラフ
ィ工程に使って顧客の要求を満たす新規の集積回路を製
造しなければならない。この場合、新規の集積回路を製
造するに際し、その集積回路が顧客の要求を満足する電
気的特性を持った論理回路を構成しているかどうか確認
するため、通常、少数ウェーハで構成されるロットを使
って先ず試作をしている。
従来、この種の半導体装置の製造方法は、電気的特性が
すでに確認されている既存の集積回路を製造するための
マスク（以下確認済マスクと称す）と電気的特性が未確
認の新規の集積回路を試作するためのマスク（以下未確
認マスクと称す）とが別々になってるので、新規の集積
回路を試作するために、既存の集積回路を製造するため
のウェーハ・ロットとは独立に、少数のウェーハで構成
される試作ロットを製造工程中に流していた。
すでに確認されている既存の集積回路を製造するための
マスク（以下確認済マスクと称す）と電気的特性が未確
認の新規の集積回路を試作するためのマスク（以下未確
認マスクと称す）とが別々になってるので、新規の集積
回路を試作するために、既存の集積回路を製造するため
のウェーハ・ロットとは独立に、少数のウェーハで構成
される試作ロットを製造工程中に流していた。
上述した従来の半導体装置の製造方法は、新規の集積回
路を、既存の集積回路のウェーハ・ロフトとは別に、少
数ウェーハのロットにより試作するために、既存の集積
回路を製造するための通常一定数のウェーハのロットが
流れる製造工程に少数ウェーハのロットが流れ、製造工
程中の標準化を阻害することになり生産能率を著しく低
下させるという欠点がある。
路を、既存の集積回路のウェーハ・ロフトとは別に、少
数ウェーハのロットにより試作するために、既存の集積
回路を製造するための通常一定数のウェーハのロットが
流れる製造工程に少数ウェーハのロットが流れ、製造工
程中の標準化を阻害することになり生産能率を著しく低
下させるという欠点がある。
また、近年のウェーハの大口径化や工程歩留りの向上に
よって、試作に必要なウェーハ数は完成時点で最低１〜
２枚程度で良いが、途中工程でのウェーハ割れ等による
減少を考慮して、ウェーハの試作投入数は５〜６枚程度
必要となり、ウェーハが余分に消耗しかつ、工数も無駄
となる。
よって、試作に必要なウェーハ数は完成時点で最低１〜
２枚程度で良いが、途中工程でのウェーハ割れ等による
減少を考慮して、ウェーハの試作投入数は５〜６枚程度
必要となり、ウェーハが余分に消耗しかつ、工数も無駄
となる。
本発明の目的は、確認済マスクのパターンと未確認マス
クのパターンとを含むマスクによって、既存の集積回路
のウェーハ・ロフトにより新規の集積回路の試作を行い
、製造工程の生産能率を向上させると共に余分なウェー
ハの消耗と無駄な工数を減らすことができる半導体装置
の製造方法を提供することにある。
クのパターンとを含むマスクによって、既存の集積回路
のウェーハ・ロフトにより新規の集積回路の試作を行い
、製造工程の生産能率を向上させると共に余分なウェー
ハの消耗と無駄な工数を減らすことができる半導体装置
の製造方法を提供することにある。
本発明の半導体装置の製造方法は、電気的特性が確認さ
れた集積回路の製造に使用される複数のマスクのパター
ンと電気的特性が未確認の集積回路の製造に使用される
１つ又は複数のマスクのパターンとで構成されるマスク
を用いたホトリソグラフィ工程を含んで構成される。
れた集積回路の製造に使用される複数のマスクのパター
ンと電気的特性が未確認の集積回路の製造に使用される
１つ又は複数のマスクのパターンとで構成されるマスク
を用いたホトリソグラフィ工程を含んで構成される。
次に、本発明の実施例について図面を参照して説明する
。
。
第１図は本発明の一実施例を説明するための斜視図であ
る。
る。
第１図に示すように、この実施例では、ステップアンド
リピート型の露光装置を用いており、レティクルに相似
で縮小したパターンのくり返しが半導体ウェーハ表面の
レジストパターンに投影される。レティクル１は確認済
マスクのパターン３と未確認マスクのパターン４によっ
て構成されている。このレティクル１をホトマスクとし
て、半導体ウェーハ２に縮小投影した後の半導体ウェー
ハ２表面のレジストパターンがそれぞれ確認済マスクの
レジストパターン３０と未確認マスクのレジストパター
ン４０に対応している。
リピート型の露光装置を用いており、レティクルに相似
で縮小したパターンのくり返しが半導体ウェーハ表面の
レジストパターンに投影される。レティクル１は確認済
マスクのパターン３と未確認マスクのパターン４によっ
て構成されている。このレティクル１をホトマスクとし
て、半導体ウェーハ２に縮小投影した後の半導体ウェー
ハ２表面のレジストパターンがそれぞれ確認済マスクの
レジストパターン３０と未確認マスクのレジストパター
ン４０に対応している。
従って、レティクル１をホトマスクとして使うホトリソ
グラフィ工程とエツチング工程、拡散工程等の他の製造
工程を経て、複数の種類の集積回路を有する半導体ウェ
ーハが完成する。
グラフィ工程とエツチング工程、拡散工程等の他の製造
工程を経て、複数の種類の集積回路を有する半導体ウェ
ーハが完成する。
ウェーハの測定にあたっては、まず、未確認マックのパ
ターンに対応する論理回路を構成する新規の集積回路を
有する半導体チップを測定し、動作が確認されたならば
必要なチップ数を確保する。
ターンに対応する論理回路を構成する新規の集積回路を
有する半導体チップを測定し、動作が確認されたならば
必要なチップ数を確保する。
その後、残った確認済マスクのパターンに対応する論理
回路を構成する既存の集積回路の半導体チップを測定す
れば良品を選別することができる。
回路を構成する既存の集積回路の半導体チップを測定す
れば良品を選別することができる。
なお本発明の半導体装置の製造方法は、この実施例のよ
うに、ステップアンドリピート型の露光装置のホトマス
クに限定されることなく、他のコンタクト型等の露光装
置のホトマスクを使った半導体装置の製造方法にも適用
できることは明らかである。
うに、ステップアンドリピート型の露光装置のホトマス
クに限定されることなく、他のコンタクト型等の露光装
置のホトマスクを使った半導体装置の製造方法にも適用
できることは明らかである。
以上説明したように本発明は、）−の半導体ウェーハ上
に複数の種類の集積回路を形成することにより、新規の
集積回路を試作するために特別なウェーハ・ロットを製
造工程中に流す必要がなく、その為製造工程の生産効率
を向上させると共に余分なウェーハの消耗と無駄な工数
を低減する効果がある。
に複数の種類の集積回路を形成することにより、新規の
集積回路を試作するために特別なウェーハ・ロットを製
造工程中に流す必要がなく、その為製造工程の生産効率
を向上させると共に余分なウェーハの消耗と無駄な工数
を低減する効果がある。
第１図は本発明の一実施例を説明するための斜視図であ
る。
る。
Claims (1)
- 電気的特性が確認された集積回路の製造に使用される
複数のマスクのパターンと電気的特性が未確認の集積回
路の製造に使用される１つ又は複数のマスクのパターン
とで構成されるマスクを用いたホトリソグラフィ工程を
含むことを特徴とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60196245A JPS6254921A (ja) | 1985-09-04 | 1985-09-04 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60196245A JPS6254921A (ja) | 1985-09-04 | 1985-09-04 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6254921A true JPS6254921A (ja) | 1987-03-10 |
Family
ID=16354600
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60196245A Pending JPS6254921A (ja) | 1985-09-04 | 1985-09-04 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6254921A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5977477A (en) * | 1997-05-30 | 1999-11-02 | Canon Kabushiki Kaisha | Photovoltaic device |
| US8513777B2 (en) | 2008-06-27 | 2013-08-20 | Fujitsu Semiconductor Limited | Method and apparatus for generating reticle data |
-
1985
- 1985-09-04 JP JP60196245A patent/JPS6254921A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5977477A (en) * | 1997-05-30 | 1999-11-02 | Canon Kabushiki Kaisha | Photovoltaic device |
| US8513777B2 (en) | 2008-06-27 | 2013-08-20 | Fujitsu Semiconductor Limited | Method and apparatus for generating reticle data |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7910289B2 (en) | Use of dual mask processing of different composition such as inorganic/organic to enable a single poly etch using a two-print-two-etch approach | |
| US5885756A (en) | Methods of patterning a semiconductor wafer having an active region and a peripheral region, and patterned wafers formed thereby | |
| JPS6254921A (ja) | 半導体装置の製造方法 | |
| JPH0620903A (ja) | 半導体装置の製造方法 | |
| JPH06242595A (ja) | 光露光用マスクおよびその製造方法 | |
| US6893806B2 (en) | Multiple purpose reticle layout for selective printing of test circuits | |
| JPH10256114A (ja) | フォトレジスト膜のパターン形成方法 | |
| JP2004086097A (ja) | 半導体装置用フォトマスク及びフォトマスクを用いた半導体装置の製造方法 | |
| JPS63278230A (ja) | 半導体装置の製造方法 | |
| JPS6347924A (ja) | 半導体装置の製造方法 | |
| JP2715462B2 (ja) | レチクル及びこれを用いる半導体装置の製造方法 | |
| JP2003007678A (ja) | 半導体装置の製造方法及びこの方法により製造される半導体装置 | |
| JPS6155106B2 (ja) | ||
| JPH022606A (ja) | 半導体装置の製造方法 | |
| CN116859665A (zh) | 掩膜版及晶圆的曝光方法 | |
| JPH04223324A (ja) | 半導体装置の製造方法 | |
| JP2000035659A (ja) | 半導体フォトマスク、およびそのフォトマスクによる半導体パターン作成方法 | |
| JPS5994418A (ja) | 半導体装置 | |
| JPS62188228A (ja) | 集積回路の製造方法 | |
| JP2005017314A (ja) | 露光マスクおよび半導体装置の製造方法 | |
| JP3057767B2 (ja) | 半導体集積回路装置の製造方法 | |
| JPH01134920A (ja) | 半導体装置の製造方法 | |
| JPH03203313A (ja) | 半導体装置の露光方法 | |
| JPS5877232A (ja) | 半導体装置 | |
| JPH05114538A (ja) | パターン露光方法 |