JPS5877232A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPS5877232A JPS5877232A JP56176033A JP17603381A JPS5877232A JP S5877232 A JPS5877232 A JP S5877232A JP 56176033 A JP56176033 A JP 56176033A JP 17603381 A JP17603381 A JP 17603381A JP S5877232 A JPS5877232 A JP S5877232A
- Authority
- JP
- Japan
- Prior art keywords
- electron beam
- processed
- beam drawing
- metal wiring
- wiring
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 18
- 239000002184 metal Substances 0.000 claims abstract description 28
- 238000010894 electron beam technology Methods 0.000 claims abstract description 13
- 230000003287 optical effect Effects 0.000 claims description 12
- 238000000034 method Methods 0.000 abstract description 14
- 239000000758 substrate Substances 0.000 abstract description 10
- 238000004519 manufacturing process Methods 0.000 abstract description 8
- 238000005530 etching Methods 0.000 abstract description 3
- 229920002120 photoresistant polymer Polymers 0.000 abstract description 3
- FFBHFFJDDLITSX-UHFFFAOYSA-N benzyl N-[2-hydroxy-4-(3-oxomorpholin-4-yl)phenyl]carbamate Chemical compound OC1=C(NC(=O)OCC2=CC=CC=C2)C=CC(=C1)N1CCOCC1=O FFBHFFJDDLITSX-UHFFFAOYSA-N 0.000 abstract 1
- 238000001704 evaporation Methods 0.000 abstract 1
- 239000013589 supplement Substances 0.000 abstract 1
- 238000000609 electron-beam lithography Methods 0.000 description 16
- 238000000059 patterning Methods 0.000 description 6
- 230000008021 deposition Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 230000008018 melting Effects 0.000 description 2
- 238000002844 melting Methods 0.000 description 2
- 241000288673 Chiroptera Species 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000001459 lithography Methods 0.000 description 1
Classifications
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B82—NANOTECHNOLOGY
- B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
- B82Y10/00—Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B82—NANOTECHNOLOGY
- B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
- B82Y40/00—Manufacture or treatment of nanostructures
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
- G03F7/70—Microphotolithographic exposure; Apparatus therefor
- G03F7/70425—Imaging strategies, e.g. for increasing throughput or resolution, printing product fields larger than the image field or compensating lithography- or non-lithography errors, e.g. proximity correction, mix-and-match, stitching or double patterning
- G03F7/7045—Hybrid exposures, i.e. multiple exposures of the same area using different types of exposure apparatus, e.g. combining projection, proximity, direct write, interferometric, UV, x-ray or particle beam
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
- H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
- H01J37/30—Electron-beam or ion-beam tubes for localised treatment of objects
- H01J37/317—Electron-beam or ion-beam tubes for localised treatment of objects for changing properties of the objects or for applying thin layers thereon, e.g. for ion implantation
- H01J37/3174—Particle-beam lithography, e.g. electron beam lithography
Landscapes
- Engineering & Computer Science (AREA)
- Chemical & Material Sciences (AREA)
- Nanotechnology (AREA)
- Physics & Mathematics (AREA)
- Crystallography & Structural Chemistry (AREA)
- General Physics & Mathematics (AREA)
- Mathematical Physics (AREA)
- Theoretical Computer Science (AREA)
- Analytical Chemistry (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Manufacturing & Machinery (AREA)
- Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は、半導体装置の金属配線パターンにおいてマス
クを用いた光学的露光装置でのパターンニング部分と電
子ビーム描画装置で直接描画するパターンニング部分に
分かれたことを特徴とする半導体装置に関する。
クを用いた光学的露光装置でのパターンニング部分と電
子ビーム描画装置で直接描画するパターンニング部分に
分かれたことを特徴とする半導体装置に関する。
最近、集積回路の規模が増大するにしたがって論理回路
を集積化する一手法としてマスタースライス方式のＬＳ
Ｉが注目されている。マスタースライスは既にトランジ
スタや抵抗などの基本素子が設計済みの基板上に金属配
線のみを設計することによシ短期間に多品種少量のＬＳ
Ｉを開発できることが大きな特徴である。その金属配線
のパターン部分グに電子ビーム描画装置を使った直接描
画が行なわれはじめている。しかし、電子ビーム描画装
置の単位時間当りの処理量は光学的露光装置より少いの
が欠点である。
を集積化する一手法としてマスタースライス方式のＬＳ
Ｉが注目されている。マスタースライスは既にトランジ
スタや抵抗などの基本素子が設計済みの基板上に金属配
線のみを設計することによシ短期間に多品種少量のＬＳ
Ｉを開発できることが大きな特徴である。その金属配線
のパターン部分グに電子ビーム描画装置を使った直接描
画が行なわれはじめている。しかし、電子ビーム描画装
置の単位時間当りの処理量は光学的露光装置より少いの
が欠点である。
一本発明は、半導体装置の金属配線パターンの形成にお
いて、マスクを用いた光学的露光装置でのパターンニン
グ部分と電子ビーム描画装置でウェーハに直接描画する
パターンニング部分に分けるととによシ、電子ビーム描
画装置の単位時間当りの処理量が少ないことを補うため
に、光学的露光装置で処理出来るところは、その装置で
行い、残シを電子ビーム描画装置で処理することにより
、ＬＳＩの試作を大幅に短縮すること目的とした半導体
装置を提供するものである。
いて、マスクを用いた光学的露光装置でのパターンニン
グ部分と電子ビーム描画装置でウェーハに直接描画する
パターンニング部分に分けるととによシ、電子ビーム描
画装置の単位時間当りの処理量が少ないことを補うため
に、光学的露光装置で処理出来るところは、その装置で
行い、残シを電子ビーム描画装置で処理することにより
、ＬＳＩの試作を大幅に短縮すること目的とした半導体
装置を提供するものである。
以下に実施例の図面を参照しながら本発明について説明
する。
する。
第１図は、本発明の半導体装置の製造工程のフローチャ
ートの金属配線形成工程を示したものでアル。このフロ
ーチャートにおいて、金属膜蒸着工程１、金属膜ＰＲ（
フォトレジスト）工程２の後の半導体基板にマスクを使
った光学的露光３を行い、その後、続いて光学的露光以
外の金属配線パターン領域を電子ビーム描画装置を使っ
た半導体基板への直接描画４を行う。その後、上記の両
方の装置によって露光された半導体基板の金属膜をエツ
チング５することにより金属配線を形成することができ
る。
ートの金属配線形成工程を示したものでアル。このフロ
ーチャートにおいて、金属膜蒸着工程１、金属膜ＰＲ（
フォトレジスト）工程２の後の半導体基板にマスクを使
った光学的露光３を行い、その後、続いて光学的露光以
外の金属配線パターン領域を電子ビーム描画装置を使っ
た半導体基板への直接描画４を行う。その後、上記の両
方の装置によって露光された半導体基板の金属膜をエツ
チング５することにより金属配線を形成することができ
る。
第２図は、第１図の光学的露光工程３を終了した後の半
導体基板６とチップの１個７を取り出して露光された領
域を示しである（夾際には露光部分と未露光部分とけ区
別が付かない。あくまでも便宜的な表現である。）。こ
のチップ７を見るとボンディングバット１０〜４７と電
源バット＆ライン８．ＧＮＤライン９だけで、チップ面
積の大／−一“−ゝ・。
導体基板６とチップの１個７を取り出して露光された領
域を示しである（夾際には露光部分と未露光部分とけ区
別が付かない。あくまでも便宜的な表現である。）。こ
のチップ７を見るとボンディングバット１０〜４７と電
源バット＆ライン８．ＧＮＤライン９だけで、チップ面
積の大／−一“−ゝ・。
きな領域を占め【しまうことがわかる。またマスタース
ライスのようなＬＳＩになると、数個のトランジスタで
１つのセルを作り、そのセルが基盤の目の様に規則正し
く並んでおシ、４８〜９２金属配線の共通部分が多くあ
る。これらの固定的な金属配線は、チップ上の金属配線
の８割の面積を持つこともある。この固定的な金属配線
の／々ターンニングを前もって光学的に露光することに
ょシその後の電子ビーム描画装置で描画するパターン１ 領域が−〜−に減シ、電子ビーム描画装置での処５ 理枚数を大−に向上させることが出来る。
ライスのようなＬＳＩになると、数個のトランジスタで
１つのセルを作り、そのセルが基盤の目の様に規則正し
く並んでおシ、４８〜９２金属配線の共通部分が多くあ
る。これらの固定的な金属配線は、チップ上の金属配線
の８割の面積を持つこともある。この固定的な金属配線
の／々ターンニングを前もって光学的に露光することに
ょシその後の電子ビーム描画装置で描画するパターン１ 領域が−〜−に減シ、電子ビーム描画装置での処５ 理枚数を大−に向上させることが出来る。
第３図は、光学的露光の後に電子ビーム描画装置で描画
した第２図の一部分を示ｔたものである（この図も第２
図と同じように露光部分と未露光部分とけ区別が付かな
い。あくまでも便宜的な表現である。）。この図でり、
ｓ、ａ合りたセルとセル（例えば７ｏと６９．７ｏと７
９・・・・・・など）の間が電子ビームの直接描画にょ
９金属配線パターンが形成される。例えば９３〜１００
，１１７〜１２５である。また、電源ライン８やＧＮＤ
ライン９を横切らなければならないものは、あらかじめ
前工程で交差配線や多層配線形成しておくことにより、
その両端からセルまでを電子ビーム描画装置で描画する
ことにより金属配線パターンを形成することができる（
ｘｏ３，１ｏｓ、ｘ２ａ、１３２）。
した第２図の一部分を示ｔたものである（この図も第２
図と同じように露光部分と未露光部分とけ区別が付かな
い。あくまでも便宜的な表現である。）。この図でり、
ｓ、ａ合りたセルとセル（例えば７ｏと６９．７ｏと７
９・・・・・・など）の間が電子ビームの直接描画にょ
９金属配線パターンが形成される。例えば９３〜１００
，１１７〜１２５である。また、電源ライン８やＧＮＤ
ライン９を横切らなければならないものは、あらかじめ
前工程で交差配線や多層配線形成しておくことにより、
その両端からセルまでを電子ビーム描画装置で描画する
ことにより金属配線パターンを形成することができる（
ｘｏ３，１ｏｓ、ｘ２ａ、１３２）。
またセルと電源ラインを接続するパターン１２６゜セル
どＧＮＤラインを接続するパターン１０６などがある。
どＧＮＤラインを接続するパターン１０６などがある。
この第３図からもセル間を接続するパターンは、電源パ
ターンなどの固定的なパターンに較べて描画面積が少な
いことがわかる。
ターンなどの固定的なパターンに較べて描画面積が少な
いことがわかる。
この発明によれば、電子ビーム描画装置の直接描画の単
位時間当シの処理枚数を大幅に向上させることができ、
多品種少量の場合はマスクを作らず電子ビーム描画装置
の直接描画だけで済ませることが出来て、品種ごとのマ
スク製作と管理が不用となり、固定的な金属配線パター
ンのデータ処理は前亀って終了しているので、残りのわ
ずかな配線パターンのデータを処理するだけで良いため
多品種生産のデータ処理を大幅に減らす仁とができ、さ
らに配線パターンのチェックも、可変部分がわずかであ
るため短時間で処理できる。
位時間当シの処理枚数を大幅に向上させることができ、
多品種少量の場合はマスクを作らず電子ビーム描画装置
の直接描画だけで済ませることが出来て、品種ごとのマ
スク製作と管理が不用となり、固定的な金属配線パター
ンのデータ処理は前亀って終了しているので、残りのわ
ずかな配線パターンのデータを処理するだけで良いため
多品種生産のデータ処理を大幅に減らす仁とができ、さ
らに配線パターンのチェックも、可変部分がわずかであ
るため短時間で処理できる。
第１図は本発明実施例の半導体装置の製造工程の特に金
属配線のパターンニング工程を書き出したフローチャー
ト、第２図は金属膜上のフォトレジストにマスクを使っ
【光学的に露光した後のパターンエングを表わしたもの
で、半導体基板とそのチップの一部を鉱大して示した図
、第３図は光学的な露光の後の半導体基板に電子ビーム
描画装置で直接描画し友後のパターンニングを表わした
ものである。 なお図において、１・・・・・・金属膜蒸着工程、２・
・・・・・金属膜フォトレジスト工程、３・・・・・・
マスクを使った光学的露光工程、４・・・・・・電子ビ
ーム描画装置の直接描画工程、５・・・・・・金属膜エ
ッチングエ穆、６・・・・・・光学的露光後の半導体基
板、７・・・・・・チップ拡大図、８・・・・・・電源
バット及びライン、９・・・・・・ｑＮＤ（接地）バッ
ト及びライン、１０〜４７・・・・・・ポンディングパ
ッド、４８〜９２・・・・・・トランジスタ数〜数十個
で構成されるセル、９３〜１０Ｇ・・・・・・電子ビー
ム描画装置の直接描画配線、１０１〜１０２・・・・・
・交差配線、１０３・・・・・・交差配線と電子ビーム
描画装置の直接描画配線、１０４〜１０５・・・・・・
交差配線、１０６・・・・・・電子ビーム描画装置の直
接描画配線、１０７・・・・・・交差配線、１０８・・
・・・・交差配線と電子ビーム描画装置の直接描画配線
、１０９〜１１６交差配線、１１７〜１２６・・・・・
・電子ビーム描画装置の直接描画配線、１２７・・・・
・・交差配線、１２８・・・・・・交差配線と電子ビー
ム描画装置の直接描画配線、１２９〜１３０・・・・・
・交差配線、１３１・・・・・・電子ビーム描画装置の
直接描画配線、１３２・・・・・・交差配線と電子ビー
ム描画装置の直接描画配線、である。 ′＄ ２図 第 ３ 図
属配線のパターンニング工程を書き出したフローチャー
ト、第２図は金属膜上のフォトレジストにマスクを使っ
【光学的に露光した後のパターンエングを表わしたもの
で、半導体基板とそのチップの一部を鉱大して示した図
、第３図は光学的な露光の後の半導体基板に電子ビーム
描画装置で直接描画し友後のパターンニングを表わした
ものである。 なお図において、１・・・・・・金属膜蒸着工程、２・
・・・・・金属膜フォトレジスト工程、３・・・・・・
マスクを使った光学的露光工程、４・・・・・・電子ビ
ーム描画装置の直接描画工程、５・・・・・・金属膜エ
ッチングエ穆、６・・・・・・光学的露光後の半導体基
板、７・・・・・・チップ拡大図、８・・・・・・電源
バット及びライン、９・・・・・・ｑＮＤ（接地）バッ
ト及びライン、１０〜４７・・・・・・ポンディングパ
ッド、４８〜９２・・・・・・トランジスタ数〜数十個
で構成されるセル、９３〜１０Ｇ・・・・・・電子ビー
ム描画装置の直接描画配線、１０１〜１０２・・・・・
・交差配線、１０３・・・・・・交差配線と電子ビーム
描画装置の直接描画配線、１０４〜１０５・・・・・・
交差配線、１０６・・・・・・電子ビーム描画装置の直
接描画配線、１０７・・・・・・交差配線、１０８・・
・・・・交差配線と電子ビーム描画装置の直接描画配線
、１０９〜１１６交差配線、１１７〜１２６・・・・・
・電子ビーム描画装置の直接描画配線、１２７・・・・
・・交差配線、１２８・・・・・・交差配線と電子ビー
ム描画装置の直接描画配線、１２９〜１３０・・・・・
・交差配線、１３１・・・・・・電子ビーム描画装置の
直接描画配線、１３２・・・・・・交差配線と電子ビー
ム描画装置の直接描画配線、である。 ′＄ ２図 第 ３ 図
Claims (1)
- 半導体装置の金属配線パターンにおいて、マスクを用い
た光学的露光装置でのパターン部分と、電子ビーム描画
装置でウェーハに直接描画するパターン部分とを含むこ
とを特徴とする半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56176033A JPS5877232A (ja) | 1981-11-02 | 1981-11-02 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56176033A JPS5877232A (ja) | 1981-11-02 | 1981-11-02 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS5877232A true JPS5877232A (ja) | 1983-05-10 |
Family
ID=16006544
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP56176033A Pending JPS5877232A (ja) | 1981-11-02 | 1981-11-02 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5877232A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS601829A (ja) * | 1983-06-20 | 1985-01-08 | Nec Corp | 縮小投影式露光装置 |
| JPS6247129A (ja) * | 1985-08-26 | 1987-02-28 | Fujitsu Ltd | 半導体装置の製造方法 |
| JPH0414812A (ja) * | 1990-05-08 | 1992-01-20 | Fujitsu Ltd | パターン形成方法 |
-
1981
- 1981-11-02 JP JP56176033A patent/JPS5877232A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS601829A (ja) * | 1983-06-20 | 1985-01-08 | Nec Corp | 縮小投影式露光装置 |
| JPS6247129A (ja) * | 1985-08-26 | 1987-02-28 | Fujitsu Ltd | 半導体装置の製造方法 |
| JPH0414812A (ja) * | 1990-05-08 | 1992-01-20 | Fujitsu Ltd | パターン形成方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6218089B1 (en) | Photolithographic method | |
| JPH0574209B2 (ja) | ||
| KR100312354B1 (ko) | 집적 회로 및 집적 회로 제조 방법, 집적 회로 제조 시스템 | |
| JP2002202585A5 (ja) | ||
| JPH0450730B2 (ja) | ||
| JPS5877232A (ja) | 半導体装置 | |
| US20100064274A1 (en) | Proximity correction method and system | |
| JPH0448715A (ja) | 半導体装置の製造方法 | |
| JPH01293616A (ja) | 半導体集積回路の製造方法 | |
| JPS63278230A (ja) | 半導体装置の製造方法 | |
| JPH056176B2 (ja) | ||
| JPH0664337B2 (ja) | 半導体集積回路用ホトマスク | |
| JPS6126287A (ja) | 配線基板の製造方法 | |
| KR100728947B1 (ko) | 반도체소자용 레티클을 이용한 노광방법 | |
| JPS5839015A (ja) | 半導体装置の製造方法 | |
| JPS58204532A (ja) | パタ−ン形成方法 | |
| JP2596415B2 (ja) | 半導体装置の製造方法 | |
| JP3848795B2 (ja) | 半導体装置の配線形成方法 | |
| JPH08124826A (ja) | パターン形成方法 | |
| JPH09213609A (ja) | 半導体装置の製造方法 | |
| JPH023221A (ja) | マルチデザインウエハ | |
| JPH04101146A (ja) | フォトマスク及びレジストパターン形成方法 | |
| JPH05165195A (ja) | ガラスマスク並びに該ガラスマスクを使用した半導体装置の製造方法 | |
| JPS6052514B2 (ja) | ペレツトの製造方法 | |
| JPS62299969A (ja) | フオトマスク |