JPH0414812A - パターン形成方法 - Google Patents

パターン形成方法

Info

Publication number
JPH0414812A
JPH0414812A JP2118401A JP11840190A JPH0414812A JP H0414812 A JPH0414812 A JP H0414812A JP 2118401 A JP2118401 A JP 2118401A JP 11840190 A JP11840190 A JP 11840190A JP H0414812 A JPH0414812 A JP H0414812A
Authority
JP
Japan
Prior art keywords
exposure
pattern
reticle
mask
chips
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2118401A
Other languages
English (en)
Inventor
Satoru Akutagawa
哲 芥川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP2118401A priority Critical patent/JPH0414812A/ja
Publication of JPH0414812A publication Critical patent/JPH0414812A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 [概要] パターンの形成方法に関し、 最小限のレチクル及び、露光データにより効率よく対応
マスクを製作することを目的とし、1回の露光単位が複
数(nと表す)のチップにより構成される第1のレチク
ル(または露光データ)よりマスク(またはウェーハ)
に露光を行う第1工程と、前記マスク(またはウェーハ
)の一部の領域において1回の露光単位が1チップより
構成される第2のレチクル(または露光データ)を用い
て前記露光単位内の所定数(kと表す、1≦k≦n)の
チップによる露光を行う第2工程とを有し、前記一部の
領域について二重露光を行うように構成する。
[産業上の利用分野コ 本発明はパターンの形成方法に関するものであり、さら
に詳しく述べるならば、半導体装置の製造に使用される
マスクおよび半導体装置を作るために使用されるウェー
ハ上の製品パターンの形成方法に関するものである。
[従来の技術] 半導体装置の適用分野の拡大に伴い、その信頼性に対す
る要求が非常に高度になっている。
ところで、ウェーハのエツジ部近傍では結晶欠陥や、ウ
ェーハの処理プロセスでウェーハが治具で掴まれること
による損傷などがあるために、エツジ部では不良製品チ
ップが作られ易い。さらに、ウェーハのエツジ部では露
光パターンがぼける、レジストの塗布がむらになる等の
ことも製品不良の原因となる。このためウェーハエツジ
部近傍領域には潜在的な不良チップがあるので、信頼性
の観点からはかかる不良チップを出荷前の試験工程で確
実に不良チップとして判別し、出荷対象から除外するこ
とが、製品の用途によっては必要になっている。
ウェーハエツジ部近傍での潜在的不良を判別する方法と
して、その部分の多層処理プロセスのいずれか1層の処
理工程において製品のパターンを形成しない方法がある
。この場合1枚のウェーハ上で1チップ単位で製品チッ
プをパターンニングしかつ潜在的不良チップのパターン
を形成しない方法がある。この方法では、ある1層のパ
ターンニング用パターンに関して、出来るだけ多くの有
効チップ製品を確保するように有効チップの配列を定め
、ウェーハエツジ近傍の潜在的不良になる領域だけで製
品パターンを壊すようにすれば、最大個数の製品チップ
を取ることができる。一方、チップのパターン形成方法
として複数チップをパターン形成単位とする方法がある
。これは1チップをパターン形成単位とするよりも効率
が高く、またゴミなどの発生機会が少なくなる。この方
法では製品パターンを壊そうとすると、複数チップごと
に製品パターンを壊すための不良領域除外パターン(例
えば、全面を露光または非露光にするかあるいは、所定
素子の動作をしないようなダミーパターンを作る必要が
ある。
[従来の技術] 従来、不良領域除外パターンを形成したマスク〔以下「
対応マスク」という)の製作においてはそのレチクル単
位で不良領域にかかるショットの不良領域除外パターン
の形成を行っていた。また、レチクルを使用しないで電
子ビームなどにより直接マスクにパターンを形成する方
法では露光データショット単位で不良領域にかかるショ
ットの不良領域除外パターンの形成を行っていた。
多数の半導体装置(チップ)を1枚のウェーハに多層の
回路素子を作るウェーハ処理工程においては、位置合わ
せパターン、モニタパターンなどの各種パターンがショ
ット単位で使用される場合があるが、一つの層のマスク
のパターンと上の層のマスクのパターンとがそれぞれの
露光単位が異なる場合においてそれら各種パターン露光
単位がズして重なり、各種パターンの多層間形成を阻害
しないようにする必要がある。ところで1チップの面積
が小さいと多層のアライメントマーク等の余裕が小さく
、アライメントマークを設ける位置の選択範囲を大きく
とるために複数のチップを組み合わせて露光単位を太き
(とる必要が生じてきた。しかし特定のパターン層でウ
ェーハ周辺の潜在的不良チップ除去を効率的に行うため
、露光単位を他層と異なり小さ(とった場合多層パター
ン形成グの際にアラインメントマークを合わせること(
すなわち整合性を取ること)が困難になってきた。この
ために不良除去を行う層においても、1回の露光で他層
と同じく複数のチップを露光する必要が生じてきた。ま
た露光単位当りのチップ数を多くしてパターン形成のス
ルーブツトを高めるためにも1回の露光で複数のチップ
を露光することが望ましい、このように整合性とスルー
ブツトの観点から定めた適当数のチップを露光単位とす
るマスクを作製する。
第4図にウェーハ上の多数のチップパターンを示す。図
中、1はウェーハ、laはウェーハエツジ近傍のリング
上の不良領域、1bは1aより内側の円形製品領域であ
る。基盤の目状に示された正方形が1チップに相当し、
実線で囲まれた正方形が4個のチップを1単位とするパ
ターン形成単位3である(第2図参照)0部分的に不良
領域1aにかかっているパターン形成単位において、例
えば、2aは製品領域la内に納まり、その他の3チッ
プ分の2b、2c、2dは不良領域1bに一部がかかっ
ている。従来のレチクルまたは露光データショット単位
で不良領域にかかるショットの不良領域除外パターンの
形成を行う方法では、4チップ分全体の製品パターンが
形成されず、ウェーハから得られる製品パターンの数が
少なくなった。
[発明が解決しようとする課題] 従来法によると、露光単位内での除去チップの組合わせ
分(第4図では第6図に示すような6個の組合わせ)の
レチクル、露光データが必要となってしまう欠点が生じ
ていた。
本発明は以上の点に鑑み最小限のレチクル、露光データ
により効率よく対応マスクを製作することを目的とする
[課題を解決するための手段] 本発明の第1は、レチクルを用いマスクにパターンを形
成する方法に関し、 1回の露光単位が複数(nと表す)のチップにより構成
される第1のレチクルによりマスクに露光を行う第1工
程と、前記マスクの一部の領域において1回の露光単位
が1チップより構成される第2のレチクルを用いて前記
露光単位内の所定数(kと表す、1≦k≦n)のチップ
による露光を行う第2工程とを有し、前記一部の領域に
ついて二重露光を行うことを特徴とする。
本発明の第2はレチクルを用いずにマスクにパターンを
形成する方法において、 1回の露光単位が複数(nと表す)のチップにより構成
される第1の露光データによりレチクルを使用しないで
マスクに露光を行う第1工程と、前記マスクの一部の領
域において1回の露光単位が1チップより構成される第
2の露光データによりレチクルを用いないで前記露光単
位内の所定数(kと表す、1≦k≦n)のチップに露光
を行う第2工程を有し、前記一部の領域につき二重露光
を行うことを特徴とする。
本発明の第3はレチクルを用いウェーハにバターンを形
成する方法において、 1回の露光単位が複数(nと表す)のチップにより構成
される第1のレチクルによりマスクに露光を行う第1工
程と、前記ウェーハの一部の領域において1回の露光単
位が1チップより構成される第2のレチクルを用いて前
記露光単位内の所定数(kと表す、1≦k≦n)のチッ
プに露光を行う第2工程を有し、前記一部の領域につき
二重露光をことを特徴とするウェーハへのパターン形成
方法。本発明の第4はレチクルを用いずにウェーハにパ
ターンを形成する方法において、1回の露光単位が複数
(nと表す)のチップにより構成される第1の露光デー
タによりレチクルを用いないで、マスクに露光を行う第
1工程と、前記ウェーハの一部の領域において1回の露
光単位が1チップより構成される第2の露光データによ
りレチクルを用いないで前記露光単位内の所定数(kと
表す、l≦k≦n)のチップに露光を行う第2工程とを
有し、前記一部の領域につき二重露光を行うことを特徴
とする。
以下、発明の構成を詳しく説明する。
本発明の第1〜第4の共通な構成は、1回の露光単位が
複数(nと表す)のチップにより構成される露光を行う
工程(第1工程という)と、露光対象物の一部の領域に
おいて1回の露光単位が1チップより構成される第2の
露光を前記露光単位内の所定数(kと表す、1≦k≦n
)のチップにつき行う工程(第2工程という)とを有し
、前記一部の領域につき二重露光をところにある。
このように構成すると、第1工程で対象物のできるだけ
全面をカバーするように露光を行い、第2工程で有効領
域(欠陥、割れ、露光パターンのぼけなどがない良好な
領域)外の不良領域で対象物の領域を1チップ単位で露
光する。したがって、露光に必要なレチクルまたは露光
データは第1工程のものが1種類と、第2工程のものが
1種類と、合計2種類だけとなる。また、第2工程では
不良領域に少しでもかかるチップについては1つずつ確
実に不良にするために、1チップ単位で露光を行って、
第1工程で造られた製品にパターンを壊して不良品とし
て検査工程で選別できるようにする。第2工程ではに=
1〜nとしているが、k=1は最小の1チップについて
、k=nは最大の全チップについて二重露光が行われる
。k=nはn=2のように1露光単位のチップ数が小さ
く、2チップ全部がウェーハの周縁にかかる場合に行わ
れる。
通常第1工程の露光が最初に行われ、次に第2工程の露
光が行われるが、逆の順序で露光を行ってもよい。この
場合第1工程で作られる1露光単位の領域と第2工程の
パターンを位置合わせし、第1工程で作られたパターン
の全部を壊すか、あるいは、目標とするのチップの一部
を(例えば電源線などを断続させる)壊すような位置合
わせが必要である。
第1工程の位置合わせは通常の製品で要求される高精度
が必要であるが、第2工程では製品パターンを壊すもの
であるので製品の位置合わせほどの高精度は必要ではな
い。位置合わせの方法としては、第1工程のパターンの
中に第2工程の位置合わせパターンを作っておく方法が
ある。あるいは、このような位置合わせパターンを作ら
ないで、露光装置に第2工程のパターンを合わせること
により第1工程のパターンに間接的に合わせることによ
っても数ミクロンの十分な精度でのパターン合わせが可
能である。すなわち、第2工程で作られるパターン、ウ
ェーハまたはマスクおよび露光装置の各場所の三者の位
置関係は決まっているので、露光装置に第1工程のレチ
クルプレートなどをセットすることにより位置合わせが
可能になる。
上記した共通の構成を半導体装置製造における各種パタ
ーン形成方法に適用したのが本発明の第1から第4であ
る。
本発明の第1はレチクルを使用し、マスクにパターンを
形成する方法である。この場合マスクの周縁部では反り
、傷、損傷などが起こりやすく不良パターンとなること
が多(、またウェーハの不良領域はあらかじめ分かって
いるので、損傷などがある部分およびウェーハの不良領
域に相当する部分においては製品パターンを壊すための
二重露光を行う。またマスクの製造ロットごとに上記損
傷等調査し、製造ロット毎に定めるか、第1工程の露光
を行った後にマスクを検査して二重露光を行う部分を定
めてもよい。通常二重露光をする部分はマスクの周縁に
なるが、偶々あるロットではマスクの中心部に損傷など
が発生した時は、中心部を二重露光してもよい。
第1工程の露光は2X2=4チップ、あるいは4x4=
16チップなど複数チップを同時に露光するので、1チ
ップ毎に露光する場合よりも露光効率が高い。第1工程
の露光のアライメントマークは各1チップの間のスクラ
イブラインに作られる。第2工程でいずれかの1チップ
のパターンを壊すときに、スクライブラインにカバー膜
をつけ、スクライブライン上のアライメントマークを残
して(壊さないで)、これを上層のパターンの位置合わ
せに使用することが好ましい。同じく、1チップ内にア
ライメントマークなどがあるときには、アライメントマ
ークにカバー膜をつけて、当該1チップのパターンを壊
すことが好ましい。
本発明の第2はレチクルを使用しないで電子ビーム等の
ビームによりマスクに直接パターンを形成する点が本発
明の第1と相違し、その他の点では本発明の第1と共通
の方法である。露光データとはCADなどにより電子情
報として作られている形状、寸法、パターン相互の間隔
などのパターン幾何学的情報であって、電子ビームなど
を二次元的に移動させパターンを描かせるデータである
この方法における第1工程と第2工程のアライメントは
、第2工程の露光パターンと被露光物の位置合わせを、
被露光物に設けられたアライメントマークによらず、露
光装置に前記露光データの一部として記憶された第1工
程の露光データを参照として、第2工程の露光データを
設定することにより行うことができる。
本発明の第3はレチクルを使用し、光の縮小投影露光に
よりウェーハにパターンを形成する方法に関する。この
方法では、第1工程においてできるだけ多数の製品チッ
プが取れるようにウェーハの面に露光を行う。第2工程
ではウェーハの周縁部分を二重露光する。位置合わせは
第1の方法と同じである。
本発明の第4はレチクルを使用しないで電子ビーム等の
ビームによりウェーハに直接パターンを形成する点が本
発明の第3と相違し、その他の点は第3と同じである。
露光データの意味は本発明の詳細な説明したとおりであ
る。
[作用〕 本発明の第1はレチクルを使用してマスクパターンを形
成する際に、本発明の第2はレチクルを使用しないでマ
スクパターンを作る際に、ウェーハへの露光の際に不良
製品を確実に除外することができる。
本発明の第3はレチクルを使用してマスクパターンを形
成する際に、本発明の第4はレチクルを使用しないでウ
ェーハにパターンを作る際に、ウェーハへの露光の際に
不良製品を確実に除外することができる。
以下、ウェーハにレチクルを用いパターンを形成する実
施例により本発明の詳細な説明する。
[実施例] 第1図に、ウェーハ1のウェーハエツジ近傍のリング状
不良領域1aおよび内側の円形製品領域1bにかけてウ
ェーハ1の全面に、4チップを1露光部位とするレチク
ル3(第2図参照)により露光を行う(第1工程)。各
露光単位のアライメントマークは、実線で示された基盤
の目間の上下左右のスクライブラインに4個設けられて
いる(?)。第1工程の露光に続いて、アライメントマ
ークおよび製品として残す露光部分にカバーを設け、第
4図に示すlチップ単位の削除用露光レチクル6を使用
し第2工程の露光を行う。図中、斜線は1チップ全体を
露光して第1工程で作られたパターンを壊すことを意味
している。第2工程では第4図に斜線で示す部分のパタ
ーンを1個づつ壊し、第5図に示すような製品パターン
を1チップに作製する。
[発明の効果] 以上説明したように、本発明によればマスクおよびウェ
ーハにパターンを形成する際に不良チップを試験工程で
確実に排除できるようにパターン形成ができかつ、歩留
まりの低下を最小限に納めることができる。
【図面の簡単な説明】
第1図は本発明の第1工程における露光方法の実施例を
示す図、 第2図は第1工程における1露光単位を示す図、 第3図は本発明の第2工程における露光に使用するレチ
クルまたは露光データを示す図、第4図は1枚のウェー
ハにつき不良領域における除去チップと、製品チップの
配列を示す図、第5図は製品チップを配列したウェーハ
の図、第6図は従来、不良チップを除去するためのレチ
クルまたは露光データを示す図である。 1−ウェーハ、la=不良領域、ib−円形製品領域、
2a−製品チップ、2b、2c、2d−不良チップ、3
−第1工程の露光単位、4−不良チップ除去パターン、
6−第2工程のパターン市 とt・を士11,71牛iも±、ブ1?タク第4図 86B月オ1工程1てと止露光方沙 第1図 7f工fi+:hrt5a’14(i 第2図 才21λ鮫におけ3り1光万lム 第3図 !!!品ナツアと配列しrウェーハ 第5図 !!6図

Claims (1)

  1. 【特許請求の範囲】 1、マスクにパターンを形成する方法において、 1回の露光単位が複数(nと表す)のチップにより構成
    される第1のレチクルによりマスクに露光を行う第1工
    程と、前記マスクの一部の領域において1回の露光単位
    が1チップより構成される第2のレチクルを用いて前記
    露光単位内の所定数(kと表す、1≦k≦n)のチップ
    に露光を行う第2工程とを有し、前記一部の領域につい
    て二重露光を行うことを特徴とするマスクへのパターン
    形成方法。 2、マスクにパターンを形成する方法において、 1回の露光単位が複数(nと表す)のチップにより構成
    される第1の露光データによりレチクルを使用しないで
    マスクに露光を行う第1工程と、前記マスクの一部の領
    域において1回の露光単位が1チップより構成される第
    2の露光データによりレチクルを用いないで前記露光単
    位内の所定数(kと表す、1≦k≦n)のチップに露光
    を行う第2工程を有し、前記一部の領域につき二重露光
    を行うことを特徴とするマスクへのパターン形成方法。 3、ウェーハにパターンを形成する方法において、 1回の露光単位が複数(nと表す)のチップにより構成
    される第1のレチクルによりマスクに露光を行う第1工
    程と、前記ウェーハの一部の領域において1回の露光単
    位が1チップより構成される第2のレチクルを用いて前
    記露光単位内の所定数(kと表す、1≦k≦n)のチッ
    プに露光を行う第2工程を有し、前記一部の領域につき
    二重露光を行うことを特徴とするウェーハへのパターン
    形成方法。 4、ウェーハにパターンを形成する方法において、 1回の露光単位が複数(nと表す)のチップにより構成
    される第1の露光データによりレチクルを用いないで、
    マスクに露光を行い、前記ウェーハの一部の領域におい
    て1回の露光単位が1チップより構成される第2の露光
    データによりレチクルを用いないで前記露光単位内の所
    定数(kと表す、1≦k≦n)のチップに露光を行い、
    前記一部の領域につき二重露光を行うことを特徴とする
    ウェーハへのパターン形成方法。 5、第2工程の露光パターンと被露光物の位置合わせを
    、被露光物に設けられたアライメントマークによらず、
    露光装置にレチクルを固定する際の該レチクルの位置決
    めにより行うことを特徴とする請求項1又は3記載のパ
    ターン形成方法。 6、第2工程の露光パターンと被露光物の位置合わせを
    、被露光物に設けられたアライメントマークによらず、
    露光装置に前記露光データの一部として記憶された第1
    工程の露光データを参照として、第2工程の露光データ
    を設定することにより行うことを特徴とする請求項2又
    は4記載のパターン形成方法。
JP2118401A 1990-05-08 1990-05-08 パターン形成方法 Pending JPH0414812A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2118401A JPH0414812A (ja) 1990-05-08 1990-05-08 パターン形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2118401A JPH0414812A (ja) 1990-05-08 1990-05-08 パターン形成方法

Publications (1)

Publication Number Publication Date
JPH0414812A true JPH0414812A (ja) 1992-01-20

Family

ID=14735746

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2118401A Pending JPH0414812A (ja) 1990-05-08 1990-05-08 パターン形成方法

Country Status (1)

Country Link
JP (1) JPH0414812A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100307566B1 (ko) * 1998-08-05 2001-09-24 가네꼬 히사시 차아지빔 묘화장치 및 묘화방법
JP2007103851A (ja) * 2005-10-07 2007-04-19 Nec Electronics Corp 半導体装置の製造方法および半導体ウエハ

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5877232A (ja) * 1981-11-02 1983-05-10 Nec Corp 半導体装置
JPS59154021A (ja) * 1983-02-22 1984-09-03 Victor Co Of Japan Ltd パタ−ン形成法
JPS6253937A (ja) * 1985-08-31 1987-03-09 Mitsubishi Gas Chem Co Inc 芳香族ケトンの製造方法
JPS62265723A (ja) * 1986-05-13 1987-11-18 Ricoh Co Ltd レジスト露光方法
JPS6438747A (en) * 1987-08-04 1989-02-09 Sanyo Electric Co Production of photomask
JPH01223743A (ja) * 1988-03-02 1989-09-06 Matsushita Electron Corp マスタースライス方式半導体装置の製造方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5877232A (ja) * 1981-11-02 1983-05-10 Nec Corp 半導体装置
JPS59154021A (ja) * 1983-02-22 1984-09-03 Victor Co Of Japan Ltd パタ−ン形成法
JPS6253937A (ja) * 1985-08-31 1987-03-09 Mitsubishi Gas Chem Co Inc 芳香族ケトンの製造方法
JPS62265723A (ja) * 1986-05-13 1987-11-18 Ricoh Co Ltd レジスト露光方法
JPS6438747A (en) * 1987-08-04 1989-02-09 Sanyo Electric Co Production of photomask
JPH01223743A (ja) * 1988-03-02 1989-09-06 Matsushita Electron Corp マスタースライス方式半導体装置の製造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100307566B1 (ko) * 1998-08-05 2001-09-24 가네꼬 히사시 차아지빔 묘화장치 및 묘화방법
JP2007103851A (ja) * 2005-10-07 2007-04-19 Nec Electronics Corp 半導体装置の製造方法および半導体ウエハ

Similar Documents

Publication Publication Date Title
US6737205B2 (en) Arrangement and method for transferring a pattern from a mask to a wafer
US4967229A (en) Process for forming dicing lines on wafer
US20210398910A1 (en) Integrated circuit with scribe lane patterns for defect reduction
US5237393A (en) Reticle for a reduced projection exposure apparatus
JPH0414812A (ja) パターン形成方法
JPH0258777B2 (ja)
JP2836391B2 (ja) 半導体集積回路作製用マスク及びその検査方法
JP2001035776A (ja) 半導体装置の製造方法及びレチクル
US5403681A (en) Method of producing semiconductor device and photomask therefor
US5545498A (en) Method of producing semiconductor device and photomask therefor
US5871889A (en) Method for elimination of alignment field gap
JPS5919318A (ja) 転写パタ−ンの位置ずれ検査方法および転写パタ−ンマスク
JP2005195877A (ja) レチクル及び半導体装置の製造方法
JP2532110B2 (ja) 電子線露光方法
JPH0262541A (ja) レチクル及びこれを用いる半導体装置の製造方法
JPS61117544A (ja) ホトマスク
JPS60170935A (ja) 集積回路用ホトマスク
JPH05291106A (ja) 半導体ウエハーの露光方法
JPH01129433A (ja) パターン自動検査方法
JPH03259255A (ja) マスクパターン設計方法
JPH03180017A (ja) 半導体装置の製造方法
KR20070002630A (ko) 반도체소자의 노광마스크 및 반도체소자의 형성방법
JPH06208220A (ja) マスクパターンの作成方法
JPS6319853B2 (ja)
JP2005197453A (ja) レチクルとそれを用いた半導体装置の製造方法及び半導体装置