JPH05291106A - 半導体ウエハーの露光方法 - Google Patents
半導体ウエハーの露光方法Info
- Publication number
- JPH05291106A JPH05291106A JP4095372A JP9537292A JPH05291106A JP H05291106 A JPH05291106 A JP H05291106A JP 4095372 A JP4095372 A JP 4095372A JP 9537292 A JP9537292 A JP 9537292A JP H05291106 A JPH05291106 A JP H05291106A
- Authority
- JP
- Japan
- Prior art keywords
- pattern
- semiconductor wafer
- reticle
- lsi
- teg
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
- G03F7/70—Microphotolithographic exposure; Apparatus therefor
- G03F7/70058—Mask illumination systems
- G03F7/70066—Size and form of the illuminated area in the mask plane, e.g. reticle masking blades or blinds
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
Abstract
(57)【要約】 （修正有）
【目的】 縮小露光投影装置のスループットの低下を抑
えながら、ＴＥＧパターンを半導体ウエハ−上の任意の
位置に転写することを可能した、半導体ウエハ−の露光
方法を提供する。 【構成】 レチクル（１１）上の１ショットの露光領域
内に、ＬＳＩパターン（Ｌ）と、ＴＥＧパターン（Ｔ）
とを隣接して配置し、レチクル（１１）上に配置された
遮光板（１３）の開口部（１３ａ）を移動することによ
って、ＬＳＩパターン（Ｌ）とＴＥＧパターン（Ｔ）の
いずれかを露光するかを切り換える。
えながら、ＴＥＧパターンを半導体ウエハ−上の任意の
位置に転写することを可能した、半導体ウエハ−の露光
方法を提供する。 【構成】 レチクル（１１）上の１ショットの露光領域
内に、ＬＳＩパターン（Ｌ）と、ＴＥＧパターン（Ｔ）
とを隣接して配置し、レチクル（１１）上に配置された
遮光板（１３）の開口部（１３ａ）を移動することによ
って、ＬＳＩパターン（Ｌ）とＴＥＧパターン（Ｔ）の
いずれかを露光するかを切り換える。
Description
【０００１】
【産業上の利用分野】本発明は、半導体ウエハ−の露光
方法に関するものであり、さらに詳しくは、同一半導体
ウエハ−上の任意の位置にＬＳＩパターンとＴＥＧパタ
ーンとを転写する方法に関する。
方法に関するものであり、さらに詳しくは、同一半導体
ウエハ−上の任意の位置にＬＳＩパターンとＴＥＧパタ
ーンとを転写する方法に関する。
【０００２】
【従来の技術】従来、半導体ウエハー上に、半導体集積
回路の回路パターン（以下、ＬＳＩパターンと略称す
る。）とともに、製造工程条件を監視する為の各種のモ
ニタ−素子から構成された、いわゆるテスト・エレメン
ト・グループのパターン（以下、ＴＥＧパターンと略称
する。）をパターン形成することによって、半導体ウエ
ハー毎に各種モニタ−素子の特性データを収集し、これ
に基いて製造工程条件の精密な制御を行っていた。
回路の回路パターン（以下、ＬＳＩパターンと略称す
る。）とともに、製造工程条件を監視する為の各種のモ
ニタ−素子から構成された、いわゆるテスト・エレメン
ト・グループのパターン（以下、ＴＥＧパターンと略称
する。）をパターン形成することによって、半導体ウエ
ハー毎に各種モニタ−素子の特性データを収集し、これ
に基いて製造工程条件の精密な制御を行っていた。
【０００３】ところで、縮小投影露光法によって、ＬＳ
ＩパターンとＴＥＧパターンとを同一半導体ウエハー上
に転写する方法としては、以下の二つの方法がある。 方法：図６に示される如く、一つのレチクル（１ａ）
上の１ショットの露光領域内に、ＬＳＩパターン（Ｌ）
と、ＴＥＧパターン（Ｔ）とを隣接して配置し、これら
の周囲にクロム薄膜からなる遮光帯（２ａ）を設ける。
そして、このレチクル（１ｂ）を縮小投影露光装置のレ
チクル・ステージに載せ、半導体ウエハ−を載せたウエ
ハ−・ステージを移動して、ＬＳＩパターン（Ｌ）とＴ
ＥＧパターン（Ｔ）とを半導体ウエハ−上の所定位置に
ステップ・アンド・リピート露光する。
ＩパターンとＴＥＧパターンとを同一半導体ウエハー上
に転写する方法としては、以下の二つの方法がある。 方法：図６に示される如く、一つのレチクル（１ａ）
上の１ショットの露光領域内に、ＬＳＩパターン（Ｌ）
と、ＴＥＧパターン（Ｔ）とを隣接して配置し、これら
の周囲にクロム薄膜からなる遮光帯（２ａ）を設ける。
そして、このレチクル（１ｂ）を縮小投影露光装置のレ
チクル・ステージに載せ、半導体ウエハ−を載せたウエ
ハ−・ステージを移動して、ＬＳＩパターン（Ｌ）とＴ
ＥＧパターン（Ｔ）とを半導体ウエハ−上の所定位置に
ステップ・アンド・リピート露光する。
【０００４】方法：図７に示される如く、二種類のレ
チクル（１ｂ）,（１ｃ）を準備する。レチクル（１
ｂ）上の１ショットの露光領域内にはＬＳＩパターン
（Ｌ）を配置し、他方、レチクル（１ｃ）の上の１ショ
ットの露光領域内にはＴＥＧパターン（Ｔ）を配置す
る。ＬＳＩパターン（Ｌ），ＴＥＧパターン（Ｔ）の周
囲にはクロム薄膜からなる遮光帯（２ｂ）,（２ｃ）を
設ける。そして、まずレチクル（１ｂ）をレチクル・ス
テージに載せ、半導体ウエハ−を載せたウエハ−・ステ
ージを移動して、ＬＳＩパターン（Ｌ）を半導体ウエハ
−上の所定位置にステップ・アンド・リピート露光す
る。次に、レチクル（１ｂ）をレチクル（１ｃ）に交換
し、同様に、ＴＥＧパターン（Ｔ）を他の所定位置にス
テップ・アンド・リピート露光する。
チクル（１ｂ）,（１ｃ）を準備する。レチクル（１
ｂ）上の１ショットの露光領域内にはＬＳＩパターン
（Ｌ）を配置し、他方、レチクル（１ｃ）の上の１ショ
ットの露光領域内にはＴＥＧパターン（Ｔ）を配置す
る。ＬＳＩパターン（Ｌ），ＴＥＧパターン（Ｔ）の周
囲にはクロム薄膜からなる遮光帯（２ｂ）,（２ｃ）を
設ける。そして、まずレチクル（１ｂ）をレチクル・ス
テージに載せ、半導体ウエハ−を載せたウエハ−・ステ
ージを移動して、ＬＳＩパターン（Ｌ）を半導体ウエハ
−上の所定位置にステップ・アンド・リピート露光す
る。次に、レチクル（１ｂ）をレチクル（１ｃ）に交換
し、同様に、ＴＥＧパターン（Ｔ）を他の所定位置にス
テップ・アンド・リピート露光する。
【０００５】
【発明が解決しようとする問題点】しかしながら、上述
した方法には、以下の問題点があった。 方法の問題点：１ショットの露光領域内にＴＥＧパタ
ーン（Ｔ）を配置しているので、半導体ウエハー上の全
ショット内にＴＥＧパターン（Ｔ）が含まれ、ＬＳＩチ
ップの理論収量が大幅に減少する。また、半導体ウエハ
ー上の任意の位置にＴＥＧパターン（Ｔ）を転写するこ
とができない。 方法の問題点：この方法によれば、半導体ウエハー上
の任意の位置に、ＴＥＧパターン（Ｔ）を転写すること
ができる。しかし、半導体ウエハー毎にレチクル交換が
必要の為、縮小投影露光装置のスループットが大幅に低
下する。
した方法には、以下の問題点があった。 方法の問題点：１ショットの露光領域内にＴＥＧパタ
ーン（Ｔ）を配置しているので、半導体ウエハー上の全
ショット内にＴＥＧパターン（Ｔ）が含まれ、ＬＳＩチ
ップの理論収量が大幅に減少する。また、半導体ウエハ
ー上の任意の位置にＴＥＧパターン（Ｔ）を転写するこ
とができない。 方法の問題点：この方法によれば、半導体ウエハー上
の任意の位置に、ＴＥＧパターン（Ｔ）を転写すること
ができる。しかし、半導体ウエハー毎にレチクル交換が
必要の為、縮小投影露光装置のスループットが大幅に低
下する。
【０００６】本発明は、上述した問題点に鑑みて創作さ
れたものであり、縮小投影露光装置のスループットの低
下を抑えながら、半導体ウエハー上の任意の位置にＴＥ
Ｇパターン（Ｔ）を転写することを可能にした半導体ウ
エハ−の露光方法を提供することを目的としている。
れたものであり、縮小投影露光装置のスループットの低
下を抑えながら、半導体ウエハー上の任意の位置にＴＥ
Ｇパターン（Ｔ）を転写することを可能にした半導体ウ
エハ−の露光方法を提供することを目的としている。
【０００７】
【課題を解決するための手段】本発明は、レチクル（１
１）上の１ショットの露光領域内に、ＬＳＩパターン
（Ｌ）と、ＴＥＧパターン（Ｔ）とを隣接して配置し、
レチクル（１１）上に配置された遮光板（１３）の開口
部分（１３ａ）を移動することによって、ＬＳＩパター
ン（Ｌ）とＴＥＧパターン（Ｔ）とのいずれを露光する
かを切り換えることを第１の特徴としている。
１）上の１ショットの露光領域内に、ＬＳＩパターン
（Ｌ）と、ＴＥＧパターン（Ｔ）とを隣接して配置し、
レチクル（１１）上に配置された遮光板（１３）の開口
部分（１３ａ）を移動することによって、ＬＳＩパター
ン（Ｌ）とＴＥＧパターン（Ｔ）とのいずれを露光する
かを切り換えることを第１の特徴としている。
【０００８】さらに上記の構成において、レチクル（１
１）上のＬＳＩパターン（Ｌ）とＴＥＧパターン（Ｔ）
との境界部分に遮光帯（１２）を設けたことを第２の特
徴としている。
１）上のＬＳＩパターン（Ｌ）とＴＥＧパターン（Ｔ）
との境界部分に遮光帯（１２）を設けたことを第２の特
徴としている。
【０００９】
【作用】上述の手段によれば、遮光板（１３）の開口部
分（１３ａ）を移動することによって、ＬＳＩパターン
（Ｌ）とＴＥＧパターン（Ｔ）とのいずれを露光するか
を切り換えるているので、半導体ウエハー上の任意の位
置にＬＳＩパターン（Ｌ）とＴＥＧパターン（Ｔ）とを
配置できとともに、レチクル交換作業を不要にできるの
で、縮小投影露光装置のスループットの低下を少なくで
きる。
分（１３ａ）を移動することによって、ＬＳＩパターン
（Ｌ）とＴＥＧパターン（Ｔ）とのいずれを露光するか
を切り換えるているので、半導体ウエハー上の任意の位
置にＬＳＩパターン（Ｌ）とＴＥＧパターン（Ｔ）とを
配置できとともに、レチクル交換作業を不要にできるの
で、縮小投影露光装置のスループットの低下を少なくで
きる。
【００１０】さらに、ＬＳＩパターン（Ｌ）とＴＥＧパ
ターン（Ｔ）との境界部分に遮光帯（１２）を設けるこ
とによって、デフォーカスされた遮光板（１３）の開口
部分（１３ａ）のエッジ部分の影によって、ＬＳＩパタ
ーン（Ｌ）とＴＥＧパターン（Ｔ）との境界部分ににじ
みが発生することを防止できる。
ターン（Ｔ）との境界部分に遮光帯（１２）を設けるこ
とによって、デフォーカスされた遮光板（１３）の開口
部分（１３ａ）のエッジ部分の影によって、ＬＳＩパタ
ーン（Ｌ）とＴＥＧパターン（Ｔ）との境界部分ににじ
みが発生することを防止できる。
【００１１】
【実施例】次に、本発明の実施例を図面を参照して説明
する。図１は、本発明の実施例に係るレチクルの構成を
示す平面図である。レチクル（１１）上の１ショットの
露光領域内に、ＬＳＩパターン（Ｌ）と、ＴＥＧパター
ン（Ｔ）とが隣接して配置されており、これらの周辺に
はクロム薄膜からなる遮光帯（１２）が設けられてい
る。従来例のレチクルと異なる点は、ＬＳＩパターン
（Ｌ）とＴＥＧパターン（Ｔ）との境界部分に、クロム
薄膜からなる遮光帯（１２）を設けた点である。この部
分の遮光帯（１２）の幅Ｓは、約３ｍｍ以上に設定す
る。
する。図１は、本発明の実施例に係るレチクルの構成を
示す平面図である。レチクル（１１）上の１ショットの
露光領域内に、ＬＳＩパターン（Ｌ）と、ＴＥＧパター
ン（Ｔ）とが隣接して配置されており、これらの周辺に
はクロム薄膜からなる遮光帯（１２）が設けられてい
る。従来例のレチクルと異なる点は、ＬＳＩパターン
（Ｌ）とＴＥＧパターン（Ｔ）との境界部分に、クロム
薄膜からなる遮光帯（１２）を設けた点である。この部
分の遮光帯（１２）の幅Ｓは、約３ｍｍ以上に設定す
る。
【００１２】図２は、レチクル（１１）の上方に配置さ
れた遮光板（１３）を示す平面図である。同図に示され
るように、遮光板（１３）は４枚の金属板（１４ａ）〜
（１４ｄ）を組み合わせたものであり、パターンの寸法
と座標値の情報に基いて、それぞれＸ方向あるいはＹ方
向に自動的に移動させることで、開口部分（１３ａ）の
面積および位置を自由に設定できるようにしたものであ
る。
れた遮光板（１３）を示す平面図である。同図に示され
るように、遮光板（１３）は４枚の金属板（１４ａ）〜
（１４ｄ）を組み合わせたものであり、パターンの寸法
と座標値の情報に基いて、それぞれＸ方向あるいはＹ方
向に自動的に移動させることで、開口部分（１３ａ）の
面積および位置を自由に設定できるようにしたものであ
る。
【００１３】図４および図５は、上述したレチクル（１
１）を用いて、半導体ウエハ−を露光する方法を説明す
るための平面図である。本発明の露光方法は以下のステ
ップに従って行われる。 ステップ１：レチクル（１１）をレチクル・ステージ
（１５）に載せ、レチクル・ステージ（１５）を所定位
置までＸ方向，Ｙ方向に移動させることによって、レチ
クル（１１）と縮小投影露光装置との位置合わせを行
う。なお、レチクル（１１）上のＬＳＩパターン（Ｌ）
およびＴＥＧパターン（Ｔ）の寸法と座標値はあらかじ
め縮小投影露光装置の記憶装置にインプットされてい
る。
１）を用いて、半導体ウエハ−を露光する方法を説明す
るための平面図である。本発明の露光方法は以下のステ
ップに従って行われる。 ステップ１：レチクル（１１）をレチクル・ステージ
（１５）に載せ、レチクル・ステージ（１５）を所定位
置までＸ方向，Ｙ方向に移動させることによって、レチ
クル（１１）と縮小投影露光装置との位置合わせを行
う。なお、レチクル（１１）上のＬＳＩパターン（Ｌ）
およびＴＥＧパターン（Ｔ）の寸法と座標値はあらかじ
め縮小投影露光装置の記憶装置にインプットされてい
る。
【００１４】ステップ２：レチクル（１１）の上方に配
置された遮光板（１３）の開口部分（１３ａ）をＬＳＩ
パターン（Ｌ）上に来るように設定する（図４参照）。 ステップ３：半導体ウエハ−を載せたウエハ−ステージ
（図示せず。）をＸ方向，Ｙ方向に移動させることによ
って、半導体ウエハーとレチクル（１１）との位置合わ
せを行う。そして、図において破線で示す露光領域に光
を照射しながら、ウエハーステージを移動させて、半導
体ウエハ−上の所定位置にステップ・アンド・リピート
露光する。これにより、照射光は遮光板（１３）の開口
部分（１３ａ）を通過するので、レチクル（１１）上の
ＬＳＩパターン（Ｌ）のみが露光され、半導体ウエハー
上に転写される。ここで、遮光板（１３）の開口部分
（１３ａ）のエッジは遮光帯（１２）の略中央上に来る
ように位置設定されているので、開口部分（１３ａ）の
エッジ部分の影が半導体ウエハー上に転写されることに
起因するパターンのにじみを防止できる。
置された遮光板（１３）の開口部分（１３ａ）をＬＳＩ
パターン（Ｌ）上に来るように設定する（図４参照）。 ステップ３：半導体ウエハ−を載せたウエハ−ステージ
（図示せず。）をＸ方向，Ｙ方向に移動させることによ
って、半導体ウエハーとレチクル（１１）との位置合わ
せを行う。そして、図において破線で示す露光領域に光
を照射しながら、ウエハーステージを移動させて、半導
体ウエハ−上の所定位置にステップ・アンド・リピート
露光する。これにより、照射光は遮光板（１３）の開口
部分（１３ａ）を通過するので、レチクル（１１）上の
ＬＳＩパターン（Ｌ）のみが露光され、半導体ウエハー
上に転写される。ここで、遮光板（１３）の開口部分
（１３ａ）のエッジは遮光帯（１２）の略中央上に来る
ように位置設定されているので、開口部分（１３ａ）の
エッジ部分の影が半導体ウエハー上に転写されることに
起因するパターンのにじみを防止できる。
【００１５】ステップ４：遮光板（１３）の開口部分
（１３ａ）を移動して、ＴＥＧパターン（Ｔ）上に来る
ように設定する。ここで、遮光板（１３）の開口部分
（１３ａ）のエッジは、同様に遮光帯（１２）の略中央
上に来るように位置設定を行う（図５参照）。 ステップ５：あらかじめインプットされたＬＳＩパター
ン（Ｌ）とＴＥＧパターン（Ｔ）の座標から求めたオフ
セット（Δｘ，Δｙ）分だけ、ウエハーステージを移動
させるだけで、半導体ウエハー上においてＴＥＧパター
ン（Ｔ）とＬＳＩパターン（Ｌ）とが隣接するように精
度良く位置合わせを行う。レチクル（１１）はステップ
１での位置合わせを行った後は固定したままでよい。こ
の後は、同様に破線で示す露光領域に光を照射しなが
ら、ウエハーステージを移動させて、ＴＥＧパターン
（Ｔ）を半導体ウエハ−上のＬＳＩパターン（Ｌ）が転
写された領域を除く位置にステップ・アンド・リピート
露光する。
（１３ａ）を移動して、ＴＥＧパターン（Ｔ）上に来る
ように設定する。ここで、遮光板（１３）の開口部分
（１３ａ）のエッジは、同様に遮光帯（１２）の略中央
上に来るように位置設定を行う（図５参照）。 ステップ５：あらかじめインプットされたＬＳＩパター
ン（Ｌ）とＴＥＧパターン（Ｔ）の座標から求めたオフ
セット（Δｘ，Δｙ）分だけ、ウエハーステージを移動
させるだけで、半導体ウエハー上においてＴＥＧパター
ン（Ｔ）とＬＳＩパターン（Ｌ）とが隣接するように精
度良く位置合わせを行う。レチクル（１１）はステップ
１での位置合わせを行った後は固定したままでよい。こ
の後は、同様に破線で示す露光領域に光を照射しなが
ら、ウエハーステージを移動させて、ＴＥＧパターン
（Ｔ）を半導体ウエハ−上のＬＳＩパターン（Ｌ）が転
写された領域を除く位置にステップ・アンド・リピート
露光する。
【００１６】ステップ６：露光作業が完了した半導体ウ
エハ−を搬出し、新たな半導体ウエハーをウエハーステ
ージに導入し、ステップ２〜ステップ５の作業を繰り返
す。図５は、上記方法で露光を行った後の、半導体ウエ
ハー（１６）を示す平面図である。
エハ−を搬出し、新たな半導体ウエハーをウエハーステ
ージに導入し、ステップ２〜ステップ５の作業を繰り返
す。図５は、上記方法で露光を行った後の、半導体ウエ
ハー（１６）を示す平面図である。
【００１７】このように、上記方法によればＬＳＩパタ
ーン（Ｌ）とＴＥＧパターン（Ｔ）とを、それぞれ半導
体ウエハー（１５）上の任意の位置に、転写することが
可能である。しかも、遮光板（１３）の開口部分（１３
ａ）を移動することにより、ＬＳＩパターン（Ｌ）とＴ
ＥＧパターン（Ｔ）とのいずれを露光するかを切り換え
ているので、半導体ウエハー毎にレチクル交換する必要
はなく、スループットの低下は比較的少なくて済む。
ーン（Ｌ）とＴＥＧパターン（Ｔ）とを、それぞれ半導
体ウエハー（１５）上の任意の位置に、転写することが
可能である。しかも、遮光板（１３）の開口部分（１３
ａ）を移動することにより、ＬＳＩパターン（Ｌ）とＴ
ＥＧパターン（Ｔ）とのいずれを露光するかを切り換え
ているので、半導体ウエハー毎にレチクル交換する必要
はなく、スループットの低下は比較的少なくて済む。
【００１８】また、ここで重要なのはレチクル（１１）
は従来例のレチクルと異なリ、ＬＳＩパターン（Ｌ）と
ＴＥＧパターン（Ｔ）との境界部分にも、遮光帯（１
２）を設けている点である。上記方法では遮光板（１
３）によって、遮光を行うものであるが、照射光はコン
デンサレンズによってレチクル（１１）上にフォーカス
が設定されており、レチクル（１１）上方に配置された
遮光板（１３）にはフォーカスが合っていない。したが
って、図６に示した従来のレチクル（１ａ）を使用し、
同様の方法で露光を行った場合には遮光板（１３）の開
口部分（１３ａ）のエッジ部分の影によって、ＬＳＩパ
ターン（Ｌ）とＴＥＧパターン（Ｔ）との境界部分にに
じみが発生してしまう。しかるに、本発明によれば図１
に示した構成のレチクル（１１）を使用しているので、
遮光板（１３）の開口部分（１３ａ）のエッジ部分の影
は遮光帯（１２）内に入り、にじみの発生を防止するこ
とができるのである。
は従来例のレチクルと異なリ、ＬＳＩパターン（Ｌ）と
ＴＥＧパターン（Ｔ）との境界部分にも、遮光帯（１
２）を設けている点である。上記方法では遮光板（１
３）によって、遮光を行うものであるが、照射光はコン
デンサレンズによってレチクル（１１）上にフォーカス
が設定されており、レチクル（１１）上方に配置された
遮光板（１３）にはフォーカスが合っていない。したが
って、図６に示した従来のレチクル（１ａ）を使用し、
同様の方法で露光を行った場合には遮光板（１３）の開
口部分（１３ａ）のエッジ部分の影によって、ＬＳＩパ
ターン（Ｌ）とＴＥＧパターン（Ｔ）との境界部分にに
じみが発生してしまう。しかるに、本発明によれば図１
に示した構成のレチクル（１１）を使用しているので、
遮光板（１３）の開口部分（１３ａ）のエッジ部分の影
は遮光帯（１２）内に入り、にじみの発生を防止するこ
とができるのである。
【００１９】
【発明の効果】本発明の半導体ウエハ−の露光方法によ
れば、以下の通りの効果を得ることができる。 ＬＳＩパターン（Ｌ）とＴＥＧパターン（Ｔ）とを、
それぞれ半導体ウエハー（１４）上の任意の位置に、転
写することが可能である。 遮光板（１３）の開口部分（１３ａ）を移動すること
によって、ＬＳＩパターン（Ｌ）とＴＥＧパターン
（Ｔ）とのいずれを露光するかを切り換えているので、
半導体ウエハー毎にレチクル交換する必要はなく、スル
ープットの低下は比較的少なくて済む。 ＬＳＩパターン（Ｌ）とＴＥＧパターン（Ｔ）との境
界部分にも、遮光帯（１２）を設けているいるので、デ
フォーカスされた遮光板（１３）の開口部分（１３ａ）
のエッジ部分の影によって、ＬＳＩパターン（Ｌ）とＴ
ＥＧパターン（Ｔ）との境界部分ににじみが発生するこ
とを防止できる。
れば、以下の通りの効果を得ることができる。 ＬＳＩパターン（Ｌ）とＴＥＧパターン（Ｔ）とを、
それぞれ半導体ウエハー（１４）上の任意の位置に、転
写することが可能である。 遮光板（１３）の開口部分（１３ａ）を移動すること
によって、ＬＳＩパターン（Ｌ）とＴＥＧパターン
（Ｔ）とのいずれを露光するかを切り換えているので、
半導体ウエハー毎にレチクル交換する必要はなく、スル
ープットの低下は比較的少なくて済む。 ＬＳＩパターン（Ｌ）とＴＥＧパターン（Ｔ）との境
界部分にも、遮光帯（１２）を設けているいるので、デ
フォーカスされた遮光板（１３）の開口部分（１３ａ）
のエッジ部分の影によって、ＬＳＩパターン（Ｌ）とＴ
ＥＧパターン（Ｔ）との境界部分ににじみが発生するこ
とを防止できる。
【図１】本発明の実施例に係るレチクルの構成を示す平
面図である。
面図である。
【図２】本発明の実施例に係る遮光板の構成を示す平面
図である。
図である。
【図３】本発明の実施例に係る半導体ウエハ−の露光方
法を説明するための第一の平面図である。
法を説明するための第一の平面図である。
【図４】本発明の実施例に係る半導体ウエハ−の露光方
法を説明するための第二の平面図である。
法を説明するための第二の平面図である。
【図５】本発明の実施例に係る半導体ウエハ−の露光方
法によって、露光された半導体ウエハーの平面図であ
る。
法によって、露光された半導体ウエハーの平面図であ
る。
【図６】従来方法に係るレチクルの構成を示す平面図
である。
である。
【図７】従来方法に係るレチクルの構成を示す平面図
である。
である。
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.5 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０１Ｌ 21/66 Ｙ 8406−4Ｍ
Claims (2)
- 【請求項１】 第一のパターンと第二のパターンとが隣
接して形成されたレチクルをステップ・アンド・リピー
ト露光することにより、同一の半導体ウエハ−上に第
一、第二のパターンを転写する半導体ウエハーの露光方
法において、 前記レチクル上方に配置された遮光板の開口部分を第一
のパターン上に設定して、ステップ・アンド・リピート
露光を行うことにより、半導体ウエハー上に第一のパタ
ーンを転写し、次に前記遮光板の開口部分を第二のパタ
ーン上に移動させて、ステップ・アンド・リピート露光
を行うことにより、前記半導体ウエハー上に第二のパタ
ーンを転写することを特徴とする半導体ウエハーの露光
方法。 - 【請求項２】 前記レチクル上の第一、第二のパターン
の境界部分に遮光帯を設けたことを特徴とする請求項１
記載の半導体ウエハーの露光方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4095372A JPH05291106A (ja) | 1992-04-15 | 1992-04-15 | 半導体ウエハーの露光方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4095372A JPH05291106A (ja) | 1992-04-15 | 1992-04-15 | 半導体ウエハーの露光方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05291106A true JPH05291106A (ja) | 1993-11-05 |
Family
ID=14135805
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4095372A Pending JPH05291106A (ja) | 1992-04-15 | 1992-04-15 | 半導体ウエハーの露光方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05291106A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6492189B1 (en) | 1999-11-09 | 2002-12-10 | Kawasaki Microelectronics, Inc. | Method of arranging exposed areas including a limited number of test element group (TEG) regions on a semiconductor wafer |
| WO2009007931A1 (en) * | 2007-07-12 | 2009-01-15 | Nxp B.V. | Wafer, reticle and method for manufacturing integrated circuits on a wafer |
-
1992
- 1992-04-15 JP JP4095372A patent/JPH05291106A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6492189B1 (en) | 1999-11-09 | 2002-12-10 | Kawasaki Microelectronics, Inc. | Method of arranging exposed areas including a limited number of test element group (TEG) regions on a semiconductor wafer |
| US6762433B2 (en) | 1999-11-09 | 2004-07-13 | Kawasaki Microelectronics, Inc. | Semiconductor product wafer having vertically and horizontally arranged patterned areas including a limited number of test element group regions |
| WO2009007931A1 (en) * | 2007-07-12 | 2009-01-15 | Nxp B.V. | Wafer, reticle and method for manufacturing integrated circuits on a wafer |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3495734B2 (ja) | 半導体デバイス製造プロセスでのリソグラフィーパタン形成方法 | |
| JPH09134870A (ja) | パターン形成方法および形成装置 | |
| US7029799B2 (en) | Exposure method for forming pattern for IC chips on reticle by use of master masks | |
| JPH05291106A (ja) | 半導体ウエハーの露光方法 | |
| JPS62135837A (ja) | ホトマスクおよびそれを用いた写真蝕刻法 | |
| JP2002222750A (ja) | 電子ビーム転写用マスク | |
| JPH03237459A (ja) | 半導体ウエハの露光方法およびステップ露光用レチクル | |
| JPH065508A (ja) | 半導体の製造装置 | |
| JPH05341499A (ja) | 縮小投影露光装置用レチクル | |
| US20070072128A1 (en) | Method of manufacturing an integrated circuit to obtain uniform exposure in a photolithographic process | |
| JP2715462B2 (ja) | レチクル及びこれを用いる半導体装置の製造方法 | |
| JPH0545944B2 (ja) | ||
| KR100253581B1 (ko) | 리소그라피 공정방법 | |
| JP2545431B2 (ja) | リソグラフィ―用レチクルおよびレチクルパタ―ン転写方法 | |
| JPS60221757A (ja) | 露光用マスク | |
| JPH07181686A (ja) | レジストパターンの形成方法 | |
| KR100728947B1 (ko) | 반도체소자용 레티클을 이용한 노광방법 | |
| US5871889A (en) | Method for elimination of alignment field gap | |
| JP2003140317A (ja) | フォトマスク及びウェハ基板の露光方法 | |
| JPS6152973B2 (ja) | ||
| JPH0318012A (ja) | 縮小投影露光装置用レチクル | |
| JPH06208220A (ja) | マスクパターンの作成方法 | |
| US6410350B1 (en) | Detecting die speed variations | |
| JPH04101146A (ja) | フォトマスク及びレジストパターン形成方法 | |
| JPH0414812A (ja) | パターン形成方法 |