JPH03237459A - 半導体ウエハの露光方法およびステップ露光用レチクル - Google Patents

半導体ウエハの露光方法およびステップ露光用レチクル

Info

Publication number
JPH03237459A
JPH03237459A JP2034163A JP3416390A JPH03237459A JP H03237459 A JPH03237459 A JP H03237459A JP 2034163 A JP2034163 A JP 2034163A JP 3416390 A JP3416390 A JP 3416390A JP H03237459 A JPH03237459 A JP H03237459A
Authority
JP
Japan
Prior art keywords
semiconductor wafer
pattern
exposing
exposure
resist
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2034163A
Other languages
English (en)
Inventor
Eiichi Kawamura
栄一 河村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP2034163A priority Critical patent/JPH03237459A/ja
Publication of JPH03237459A publication Critical patent/JPH03237459A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Preparing Plates And Mask In Photomechanical Process (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ′L概要3 半導体ウェハの周辺部のホトレジストを除去するのに適
した半導体ウニへの露光方法およびその方法を実施する
ための装置に関し、 半導体ウェハ周辺部のレジストを精度よく、かつ実行容
易に除去することのできる半導体ウェハの露光方法を提
供することを目的とし、遮光部と透光部を有するデバイ
スパターンと全面露光用の白抜き開口パターンとを設け
たレチクルを露光装置内に配置する工程と、レジストを
塗布した半導体ウェハを露光装置の露光位置に配置する
工程と、半導体ウェハをステップ移動しつつ、半導体ウ
ェハの中央部にデバイスパターンを繰り返し露光する工
程と、半導体ウェハをステップ移動しつつ、半導体ウェ
ハの周辺領域に全面露光用の白抜き關ロバターンを露光
する工程とを有する半導体ウェハに構成する。
r産業上の利用分野〕 本発明は半導体ウェハの露光方法およびその方法を実施
するための装置に関し、特に半導体ウェハの周辺部のホ
トレジストを除去するのに適した半導体ウェハの露光方
法およびその方法を実施するための装置に関する。
半導体装置の製造におけるホトレジスト工程ではネガ型
あるいはポジ型のレジストを半導体ウェハの表面にスピ
ンコード等により塗布し、そのレジスト層にレチクルに
形成された所望のデバイスパターンを転写露光する。ス
テッパ露光装置では、半導体つエバをステップ移動しつ
つ転写露光を繰り返すが、半導体ウェハの周辺部には未
露光領域か残る。
こ従来の技術] ステッパ装置によるレジスト露光では、レチクル上のデ
バイスパターンをレジストを塗布した半導体ウェハ上に
縮小投影によって露光する。半導体ウェハを水平面内で
ステップ移動させながら順次露光を行い、1枚のウェハ
上に複数の半導体装置(チップ)のパターンを形成する
。レジストはほぼ円形のウェハの全面に塗布されるか、
ウェハの周囲には半導体装置として利用できない部分か
生じる。この領域には当然デバイスパターンの露光は行
わない、すなわち、未露光部分か必ず残る。
ポジ型レジストでは未露光部分はパターンとして残す領
域であり、半導体ウェハの周辺部の未露光レジストは、
現@後も残留することになる。なお、たとえデバイスパ
ターンを周辺部まで露光しても、デバイスパターン内に
は透光部と遮光部か入り混っているため、周辺部にレジ
ストが残ってしまうことには変りかない。
たとえば、第4図に従来のステ7バによる半導体ウェハ
の露光方法を示す、ポジ型レジストが表面に塗布された
半導体つ王ハ40にレチクル〈図示せず〉のデバイスパ
ターンを露光する。1回の露光工程で、矩形領域41が
転写露光されるものとする。この工程を半導体ウェハ4
0をステップ移動させながら順次繰り返すと、複数のデ
バイスパターン領域42の潜f象が形成される0周辺領
域・43は半導体デバイスとして利用できす、露光さh
すに残った領域である。この半導体ウェハ40を現f象
すると周辺領域43上のレジストは溶解せずに残留する
。このような半導体ウェハ40を製造工程に従って搬送
する際、ウェハキャリア等が半導体ウェハ40の周辺部
と接触すると、周辺の領域43の残留レジストが#i離
して微小破片となり空中を飛散し、半導体ウェハ40の
複数のデバイスパターン領域42上に付着することにも
なる。
このような状態で次工程が処理されるとレジスト破片の
付着部分は欠陥となり、半導体装置製造の歩留まりを低
下させることになる。従って、半導体ウェハの周辺領域
からはレジストを除去することかeJ、ましい。
半導体ウェハの周辺領域からレジストを除去すルーツの
方法は、レジストの塗布後に周辺部の不要なレジストを
溶剤で除去することである。半導体ウェハを回転させな
がらその周辺にノズルからレジスト剥離溶剤を供給し、
レジストを溶解して遠心力で飛ばすことによって周辺領
域のレジストを除去する。
ところか、この方法ではレジストを除去する領域の位置
精度が悪く、別の問題が発生する。これを第5図を参照
して説明する。
第5図(A)において、50は半導体ウェハ、51はエ
ツチングされる第1層、52はレジスト層である。
第5図(A>に示すように、上述の方法で周辺部のレジ
ストを取り除いた後に露光を行い、レジスト層52をマ
スクとして第1層51のエツチング工程を行う、その後
、表面のレジストを除去すると第5図(B)のように、
周辺部で半導体ウェハ50が露出した構造が得られる。
次に、第5図(C)に示すように、新たな物質の第2層
53を第1層51上にデポジションし、その上から再び
レジスト層54を塗布する。ここで、再度り述の方法で
レジスト層54の周辺部を除去する。このノズルによる
周辺部のレジストの剥離はその制tXJ精度を上げるこ
とが難しく、剥離領域がばらつく、すなわち、第5図(
A)で示す#I離した領域と、第5図(C)で示す剥離
した領域とは揃えようとして(J揃わない。
第5図(C)に示すように、図の断面の右端部では、レ
ジスト層54が第1層51の端部より外に出ているが、
左端部では、レジスト層54が第1N51の端部の内聞
に入ってしまうようなことか起る。この状態で露光を行
って、第2層53のエツチングを行うと、第5図(D)
のような結果か生じやすい、すなわち、図の断面の右端
部ではM53の段差部分はそのまま残ってまり外測の端
部がエツチングされるが、図の断面の右端部では、第2
層53の端部は第1層51の上にある。一方、第1層う
1の段差部に第2711の残渣55が残ってしまう、こ
れはレジスト層54が段差部分を覆りてなかったため、
第2層53の段差部分もエツチングされたが、垂直方向
に進行するエツチングでは、段差部の厚い第2層はエツ
チングしきれずに一部残ってしまうためである。この段
差部の残渣55は、いわゆる「ヘパ」と呼ばれ、剥離し
やすい、従って、この後の工程中でヘパ55が剥がれて
ウェハのパターン領域上に付着すると欠陥が発生し、歩
留まりを低下させることになる。
この問題を避けるためには、第5図<C>に示すような
、2回目以降のマスク工程では、必ず下層の端部を覆っ
て新たなレジスト層が外測に延在するように(右端部の
ように)、周辺部レジストを除去しなければならない、
しかし、そのような周辺部レジスト剥離の制御は非常に
難しい。
また、特開昭58−168050号公報は、1枚のホト
マスクで半導体ウェハ全面を一度に露光する場合、半導
体ウェハ周辺部に相当するホトマスク領域に光透過部を
作ることを提案している。
この方はステップ露光の場合には利用できない。
敢えて利用しようとすれば、ステッパ露光装置て・回路
パターンを露光した後、今度はその露出された手樽体カ
エハの回路パターン領域を遮光し、周辺部を一度に露光
するマスクを備えた別の露光装置で、周辺部のみを重ね
露光することになろう。
しかし、この方法では露光装置を2種類用意し、しかも
半導体ウェハを雨露光装置でアライメント−で露光せね
ばならず、工程が複雑化してコストか上昇し、スルーブ
ツトが低下する。
′L発明か解決しようとする課題1 以上説明したように、従来の技術によれば、実行容易な
方法では半導体ウェハ周辺部のレジストか1W度よく除
去できないため「ヘバコなどの問題か生じて歩留りか低
下し、精度よく半導体ウェハ周辺部のレジストを除去し
ようとすると工程が複雑化してコストが上昇し、スルー
プットが低下する。
本発明の目的は、半導体ウェハ周辺部のレジストを精度
よく、かつ実行容易に除去することのできる半導体ウェ
ハの露光方法を提供することである。
本発明の池の目的は、この露光方法を実施するための装
置を提供することである。
′L課題を解決するための手段〕 本発明によれば、遮光部と透光部を有するデバイスパタ
ーンと全面露光用の白抜き開口パターンを設けたレチク
ルを露光装置内に配置し、半導体ウェハを露光装置の露
光位置に配置して、半導体ウェハの中央部にデバイスパ
ターンをステップ露光し、周辺領域に白抜き単純間ロバ
ターンをステップ露光する。
第1図は本発明の原理説明図である。
第1図において、10はたとえば平坦な透明基板ででき
たレチクルである。レチクル10上には半導体装置の回
路転写用パターンすなわちデバイスパターン11とデバ
イスパターン11の周囲に形成された遮光領域12と、
半運体ウェハの周辺部を露光するための白抜き開口パタ
ーンである周辺露光パターン13とが形成されている。
デバイスバターン11は、遮光部と透光部とが入り混っ
たパターンであり、半導体デバイスの設計によって決ま
る0周辺露光パターン13は白抜きの全面露光用パター
ンである0周辺露光パターン13は平行移動して大きな
面積を塗り潰すのに適した形状であることが好ましい。
なお、遮光領域12は、一定の幅かあれば足り、より外
側の領域14は遮光性でも透光性でもよい。
たとえば、その領域14が遮光性か、光透過性かはレチ
クル製造時に使用するレジストがポジ型かネガ型かによ
って決まる。
2作用: 第1図に示すレチクル10をステップ露光装置に配置し
、レジストを塗布した半運体ウェハをステップ露光装置
の露光位置に配置する。先ず、周辺itパターン13は
隠して、デバイスパターン1】を露出させ、半導体ウェ
ハ上にデバイスパターン11をステップ移動する。この
デバイスパターンの露光を所定回数行った擾、デバイス
パターン11を隠して、周辺露光パターン13を露出し
、半導体ウェハ周辺に白抜きの周辺露光パターンをステ
ップ露光する。ステッパ装置では露光a域の制御は容易
に精密にできるので、半導体装置に寄与しない周辺部は
全て正確に露光できる。
このようにして、周辺部を露光した後、現像すれば、周
辺部のレジストは完全に正確に除去される。
[実施例] 第1図に示すようなレチクルの材料としては、たとえば
縮小率が5:1の投影の場合、5インチ(約12.7c
11)角の平坦な石英板が使用される。
デバイスパターン11は1個の若しくは複数個の半導体
チップに相当する回路パターンを形成する遮光部と透光
部の入り混ったパターンである。遮光部12はクロム、
あるいはクロムと酸化クロムの混合物ないしはそれらの
積層膜で形成される。
周辺露光パターン13はデバイスパターン11以外のレ
チクルの余裕面積が許すかぎり大きくとった方か、露光
回数が少なくなる点で好ましい。
第2図は、第1図のレチクル10を使用して露光する方
法を示す、レチクル10は金属製等の遮光性のマスキン
グブレード20上に重ねられる。
マスキングブレード20は、たとえばX方向に可動の一
対のブレードとy方向に可動の一対のブレードで形成さ
れ、その矩形開口部の位置と大きさを任意に制御できる 先ず、第2図(A>に示すように、マスキングブレード
20を制御して、レチクル10の周辺頭載露光パターン
13を隠し、デバイスパターン11のみをマスキングブ
レード20の開口内に露出して、デバイスパターン11
を半導体ウェハ上に露光する。半導体ウェハをステップ
移動させ、デバイスパターン]】を繰り返し露光するこ
とにより、第3図(C)で示すような複数個のデバイス
パターン潜像を半導体ウェハ30中央部に作る。
次に、第2図(B)に示すように、マスキングブレード
20を制御してその開口部を変更し、デバイスパターン
11を遮光し、周辺露光パターン13を開口内に露出す
る4周辺露光パターン13は、図示の場合は矩形の白抜
きパターンであり、この白抜きパターンか互いに接する
か重なり合うように半導体ウェハをステップ移動させつ
つ露光を繰り返し、半導体ウェハ30の周辺部を露光す
る。
第3図に、以上の露光方法による半導体ウェハ30の露
光状態を示す、前述のように、Cで示した部分はデバイ
スパターン11が転写された部分である。Sで示した部
分は周辺露光パターン13が転写された部分である。第
2図(A>のデバイスパターン11を所定回数露光した
後、第2図(B)の周辺露光パターンによって、デバイ
スパターン以外の周辺部分を露光する。S領域の各々の
隣合う部分は互いに重なり合うように重わ露光して、境
界部で未露光の部分が発生しないようにする。また、デ
バイスパターンの領域と周辺露光領域との間には両頭域
が重ならないように、未露光の境界領域31を残すが、
その幅dの寸法は次工程のレジスト領域がその下のエツ
チング済の層を覆うように(第5図(C)の右pJ端部
のレジスト54の如<)3!!択される。
なお、周辺露光パターンとして矩形白抜きパターンを示
したか、平行ステップ移動させて広い面積を塗り潰すの
に適した形状であればどんな形状でもよい、レジスト除
去が目的なので、周辺露光パターンは内部に!f4造の
ない白抜きパターンとする。
同一レチクル上にデバイスパターンと共に周辺露光パタ
ーンがあるので、周辺露光の位置精度は十分高く、かつ
デバイスパターン露光用にアライメントをすれはそれが
そのまま周辺露光用に利用できる。ステッパの送りはデ
バイスパターンの露光用の送りと共に容易に自動化でき
る。
以上実線例に沿って本発明を説明したが、本発明はこれ
らに制限されるものではない、たとえば、種々の変更、
改良、組み合わせ等が可能なことは当業者に自明であろ
う。
[発明の効果J 以上説明したように、本発明によれば、−台の露光装置
と一枚のレチクルを用いて半導体ウェハの半導体装置用
チップとなる領域のデバイスパターンと周辺部の領域を
共に露光することができる。
従って、ポジレジストの場合も周辺部分のレジストを完
全に除去することができる。
レジスト破片やヘパの発生しない露光方法とその方法を
実施するための装置を提供することができ、半導体装置
製造における歩留りを高めることができる。
【図面の簡単な説明】
第1図は本発明の原理説明図、 第2図(A)、(B)は本発明による実施例における露
光方法を説明するための図、 第3図は本発明による実施例における半導体ウェハの露
光状態を説明する図、 第4図と第5図(A)〜(D>は、従来の技術による半
導体ウェハの露光方法を説明するための図である。 図において、 0 1 2 3 0 0 1 2 3 0 51、”53 ヲ2.54 5 レチクル デバイスパターン 遮光部 周辺露光パターン マスキングブレード 半導体ウェハ デバイスパターン デバイスパターン領域 未露光領域 半導体ウェハ 被エツチング層 レジスト ヘパ 第1図 0 (A)デバイスパターン露光 マスキングプレート CB)周辺露光 第3図 第4図

Claims (2)

    【特許請求の範囲】
  1. (1)、遮光部と透光部を有するデバイスパターンと全
    面露光用の白抜き開口パターンとを設けたレチクルを露
    光装置内に配置する工程と、 レジストを塗布した半導体ウェハを露光装置の露光位置
    に配置する工程と、 前記半導体ウェハをステップ移動しつつ、前記半導体ウ
    ェハの中央部に前記デバイスパターンを繰り返し露光す
    る工程と、 前記半導体ウェハをステップ移動しつつ、前記半導体ウ
    ェハの周辺領域に前記全面露光用の白抜き開口パターン
    を露光する工程と を有する半導体ウェハの露光方法。
  2. (2)、半導体装置のデバイスパターンが形成された領
    域と、 前記デバイスパターンの周囲を囲む所定幅の遮光領域と
    、 前記デバイスパターンの領域と前記遮光領域以外の領域
    に設けた白抜き開孔の光透過領域とを有する半導体ウェ
    ハのステップ露光用レチクル。
JP2034163A 1990-02-14 1990-02-14 半導体ウエハの露光方法およびステップ露光用レチクル Pending JPH03237459A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2034163A JPH03237459A (ja) 1990-02-14 1990-02-14 半導体ウエハの露光方法およびステップ露光用レチクル

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2034163A JPH03237459A (ja) 1990-02-14 1990-02-14 半導体ウエハの露光方法およびステップ露光用レチクル

Publications (1)

Publication Number Publication Date
JPH03237459A true JPH03237459A (ja) 1991-10-23

Family

ID=12406543

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2034163A Pending JPH03237459A (ja) 1990-02-14 1990-02-14 半導体ウエハの露光方法およびステップ露光用レチクル

Country Status (1)

Country Link
JP (1) JPH03237459A (ja)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5919605A (en) * 1995-03-30 1999-07-06 Nec Corporation Semiconductor substrate exposure method
JP2001319872A (ja) * 2000-03-01 2001-11-16 Nikon Corp 露光装置
JP2002246281A (ja) * 2001-02-13 2002-08-30 Mitsubishi Electric Corp 半導体装置の製造方法およびそれに用いられるレチクル並びにウェハ
JP2005197678A (ja) * 2003-12-26 2005-07-21 Samsung Electronics Co Ltd 露光方法及びこれを遂行するためのレチクル、レチクルアセンブリー及び露光装置
JP2006278820A (ja) * 2005-03-30 2006-10-12 Nikon Corp 露光方法及び装置
JP2009158971A (ja) * 2003-10-16 2009-07-16 Asml Netherlands Bv デバイス製造方法、リソグラフィ装置及びそれによって製造されたデバイス
JP2016009784A (ja) * 2014-06-25 2016-01-18 昭和電工株式会社 半導体デバイスの製造方法

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5919605A (en) * 1995-03-30 1999-07-06 Nec Corporation Semiconductor substrate exposure method
JP2001319872A (ja) * 2000-03-01 2001-11-16 Nikon Corp 露光装置
JP2002246281A (ja) * 2001-02-13 2002-08-30 Mitsubishi Electric Corp 半導体装置の製造方法およびそれに用いられるレチクル並びにウェハ
JP2009158971A (ja) * 2003-10-16 2009-07-16 Asml Netherlands Bv デバイス製造方法、リソグラフィ装置及びそれによって製造されたデバイス
JP2005197678A (ja) * 2003-12-26 2005-07-21 Samsung Electronics Co Ltd 露光方法及びこれを遂行するためのレチクル、レチクルアセンブリー及び露光装置
NL1027890C2 (nl) * 2003-12-26 2006-12-13 Samsung Electronics Co Ltd Werkwijze voor blootstellen van een wafel aan licht, alsmede reticule, reticulesamenstel en belichtingstoestel voor uitvoeren daarvan.
US7265818B2 (en) 2003-12-26 2007-09-04 Samsung Electronics Co., Ltd. Method of exposing a wafer to a light, and reticle, reticle assembly and exposing apparatus for performing the same
JP2006278820A (ja) * 2005-03-30 2006-10-12 Nikon Corp 露光方法及び装置
JP2016009784A (ja) * 2014-06-25 2016-01-18 昭和電工株式会社 半導体デバイスの製造方法

Similar Documents

Publication Publication Date Title
JP2011199321A (ja) リソグラフ方法
JPH03237459A (ja) 半導体ウエハの露光方法およびステップ露光用レチクル
US6306558B1 (en) Method of forming small contact holes using alternative phase shift masks and negative photoresist
US5885756A (en) Methods of patterning a semiconductor wafer having an active region and a peripheral region, and patterned wafers formed thereby
US7601485B2 (en) Exposure method
JPH05243115A (ja) 半導体装置の製造方法
JPS62245251A (ja) レジストパタ−ン形成方法
JPS59141230A (ja) パタ−ン形成方法
US6730608B2 (en) Full image exposure of field with alignment marks
KR100728947B1 (ko) 반도체소자용 레티클을 이용한 노광방법
JPH02135343A (ja) マスク
JPH0451151A (ja) 位相シフトレチクルの製作方法
JPS5931852B2 (ja) フォトレジスト露光用マスク
JPS58101427A (ja) 半導体装置の製造方法
JPH0766113A (ja) レチクル及び位置合わせ用バーニアの形成方法
JP2002072447A (ja) 半導体装置の製造方法
JPH05165195A (ja) ガラスマスク並びに該ガラスマスクを使用した半導体装置の製造方法
JPH0462553A (ja) ホトマスク
JPS634216Y2 (ja)
KR19990012266A (ko) 포토 마스크의 리페어 방법
JPS62271427A (ja) マスク位置合わせ方法
JPS62193249A (ja) 半導体装置の製造方法
JPH06295854A (ja) 半導体装置の製造方法
JPH01134917A (ja) パターンの形成方法
JPH06260382A (ja) 半導体装置の製造方法