JP2016009784A - 半導体デバイスの製造方法 - Google Patents

Abstract

【課題】オリフラ部に残存するポジ感光体膜（パッシベーション膜）によるダイシングブレードの摩耗を抑制した半導体デバイスの製造方法を提供する。【解決手段】本発明の半導体デバイスの製造方法は、オリフラが形成された基板上に複数の半導体デバイスを形成する工程と、前記半導体デバイスを覆うようにポジ感光体膜を形成する工程と、前記基板の周囲をエッジリンスする工程と、前記半導体デバイスのパッド電極上に形成されたポジ感光体膜をパターン露光する工程と、前記基板のオリフラ部に溜まったポジ感光体の堆積部を部分露光する工程と、前記ポジ感光体膜を現像、キュアする工程とを有する。【選択図】図１

Description

本発明は、半導体デバイスの製造方法に関する。

半導体デバイスにおいて、半導体表面からの劣化を防止するためにパッシベーション膜を設け、信頼性を向上させることが行われる。そのため、半導体製造の最終プロセスとして、パッシベーション膜を半導体デバイスの最表面に形成することが一般に行われている。パッシベーション膜は、外部環境から半導体デバイスを隔離保護し、半導体デバイスの表面を機械的、化学的に保護することができる。さらに、パッシベーション効果を高めるために、酸化物からなる膜と、ポリイミド等の有機膜を組わせることが行われる。

例えば、特許文献１および特許文献２では、半導体デバイスの表面保護層（パッシベーション膜）として、酸化物膜（ＳｉＯ_２）膜とポリイミド膜が組わせて用いられている。ポリイミド膜は保護膜として熱的、化学的性質に優れ、かつ誘電率も低く(通常３．２〜３．４)、伸び特性に富み、熱膨張係数にも優れている。その為、単独でパッシベーション膜として用いられる他、酸化膜と組み合わせる方法でも、様々なエレクトロニクス関連分野で応用が進んでいる。

通常、半導体デバイスは、生産効率を向上させるために、一枚の基板に複数形成される。このように、基板上に複数形成された半導体デバイスにポリイミドの様な有機物の膜をパッシベーション膜として形成する場合、スピンコート等で基板全体に形成することが一般的である。これは、各半導体デバイスは非常に小さく、半導体デバイスごとにパッシベーション膜を形成することは常識的に不可能なためである。

しかしながら、スピンコート等で基板に有機物のパッシベーション膜を塗布すると、基板の周辺部のパッシベーション膜の膜厚が表面張力により厚くなるという問題がある。パッシベーション膜の厚みが一部で厚くなってしまうと、複数の半導体デバイスを分断するダイシング工程において、ダイシングブレードを摩耗させるという問題を生じる。
そのため、スピンコート等で有機物のパッシベーション膜を塗布した後に、基板の周囲をエッジリンスすることが一般に行われている。このときエッジリンスは、リンス液が基板の外周端から数百μｍ程度の位置に当るように調整し、その状態で基板を回転させ、基板の周囲に渡ってエッジリンスすることが行われている。

特開２００２−２０３８５１号公報 特開平８−２９３４９２号公報

しかしながら、オリフラ（オリエンテーションフラット：ＯＦ）が形成された基板の場合、上述のエッジリンス方法ではリンス液がオリフラ部に届かず、オリフラ部上のパッシベーション膜を除去することができなかった。このオリフラ部上に残存する有機物のパッシベーション膜は厚みが厚いため、ダイシングブレードを摩耗するという問題があった。また、摩耗が酷くなると、ダイシングブレードの交換頻度が高くなり、コストや生産性を著しく悪化させるという問題があった。なお、オリフラ部は、オリフラ部分の基板の外周端から数百μｍ程度の幅を持つ領域である。

これに対し、リンス液の吐出口を可動式にし、基板の周囲に沿うようにリンス液を流すようにシステムを設計することが考えられる。しかしながら、この場合、基板の円弧の部分とオリフラの直線部分に合せて、リンス液の吐出口を動かす必要がある。このように、リンス吐出口を複雑に駆動させるためには、駆動制御設備が必要となりコストがかかる。また反対に、吐出口を固定して、基板をオリフラに対応するように駆動させる場合も、基板の回転駆動の制御が必要となりコストがかかる。

またダイシング速度を遅くすることで、ダイシングブレードへのダメージを軽減することも考えられる。しかしながら、ダイシング速度を遅くすると、スループットが下がり、生産効率が著しく悪くなってしまう。
さらに、複数形成された半導体デバイスの内、オリフラに沿って形成された一列分の半導体デバイスをカットし除去することで、有機物のパッシベーション膜が残存堆積する領域を除去することも考えられる。しかしながら、当該方法では本来使えるはずであった半導体デバイスを同時に除去することとなり、歩留りが低下してしまう。

上述のように、従来、半導体デバイス上に形成された有機物のパッシベーション膜を、オリフラが形成された基板の周囲全周に渡って、簡便かつ安価に除去できる半導体デバイスの製造方法については、何ら提案されていないのが実情であった。そのため、オリフラ部に残存するポジ感光体膜（パッシベーション膜）によるダイシングブレードの摩耗を抑制した半導体デバイスの製造方法が切に求められていた。

本発明は上記問題に鑑みてなされたものであり、オリフラが形成された基板の周囲全周に渡って、パッシベーション膜を簡便にかつ安価に除去できる半導体デバイスの製造方法を提供することを目的とする。

本発明者らは、鋭意検討の結果、オリフラ部に形成されたポジ感光体膜を部分露光し、現像時にパターン露光を行った部分と同時に除去できることを見出し、本発明を完成させた。
即ち、本発明は、上記課題を解決するため、以下の手段を提供する。

（１）本発明の半導体デバイスの製造方法は、オリフラが形成された基板上に半導体デバイスを形成する工程と、前記半導体デバイスを覆うようにポジ感光体膜を形成する工程と、前記基板の周囲をエッジリンスする工程と、前記半導体デバイスのパッド電極上に形成されたポジ感光体膜をパターン露光する工程と、前記基板のオリフラ部に溜まったポジ感光体の堆積部を部分露光する工程と、前記ポジ感光体膜を現像、キュアする工程とを有する。

（２）（１）に記載された半導体デバイスの製造方法は、前記堆積部に露光焦点を合わせてもよい。

（３）（１）または（２）のいずれかに記載された半導体デバイスの製造方法は、前記部分露光をマスクアライナーで行ってもよい。

（４）（１）または（２）のいずれかに記載された半導体デバイスの製造方法は、前記部分露光をステッパーで行ってもよい。

本発明の半導体デバイスの製造方法は、基板のオリフラ部に溜まったポジ感光体の堆積部に部分露光する工程を有する。基板のオリフラ部に溜まったポジ感光体膜の堆積部を部分露光することで、現像時にパターン露光を行った部分と同時に、ポジ感光体膜の堆積部を簡便かつ安価に除去することができる。

また本発明の半導体デバイスの製造方法は、部分露光において、基板のオリフラ部に溜まったポジ感光体膜の堆積部に露光焦点を合わせてもよい。ポジ感光体の堆積部は、その他の平坦化されたポジ感光体膜（平坦部）と比較しても厚みが２倍程度厚い。そのため、部分露光において、基板のオリフラ部に溜まったポジ感光体の堆積部に露光焦点を合わせることにより、ポジ感光体膜を十分露光することができ、現像により完全にオリフラ部に溜まったポジ感光体を除去することができる。

本発明の半導体デバイスの製造方法は、部分露光をマスクアライナーで行ってもよい。
オリフラ部は直線状であり、特に複雑な形状を有していない。そのため、当該オリフラ部以外の部分を遮光したマスクアライナーを用いることで、非常に簡単にオリフラ部に溜まったポジ感光体を一度に露光することができる。

本発明の半導体デバイスの製造方法は、部分露光をステッパーで行ってもよい。部分露光の前工程であるパターン露光工程は、ステッパーで行うことが一般的である。部分露光工程もステッパーを用いることで、工程ごとに装置を変更する必要が無く、生産効率を高くすることができる。またオリフラ部に部分露光する際には、遮光マスクが不要である。そのため、高価なマスクを必要とせず、安価にオリフラ部に溜まったポジ感光体を露光することができる。

オリフラが形成された基板の平面模式図である。 ショットキーバリアダイオードの断面模式図を示す。 ポジ感光体膜塗布後の最もオリフラ側に形成されたショットキーバリアダイオードのオリフラ端部を拡大した断面模式図である。 基板の周囲をエッジリンスする工程を模式的に示した平面図である。 パターン露光工程を模式的に図示した模式図である。 ステッパーによる部分露光を模式的に示した図である。 マスクアライナーによる部分露光を模式的に示した図である。 実施例１の場合のオリフラ部の平面写真である。 実施例３の場合のオリフラ部の平面写真である。 比較例１の場合のオリフラ部の平面写真である。

以下、本発明を適用した半導体デバイスの製造方法について、図を適宜参照しながら詳細に説明する。
なお、以下の説明で用いる図面は、本発明の特徴をわかりやすくするために便宜上特徴となる部分を拡大して示している場合があり、各構成要素の寸法比率などは実際とは異なっていることがある。また、以下の説明において例示される材料、寸法等は一例であって、本発明はそれらに限定されるものではなく、その要旨を変更しない範囲で適宜変更して実施することが可能である。
尚、前述の様にパッシベーション膜としては、ＳｉＯ_２などの酸化膜やＳｉ_３Ｎ_４の様な窒化膜も用いられ、ポリイミドなどの有機物の膜と併用されることがある。以下の説明においては、ＳｉＯ_２膜をパッシベーション膜の一つとして用いた構造を例示している。このパッシベーション膜のうち、有機物の膜ではないＳｉＯ_２膜は、本発明で注目している有機物の膜であるポジ感光体膜と区別する。

本発明の半導体デバイスの製造方法は、オリフラが形成された基板上に複数の半導体デバイスを形成する工程と、前記半導体デバイスを覆うようにポジ感光体膜を形成する工程と、前記基板の周囲をエッジリンスする工程と、前記半導体デバイスのパッド電極上に形成されたポジ感光体膜をパターン露光する工程と、前記基板のオリフラ部に溜まったポジ感光体の堆積部を部分露光する工程と、前記ポジ感光体膜を現像、キュアする工程とを有する。また現像、キュア後の基板は、分断により各半導体デバイスが作製される。

［半導体デバイス形成工程］
図１は、オリフラが形成された基板の平面模式図である。基板１は、その外周部にオリフラ（オリエンテーションフラット）１ａと称するへいたん直線部が設けられている。また第２オリフラ（インデックスフラット）１ｂと称する直線部が設けられていてもよい。オリフラ１ａは、結晶軸の方向が分かるように設けられている。また、第２オリフラ１ｂとの位置関係により、基板１の結晶方位や表裏を判断することができる。
近年、シリコン基板では、ノッチと呼ばれる切欠き部を形成することも行われているが、ＳｉＣ基板ではオリフラ１ａが形成されているものが一般的である。

この基板１上に複数の半導体デバイスを作製する。図１では、縦線１Ｌ_１と横線１Ｌ_２に囲まれた各領域に、半導体デバイスを作製し、縦線１Ｌ_１および横線１Ｌ_２に沿って、基板を分断することで複数の半導体デバイスを作製することができる。
ここで、半導体デバイスは特に限定されるものではなく、発光ダイオード素子、太陽電池素子、トランジスタ素子等を作製することができる。以下では、ＳｉＣ基板上に形成されたショットキーバリアダイオード（ＳＢＤ）を例に説明する。

図２は、ショットキーバリアダイオードの断面模式図を示す。ショットキーバリアダイオード１０は、基板１と、基板１の一面（表面）に形成されたｎ型ＳｉＣエピタキシャル層２と、ｎ型Ｓｉエピタキシャル層２の表層に形成された複数のｐ型不純物拡散領域３と、ｐ型不純物拡散領域３の面上に形成された複数のｐ型オーミック電極４と、複数のｐ型不純物拡散領域３及びｐ型オーミック電極４を覆うようにｎ型ＳｉＣエピタキシャル層２の面上に形成されたショットキー電極５と、ショットキー電極５の上に形成された表面パッド電極６を備える。また基板１の裏面には、ｎ型オーミック電極７とｎ型オーミック電極７を覆うように形成された裏面パッド電極８が形成されている。
またｐ型不純物拡散領域３は、ｐ型不純物のドープ量（濃度）の違いによって、高濃度ｐ型不純物拡散領域３ａと、この高濃度ｐ型不純物拡散領域３ａを囲繞する低濃度ｐ型不純物拡散領域３ｂとから構成されている。

ショットキーバリアダイオード１０は、以下の手順で作製する。
まず、基板１上に基板１の一面にＣＶＤ法等を用いてｎ型ＳｉＣエピタキシャル層２をエピタキシャル成長させる。次に、ｎ型ＳｉＣエピタキシャル層２の一部にイオン注入を行うことで、高濃度ｐ型不純物拡散領域３ａと、この高濃度ｐ型不純物拡散領域３ａを囲繞する低濃度ｐ型不純物拡散領域３ｂとを形成する。このとき、所定の位置にのみイオン注入を行うのは、レジストパターンにより所定の形状が作製された酸化膜を介してイオン注入することで実現することができる。
次に、ｐ型不純物領域３の面上に複数のｐ型オーミック電極４を並べて形成する。ｐ型オーミック電極４は、レジストパターン等を介してスパッタすることで、形成することができる。ｐ型オーミック電極４としては、Ｔｉ、Ａｌまたはこれらの積層体等を用いることができる。
さらに、この複数のｐ型オーミック電極４を覆うように、スパッタ法または蒸着法でショットキー電極５及び表面パッド電極６を積層する。このとき、レジストパターン等を用いて所定の領域のみに積層を行う。ショットキー電極５としては、例えばＭｏを用いることができ、表面パッド電極６としては、例えばＮｉ，Ｔｉ，Ａｌ膜の積層体等を用いることができる。
ｎ型オーミック電極７は、ｐ型オーミック電極４を形成する前に形成することが一般的である。具体的には、基板１の裏面に、例えば、スパッタ法または蒸着法によりＮｉ膜を形成し、熱処理を不活性ガス又は真空雰囲気中で行うことで形成することができる。
また、裏面パッド電極８は、後述するポジ感光体膜を形成した後に、スパッタ法によりＡｇなどからなる金属層を成膜することで形成することができる。

［ＳｉＯ_２膜形成工程］
ポジ感光体膜に加えて、ＳｉＯ_２膜のパッシベーション膜１１を形成してもよい。ＳｉＯ_２膜は、ＳｉＣエピタキシャル膜の表面に接するように、ＳｉＣエピタキシャル膜とポジ感光体膜の間に形成することができる。ＳｉＯ_２膜は、耐湿性に優れるため、ポジ感光体膜と合わせて、パッシベーション効果をより高めることができる。
ＳｉＯ_２膜は、公知のフォトレジスト工程によるマスクの形成とＣＶＤによるＳｉＯ_２膜の成膜、マスクの除去により作成することができる。ＳｉＯ_２膜はＳｉＣエピタキシャル層の表面を覆う様にもうけられる。図２では、ＳｉＯ_２膜の厚さは、ｐ型オーミック電極と表面パッド電極を合わせた厚さと同じ厚さの場合を示したが、これよりも薄くてもよく、また厚くして表面パッド電極の端の部分を一部被覆する形状としてもよい。

［ポジ感光体膜形成工程］
次に、半導体デバイス（ショットキーバリアダイオード）１０を覆うようにポジ感光体膜２０を形成する。
ポジ感光体膜２０は、スピンコート等を用いて基板１上全面に塗布することができる。図３は、ポジ感光体膜塗布後の最もオリフラ側に形成されたショットキーバリアダイオードのオリフラ端部を拡大した断面模式図である。図示、右側がオリフラ１ａ側である。基板１の基板１外周部には、表面張力によってポジ感光体が溜まる。中でも図３に示すように、オリフラ部１ｃは平面視で直線部が形成されているため、その他の円弧を有する外周部よりもポジ感光体膜２０が基板１の外へ流れにくい。そのため、ポジ感光体が溜まり堆積部２０ｂが形成されやすい。堆積部２０ｂ以外の場所は、スピンコートによりほぼ平坦に形成されており、平坦部２０ａとなる。
オリフラ部１ｃに形成された堆積部２０ｂの厚さは、平坦部２０ａの２倍程度の厚さになる。たとえば、ポジ感光体膜の平坦部の厚さを８〜９μｍで設計しスピンコートを行うと、基板１の外周端から０．８ｍｍの幅でポジ感光体膜が溜まり、その頂部の高さが１６〜１８μｍ程度となる。ポジ感光体膜の厚さは、４〜１２μｍとすることができ、６から１０μｍが好ましく、７〜９μｍがさらに好ましい。
ここで、「オリフラ部」とはオリフラ部分の基板の外周端から数百μｍ幅を有する領域であって、ポジ感光体が溜まって堆積部が形成された領域を意味する。また、「堆積部」とは、基板中央部の膜厚に対して１．５倍以上の厚みとなる領域を意味する。

ポジ感光体膜は、特に制限されるものではないが、ポリイミド、ポリベンゾオキサゾール等を用いたものを利用することができる。ポジポリイミド膜が、一般的であり容易に入手できることから好ましい。

スピンコートの条件は、粘度２０００ｃＰ〜４０００ｃＰの場合、２０００ｒｐｍ〜２５００ｒｐｍとすることが好ましい。当該範囲とすることで、外周部及びオリフラ部に溜まるポジ感光体の厚さを抑えることができる。

またポジ感光体膜２０を形成する前には、半導体デバイスが形成された基板１を脱水ベークすることが好ましい。これは、水分は半導体デバイスを劣化させる原因となるため、極力除去することが好ましいためである。特に、有機半導体層等は水分による劣化が顕著であるため、脱水ベークすることが好ましい。
脱水ベークを行うことで、半導体デバイス内部に残存する水分を除去することができ、さらに脱水ベーク後にポジ感光体膜２０を形成することで、外部環境からの水分も遮断することができる。

脱水ベークの条件は特に制限されるものではないが、１００℃〜２００℃で３０秒〜５分行うことが好ましい。また１３０℃〜１７０℃で３０秒〜２分行うことがより好ましい。これにより、有機層にダメージを与えずに水分を除去することができる。

またポジ感光体膜２０を塗布後に、わずかにベークすることが好ましい。ベークは、１００℃〜１５０℃で１秒〜１０秒の条件で行うことが好ましい。塗布後のポジ感光体膜２０は流動性を有しているため、わずかにベークすることでその流動性を抑制することができ、後述する後半工程の制御性を高めることができる。

［エッジリンス工程］
次に基板１の周囲をエッジリンスする。図４は、基板の周囲をエッジリンスする工程を模式的に示した平面図である。エッジリンスは、前述のポジ感光体膜２０の塗布工程によって外周部に溜まったポジ感光体を除去するために行う。
図４に示すように、基板１の外周部にリンス液を吐出する吐出口３０が備えられ、リンス液は、吐出口３０から基板１の外周端から所定の幅に吐出される。リンス液が外周端から所定の幅に吐出された状態で基板１を回転させることで、基板１の外周端に溜まったポジ感光体を除去することができる。
ここで、「所定の幅」とはポジ感光体が溜まって膜厚が厚くなっている部分の幅をカバーできる幅であり、ポジ感光体膜の膜厚が基板中央部に対して１．５倍以上の厚みとなる場合を「ポジ感光体が溜まった状態」とする。

このとき、オリフラ１ａおよび第２オリフラ１ｂは基板１の外周端より内側に存在する。そのため、オリフラ１ａのオリフラ部１ｃおよび第２オリフラ１ｂのオリフラ部１ｄに溜まったポジ感光体膜２０を全て除去しようとすると、オリフラ１ａの中央部の基板端部からオリフラ部１ｃ分だけ内側に入った領域に、リンス液が吐出されるようにする必要がある（第１オリフラの方が第２オリフラより内側に形成されることが一般的であるため）。このような構成で、基板１を回転させると、その他の領域（円弧の外周端部等）では除去する必要がないポジ感光体膜２０まで除去することとなる。すなわち、本来使用することができる半導体デバイスが使用できなくなり、歩留りが下がってしまう。

歩留りを維持するためには、外周端部から所定の幅にリンス液が吐出されるような構成とする必要がある。しかしながら、この場合オリフラ部１ｃにリンス液が届かず、オリフラ部１ｃ上のポジ感光体膜２０を除去することができない。そのため、本発明では当該部分のポリイミド膜２０を後述する部分露光工程を設けることで、簡易に除去することができる。

リンス液は、ポジ感光体膜２０を溶解するができれば特に限定されないが、シンナー等を用いることができる。

〔プリベーク工程〕
塗布したポジ感光体膜は、パターン露光前の工程の前にプリベークする。プリベークの条件は、１００℃〜１５０℃の温度で５分〜２０分間行うことが好ましい。プリベークを行うことで、塗布後のポジ感光体が十分に固化される。また当該条件範囲内で行うことでポジ感光体中に残っている溶媒を蒸発させて膜を緻密にすることができる。

［パターン露光工程］
次に、半導体デバイスのパッド電極上に形成されたポジ感光体膜をパターン露光する。半導体デバイス１０のパッド電極（表面パッド電極）６上に形成されたポジ感光体膜２０を除去することは、半導体デバイス１０に配線を接続するために行われる。当該工程を行わないと、半導体デバイスとして機能しないため、必須の工程である。
図５は、パターン露光工程を模式的に図示した模式図である。図５に示すように、パッド電極（表面パッド電極）６上に形成されたポジ感光体膜２０をパターン露光する。パターン露光は、遮光部が形成された露光マスクを用いて行うことができる。また基板１上に形成された複数の半導体デバイス１０に対しては、ステッパーを用いて半導体デバイス１０毎にショットすることで、基板１全面に渡って所定の領域をパターン露光することができる。このとき、露光焦点はポジ感光体膜の平坦部の基板１と反対側の面に合せている。遮光部は、一般にＣｒ等が用いられる。

またパターン露光工程では、各半導体デバイス間にあるスクライブライン上のポジ感光体膜２０を同時に露光することが好ましい。スクライブラインは、図１における縦線１Ｌ_１と横線１Ｌ_２に対応する。当該部分にもパターン露光を行っておくことで、後述する現像工程でスクライブライン上のポジ感光体膜２０を除去することができる。当該部分のポジ感光体膜を除去しておくことで、ダイシング時にダイシングブレードにダメージを与えることを抑制することができる。

［部分露光工程］
次に、基板１のオリフラ部に溜まったポジ感光体の堆積部を部分露光する。部分露光は、マスクアライナーを用いて行ってもよく、ステッパーでブランクマスクを用いて行ってもよい。

まず、ステッパーで行う場合について説明する。図６は、ステッパーによる部分露光を模式的に示した図である。光は、ブランクマスク４０を介し、レンズ４１で集光されて、基板１に照射される。この集光された光は、図４におけるオリフラ部１ｃ、１ｄに照射される。そのため、オリフラ部１ｃ、１ｄを部分的に露光することができる。
このとき、ステッパーを用いると、所定の領域毎にショットすることができるため、オリフラ部１ｃ、１ｄのみを限定してショットすることができる。すなわち、高価な遮光マスクを必要とせず、安価にオリフラ部に溜まったポジ感光体膜を部分露光することができる。また部分露光の前の工程のパターン露光工程は、ステッパーで行うことが一般的なので、部分露光工程もステッパーを用いることで、工程ごとに装置を変更する必要が無い。さらに、パターン露光工程における露光マスクを除去するだけで、部分露光を行うことができるため、工程を簡略化することができる。

次にマスクアライナーを用いる場合について説明する。図７は、マスクアライナーによる部分露光を模式的に示した図である。マスクアライナーは、レンズ等を用いないため、照射された光がダイレクトに基板１で露光される。そのため、遮光部５１が形成された露光マスク５０を用いると、その遮光部５１が形成されていない部分のみ露光される。そのため、オリフラ部１ｃ、１ｄにのみ露光されるように遮光部５１を形成することで、部分露光を一度に行うことができる。オリフラ部１ｃ、１ｄは直線状であり、特に複雑な形状を有していない。当該遮光部５１の設計は非常に簡単にできる。そのため、マスクアライナーを用いることで、非常に簡単に一度にオリフラ部に溜まったポジ感光体を露光することができる。

また部分露光は、基板１のオリフラ部１ｃに溜まったポジ感光体の堆積部２０ｂ（図３参照）に露光焦点を合わせることが好ましい。また堆積部２０ｂの頂部２０ｃに焦点を合わせることがより好ましい。堆積部２０ｂは、その他の平坦部２０ａのポジ感光体膜と比較しても厚みが２倍程度厚い。そのため、焦点をパターン露光と同等の高さ（平坦部２０ａの基板１と反対側の表面）に合わせると、十分に堆積部２０ｂのポジ感光体を露光することができない。基板１のオリフラ部１ｃに溜まった堆積部２０ｂに露光焦点を合わせることにより、ポジ感光体膜２０を十分露光することができ、現像により完全にオリフラ部１ｃに溜まったポジ感光体膜２０を除去することができる。なお、ここで「頂部」とは、堆積部２０ｂにおいて基板１から最も離れた位置を意味し、堆積部２０ｂの頂部２０ｃに平坦面が形成されている場合は、この平坦面のいずれの位置でもよい。

［現像、キュア工程］
上記のように露光されたポジ感光体膜を現像、キュアする。現像を行うことで、ポジ感光体膜のパターン露光および部分露光で露光された部分を除去することができる。現像後は純水リンスすることが好ましい。また純水リンス後の半導体デバイスは、ブロー乾燥することがより好ましい。純水リンスすることで、現像液では流れ落ちなかった不純物を除去することができる。また、ブロー乾燥で水分を除去することで、キュア工程におけるポジ感光体膜の加熱を均一に行うことができる。
また現像後のポジ感光体膜をキュアすることで、完全にポジ感光体膜を硬化させる。当該工程により、外部環境からの半導体デバイスの影響を抑制することができる。

現像、キュア工程は、通常のポジ感光体膜の現像、キュア条件と同一のものを用いることができる。例えば、現像液としてＡＺ３００ＭＦ（Ｃｌａｒｉａｎｔ社製）を用い、窒素雰囲気中で１４０℃３０分加熱後、３５０℃６０分加熱する等の処理を行うことができる。

［ダイシング工程］
最後に、複数の半導体デバイスをダイシングにより各半導体デバイスを分断する。各半導体デバイスのダイシングは、一般に用いられる方法を用いることができ、ダイシングブレードを高速回転させながら、純水で冷却および切削屑の除去を行いながら行うことができる。

本発明では、部分露光と現像によりオリフラ部１ｃ上に溜まったポジ感光体を除去している。そのため、ダイシングブレードが摩耗によるダメージを受けることを抑制することができる。また、ダイシングブレードの摩耗が抑制されているため、ダイシング速度を速くすることができ、生産効率を高めることができる。

以上、本発明の好ましい実施の形態について詳述したが、本発明は特定の実施の形態に限定されるものではなく、特許請求の範囲内に記載された本発明の要旨の範囲内において、種々の変形・変更が可能である。

［実施例１］
４インチの基板上に、ショットキーダイオードの半導体デバイスを作製した。次に、このショットキーダイオードが作製された４インチ基板をホットプレートで１５０℃１分間脱水ベークを行った。脱水ベークされた４インチ基板上に、ポジ感光体として東レ社製のポジポリイミドをスピンコートで塗布した。スピンコートの条件は、２２００ｒｐｍで４０秒回転した後に、３０００ｒｐｍで１秒間回転した。このスピンコートによりポジポリイミド膜が形成された基板を、ホットプレートと１２０℃５秒間加熱した後、エッジリンスを行った。

エッジリンスは、４インチ基板の外周（円弧を有する部分）から０．８ｍｍの幅にリンス液が吐出されるようにした。またリンス液は、東京応化工業株式会社製のグリコール系溶剤、製品名称「ＯＫ７３シンナー」（成分はプロピレン・グリコール・モノ・メチル・エーテル７０％、プロピレン・グリコール・モノ・メチル・エーテル・アセテート）を用いた。エッジリンス後の基板は、プリベークとしてホットプレートで１２０℃１０分間行った。

次に、クロムで遮光部が形成されたマスクを用いてステッパーにより、表面パッド電極部をパターン露光した。パターン露光の条件は１ショットの積算露光量を７５０ｍＪ／ｃｍ^２とした。その後、ブランクマスクを用いてステッパーにより、基板のオリフラ部に堆積したポジポリイミド膜の堆積部のみを部分露光した。部分露光の条件は、１ショットの積算露光量を１４９９．５ｍＪ／ｃｍ^２とし５ショット行った。またフォーカスは、オリフラ部に溜まったポジポリイミドの頂部に焦点が当たるように、パターン露光時のフォーカスに対して−８μｍ（基板とレンズの間隔を８μｍ離す）とした。

パターン露光および部分露光後の基板を現像液としてＡＺ３００ＭＦ（Ｃｌａｒｉａｎｔ社製）を用いて、現像した。現像液は３回かけ流し、その後純水リンスを行った。純水リンス後の基板は、窒素ブローを行った。最後に、ポジポリイミド膜を１４０℃で３０分加熱後に、３５０℃で６０分加熱しキュアした。

［実施例２］
実施例２は、部分露光をマスクアライナーで行った点のみが実施例１と異なる。このときの露光条件は、積算露光量７５００ｍＪ／ｃｍ^２で一回のみの照射とした。

［実施例３］
実施例３は、部分露光時に焦点位置を変更していない点が実施例１と異なる。すなわち、パターン露光工程の焦点と同一の焦点で部分露光工程を行った。

［比較例１］
比較例１は、部分露光工程を行っていない点が実施例１と異なる。

図８は、実施例１の場合のオリフラ部の平面写真であり、図９は、実施例３の場合のオリフラ部の平面写真であり、図１０は、比較例１の場合のオリフラ部の平面写真である。図９および図１０において、破線で囲まれた領域がオリフラ部のスクライブラインである。図８では、オリフラ部のポジポリイミドが完全に除去されていることがわかる。一方、図９では、スクライブライン上に一部ポジポリイミド膜が残差として残っているが、図１０の比較例１の場合と比較すると、図１０ではスクライブライン上のポジポリイミド膜の濃いライン状の残渣があり、ポジポリイミド膜が薄くなっていることがわかる。
なお、実施例２の場合は、実施例１の場合（図８）と同様の写真が得られた（図示略）。

１…基板、１ａ…オリフラ、１ｂ…第２オリフラ、１ｃ、１ｄ…オリフラ部、１Ｌ_１…縦線、１Ｌ_２…横線、２…ｎ型ＳｉＣエピタキシャル層、３…ｐ型不純物拡散領域、４…ｐ型オーミック電極、５…ショットキー電極、６…表面パッド電極、７…ｎ型オーミック電極、８…裏面パッド電極、１０…半導体デバイス（ショットキーバリアダイオード）、２０…ポジ感光体膜、１１…ＳｉＯ２膜、２０ａ…平坦部、２０ｂ…堆積部、２０ｃ…頂部、３０…吐出口、４０…ブランクマスク、４１…レンズ、５０…露光マスク、５１…遮光マスク

Claims (4)

1. オリフラが形成された基板上に半導体デバイスを形成する工程と、
   前記半導体デバイスを覆うようにポジ感光体膜を形成する工程と、
   前記基板の周囲をエッジリンスする工程と、
   前記半導体デバイスのパッド電極上に形成されたポジ感光体膜をパターン露光する工程と、
   前記基板のオリフラ部に溜まったポジ感光体の堆積部を部分露光する工程と、
   前記ポジ感光体膜を現像、キュアする工程とを有する半導体デバイスの製造方法。
2. 前記部分露光において、前記堆積部に露光焦点を合わせることを特徴とする請求項１に記載の半導体デバイスの製造方法。
3. 前記部分露光をマスクアライナーで行うことを特徴とする請求項１または２のいずれかに記載の半導体デバイスの製造方法。
4. 前記部分露光をステッパーで行うことを特徴とする請求項１または２のいずれかに記載の半導体デバイスの製造方法。